CN108428744A - 一种沟槽结构肖特基半导体装置 - Google Patents
一种沟槽结构肖特基半导体装置 Download PDFInfo
- Publication number
- CN108428744A CN108428744A CN201710077041.4A CN201710077041A CN108428744A CN 108428744 A CN108428744 A CN 108428744A CN 201710077041 A CN201710077041 A CN 201710077041A CN 108428744 A CN108428744 A CN 108428744A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- conductive material
- metal
- substrate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 239000011810 insulating material Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 66
- 239000004020 conductor Substances 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 230000004888 barrier function Effects 0.000 claims description 34
- 239000002019 doping agent Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 2
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 238000007667 floating Methods 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000002210 silicon-based material Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000001413 cellular effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 239000002305 electric material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- ZONODCCBXBRQEZ-UHFFFAOYSA-N platinum tungsten Chemical compound [W].[Pt] ZONODCCBXBRQEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽结构肖特基半导体装置，为肖特基整流器件，在漂移层中设置反型区或在沟槽底部设置浮空结构，同时设置反型区或浮空结构远离漂移层表面，以此降低沟槽结构绝缘材料电场，提高器件可靠性，增加反向偏压下电场纵向变化，降低器件导通电阻。
Description
技术领域
本发明涉及到一种沟槽结构肖特基半导体装置。
背景技术
肖特基器件因其具有低开启压降和快速开关特性被广泛应用，已成为整流器件发展的重要趋势；肖特基器件也有反向阻断压降低、漏电流大和导通电阻大的缺点，应用范围受到限制。
人们提出了新结构用于改进肖特基的反向阻断特性，一类新结构在肖特基器件表面引入P型导电材料，改善了器件的反向阻断电压和漏电流特性，同时也在器件正向导通时引入少子，降低了器件的开关性能；第二类新结构在器件表面引入MIS结构，通过将表面电势引入器件内部，以此提高器件反向阻断压降或者导通电阻，此方法因在器件内设置绝缘材料，使得器件的可靠性受到影响；第三类新结构在器件内引入P型导电材料，以此改变漂移区电场，提高器件的反向阻断电压，因需要多次外延制造工艺，带来器件的制造流程复杂和制造成本极大升高的问题。
发明内容
本发明针对上述的一个或多个问题提出，提供一种沟槽结构肖特基半导体装置。
一种沟槽结构肖特基半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，位于衬底层之上，为第一导电半导体材料；多个沟槽，位于漂移层中，沟槽内壁设置绝缘材料，沟槽内填充导电材料，导电材料包括为金属或掺杂多晶硅，沟槽底部位于漂移层中；多个第二导电半导体材料区，位于漂移层和衬底层之间，为第二导电半导体材料；肖特基势垒结，位于沟槽之间漂移层表面；肖特基势垒结下部漂移层的底部为第二导电半导体材料区，沟槽下部漂移层的底部为衬底层；上表面电极层，包括为金属，连接肖特基势垒结和沟槽内导电材料；下表面电极层，包括为金属，位于衬底层背部。第二导电半导体材料区的制造，可以先形成于衬底层表面部分区域，在衬底层表面外延生长漂移层，然后沟槽结构制造，在制造过程中，通过扩散在漂移层底部形成反型区，同时降低第二导电半导体材料区的有效P型杂质掺杂浓度。本发明的肖特基，在漂移层底部设置反型区，在反向偏压下，在沟槽底部形成极值电场，降低器件导通电阻，降低沟槽底部强电场，提高器件可靠性。
一种沟槽结构肖特基半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，位于衬底层之上，为第一导电半导体材料；多个沟槽，位于漂移层中，沟槽内壁设置绝缘材料，沟槽内下部填充导电材料，沟槽内上部填充导电材料，沟槽内上部和下部导电材料通过绝缘层隔离，导电材料包括为金属或掺杂多晶半导体材料，沟槽底部位于漂移层中；第二导电半导体材料区，位于沟槽底部，临靠衬底层，为第二导电半导体材料；肖特基势垒结，位于沟槽之间漂移层表面；上表面电极层，包括为金属，连接肖特基势垒结和沟槽内上部导电材料；下表面电极层，包括为金属，位于衬底层背部。沟槽内上部和下部导电材料之间的绝缘层为第二绝缘材料，包括为氮化硅和陶瓷，第二绝缘材料为厚绝缘层，厚度大于一个微米。本发明的肖特基，在漂移层底部设置反型区，在反向偏压下，在沟槽底部形成极值电场，降低器件导通电阻，降低沟槽底部强电场，提高器件可靠性。
一种沟槽结构肖特基半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，位于衬底层之上，为第一导电半导体材料；多个沟槽，位于漂移层中，沟槽侧壁设置绝缘材料，沟槽内下部填充导电材料，沟槽内上部填充导电材料，沟槽内上部和下部导电材料通过绝缘层隔离，导电材料包括为金属或掺杂多晶半导体材料，沟槽底部与衬底层相连，沟槽内下部填充导电材料与衬底层相连；第二导电半导体材料区，为第二导电半导体材料，临靠沟槽侧壁和漂移层，顶部不与漂移层表面相连为浮空结构，顶部不低于沟槽内下部导电材料，底部临靠衬底层；肖特基势垒结，位于沟槽之间漂移层表面；上表面电极层，包括为金属，连接肖特基势垒结和沟槽内上部导电材料；下表面电极层，包括为金属，位于衬底层背部。沟槽内上部和下部导电材料之间的绝缘层为第二绝缘材料，包括为氮化硅和陶瓷，第二绝缘材料为厚绝缘层，厚度大于一个微米。第二导电半导体材料区在反向偏压下，与漂移层形成电荷补偿，降低导通电阻，通过沟槽内下部导电材料，降低电荷补偿区底部的峰值电场，以此降低导通电阻，通过厚隔离绝缘层和电荷补偿结构，降低沟槽内绝缘层强电场，提高器件可靠性。
一种沟槽结构肖特基半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，位于衬底层之上，为第一导电半导体材料；多个沟槽，位于漂移层中，沟槽侧壁设置绝缘材料，沟槽内下部填充半导体材料，包括为多晶硅和单晶半导体材料，沟槽内上部填充导电材料，沟槽内上部和下部导电材料通过绝缘层隔离，导电材料包括为金属或掺杂多晶半导体材料，沟槽内下部填充的第二导电半导体材料底部与漂移层相连；肖特基势垒结，位于沟槽之间漂移层表面；上表面电极层，包括为金属，连接肖特基势垒结和沟槽内上部导电材料；下表面电极层，包括为金属，位于衬底层背部。其中沟槽内下部填充半导体材料包括为第一导电半导体材料或为第二导电半导体材料，包括为高浓度掺杂半导体材料，半导体材料包括多晶硅。通过沟槽内下部半导体材料，降低沟槽底部绝缘层强电场，提高器件可靠性，通过在漂移层中设置底电场，降低导通电阻。
一种沟槽结构肖特基半导体装置，衬底层，为高浓度掺杂第一导电半导体材料；漂移层，位于衬底层之上，为第一导电半导体材料；多个沟槽，位于漂移层中，沟槽侧壁设置绝缘材料，沟槽内下部填充金属，沟槽内上部填充导电材料，沟槽内上部导电材料和下部金属材料通过绝缘层隔离，导电材料包括为金属或掺杂多晶半导体材料，沟槽内下部填充的金属底部与漂移层相连；肖特基势垒结，位于沟槽之间漂移层表面；上表面电极层，为金属，连接肖特基势垒结和沟槽内上部导电材料；下表面电极层，为金属，位于衬底层背部。沟槽内下部填充金属包括为钨铂。本发明降低沟槽底部绝缘层强电场，提高器件可靠性，通过在漂移层中设置低电场，降低导通电阻。
附图说明
图1为本发明在衬底层表面设置反型区的肖特基剖面示意图。
图2为本发明设置浮空导电材料的肖特基剖面示意图。
图3为本发明设置浮空第二导电半导体材料的肖特基剖面示意图。
图4为本发明第二种设置浮空第二导电半导体材料的肖特基剖面示意图。
图5为本发明在沟槽内下部设置半导体材料的肖特基剖面示意图。
图6为本发明在沟槽内下部设置金属的肖特基剖面示意图。
其中，1、衬底层；2、漂移层；3、第二导电半导体材料区；4、多晶硅；5、绝缘材料；6、导电材料；7、氮化硅；8、肖特基势垒结；9、金属。
具体实施方式
图1为本发明的一种在衬底层表面设置反型区的肖特基剖面元胞示意图，包括：衬底层1，为高浓度掺杂N型半导体硅材料，漂移层2，位于衬底层1之上，为N型半导体硅材料，厚度为10微米；肖特基势垒结8，位于漂移层2之上；沟槽深度为5个微米，沟槽内壁设置绝缘材料5二氧化硅，沟槽内填充导电材料6高浓度掺杂多晶硅；漂移层与衬底层之间部分区域设置第二导电半导体材料区3，为P型硅材料，位于肖特基势垒结下部漂移层的底部，沟槽下部漂移层的底部为衬底层；在图1基础上，上表面设置上表面金属层，连接肖特基势垒结和沟槽内导电材料引出阳极，衬底层背面设置下表面金属层引出阴极。
图2为本发明设置浮空导电材料的肖特基元胞剖面示意图，包括：衬底层1，为高浓度掺杂N型半导体硅材料，漂移层2，位于衬底层1之上，为N型的半导体硅材料，厚度为10微米；肖特基势垒结8，位于漂移层2之上；沟槽深度为8个微米，沟槽内壁设置绝缘材料5二氧化硅，沟槽内上部和下部填充导电材料6高浓度掺杂多晶硅，之间通过厚氮化硅7隔离，厚度为1.5微米；沟槽底部区域设置第二导电半导体材料区3，为P型硅材料，与衬底层相连；在图2基础上，上表面设置上表面金属层，连接肖特基势垒结和沟槽内上部导电材料引出阳极，衬底层背面设置下表面金属层引出阴极。
图3为本发明设置浮空第二导电半导体材料的肖特基元胞剖面示意图，包括：衬底层1，为高浓度掺杂N型半导体硅材料，漂移层2，位于衬底层1之上，为N型的半导体硅材料，厚度为10微米；肖特基势垒结8，位于漂移层2之上；沟槽深度为10个微米，沟槽内壁设置绝缘材料5二氧化硅，沟槽内上部和下部填充导电材料6高浓度掺杂多晶硅，之间通过厚氮化硅7隔离，厚度为4微米，沟槽底部临靠衬底层；沟槽侧壁与漂移层之间设置第二导电半导体材料区3，为P型硅材料，底部与衬底层相连，顶部低于沟槽内上部导电材料；在图3基础上，上表面设置上表面金属层，连接肖特基势垒结和沟槽内上部导电材料引出阳极，衬底层背面设置下表面金属层引出阴极。图4肖特基元胞为在图3结构基础上，将第二导电半导体材料区3顶部设置高于氮化硅7，同时不与漂移层上表面接触。
图5为本发明在沟槽内下部设置半导体材料的肖特基元胞剖面示意图，包括：衬底层1，为高浓度掺杂N型半导体硅材料，漂移层2，位于衬底层1之上，为N型半导体硅材料，厚度为10微米；肖特基势垒结8，位于漂移层2之上；沟槽深度为8个微米，沟槽侧壁设置绝缘材料5二氧化硅，沟槽内上部填充导电材料6高浓度掺杂多晶硅，沟槽内下部填充P型多晶硅4，多晶硅4可以为轻掺杂也可以为重掺杂，沟槽内上下材料之间通过厚氮化硅7隔离，厚度为1.5微米，多晶硅4底部与漂移层接触；在图5基础上，上表面设置上表面金属层，连接肖特基势垒结和沟槽内上部导电材料引出阳极，衬底层背面设置下表面金属层引出阴极。
图6为本发明在沟槽内下部设置金属的肖特基元胞剖面示意图，包括：衬底层1，为高浓度掺杂N型半导体硅材料，漂移层2，位于衬底层1之上，为N型的半导体硅材料，厚度为10微米；肖特基势垒结8，位于漂移层2之上；沟槽深度为8个微米，沟槽侧壁设置绝缘材料5二氧化硅，沟槽内上部填充导电材料6高浓度掺杂多晶硅，沟槽内下部填充金属9，金属9为钨材料，沟槽内上下材料之间通过厚氮化硅7隔离，厚度为1.5微米，金属9底部与漂移层接触；在图6基础上，上表面设置上表面金属层，连接肖特基势垒结和沟槽内上部导电材料引出阳极，衬底层背面设置下表面金属层引出阴极。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (10)
1.一种沟槽结构肖特基半导体装置，其特征在于：包括：
衬底层，为高浓度掺杂第一导电半导体材料；
漂移层，位于衬底层之上，为第一导电半导体材料；
多个沟槽，位于漂移层中，沟槽内壁设置绝缘材料，沟槽内填充导电材料，导电材料包括为金属或掺杂多晶硅，沟槽底部位于漂移层中；
多个第二导电半导体材料区，位于漂移层和衬底层之间部分区域，为第二导电半导体材料；
肖特基势垒结，位于沟槽之间漂移层表面；
上表面电极层，为金属，连接肖特基势垒结和沟槽内导电材料；
下表面电极层，为金属，位于衬底层背部。
2.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结下部漂移层的底部为第二导电半导体材料区，沟槽下部漂移层的底部为衬底层。
3.一种沟槽结构肖特基半导体装置，其特征在于：包括：
衬底层，为高浓度掺杂第一导电半导体材料；
漂移层，位于衬底层之上，为第一导电半导体材料；
多个沟槽，位于漂移层中，沟槽内壁设置绝缘材料，沟槽内下部填充导电材料，沟槽内上部填充导电材料，沟槽内上部和下部导电材料通过绝缘层隔离，导电材料包括为金属或掺杂多晶硅，沟槽底部位于漂移层中；
第二导电半导体材料区，位于沟槽底部，临靠衬底层，为第二导电半导体材料；
肖特基势垒结，位于沟槽之间漂移层表面；
上表面电极层，为金属，连接肖特基势垒结和沟槽内上部导电材料；
下表面电极层，为金属，位于衬底层背部。
4.如权利要求3所述的半导体装置，其特征在于：所述的沟槽内上部和下部导电材料之间的绝缘层为第二绝缘材料，包括为氮化硅、陶瓷，第二绝缘材料为厚绝缘层，厚度大于一个微米。
5.一种沟槽结构肖特基半导体装置，其特征在于：包括：
衬底层，为高浓度掺杂第一导电半导体材料；
漂移层，位于衬底层之上，为第一导电半导体材料；
多个沟槽，位于漂移层中，沟槽侧壁设置绝缘材料，沟槽内下部填充导电材料，沟槽内上部填充导电材料，沟槽内上部和下部导电材料通过绝缘层隔离，导电材料包括为金属或掺杂多晶硅，沟槽底部与衬底层相连，沟槽内下部填充导电材料与衬底层相连；
第二导电半导体材料区，为第二导电半导体材料，临靠沟槽侧壁和漂移层，顶部不与漂移层上表面相连，底部临靠衬底层；
肖特基势垒结，位于沟槽之间漂移层表面；
上表面电极层，为金属，连接肖特基势垒结和沟槽内上部导电材料；
下表面电极层，为金属，位于衬底层背部。
6.如权利要求5所述的半导体装置，其特征在于：所述的沟槽内上部和下部导电材料之间的绝缘层为第二绝缘材料材料，包括为氮化硅、陶瓷，第二绝缘材料为厚绝缘层，厚度大于一个微米。
7.一种沟槽结构肖特基半导体装置，其特征在于：包括：
衬底层，为高浓度掺杂第一导电半导体材料；
漂移层，位于衬底层之上，为第一导电半导体材料；
多个沟槽，位于漂移层中，沟槽侧壁设置绝缘材料，沟槽内下部填充半导体材料，包括为多晶硅和单晶半导体材料，沟槽内上部填充导电材料，沟槽内上部导电材料和沟槽内下部半导体材料通过绝缘层隔离，导电材料包括为金属或掺杂多晶硅，沟槽内下部填充的半导体材料底部与漂移层相连；
肖特基势垒结，位于沟槽之间漂移层表面；
上表面电极层，为金属，连接肖特基势垒结和沟槽内上部导电材料；
下表面电极层，为金属，位于衬底层背部。
8.如权利要求7所述的半导体装置，其特征在于：所述的沟槽内下部填充半导体材料为第二导电多晶硅。
9.一种沟槽结构肖特基半导体装置，其特征在于：包括：
衬底层，为高浓度掺杂第一导电半导体材料；
漂移层，位于衬底层之上，为第一导电半导体材料；
多个沟槽，位于漂移层中，沟槽侧壁设置绝缘材料，沟槽内下部填充金属，沟槽内上部填充导电材料，沟槽内上部导电材料和沟槽内下部金属材料通过绝缘层隔离，导电材料包括为金属或掺杂多晶硅，沟槽内下部填充的金属底部与漂移层相连；
肖特基势垒结，位于沟槽之间漂移层表面；
上表面电极层，为金属，连接肖特基势垒结和沟槽内上部导电材料；
下表面电极层，为金属，位于衬底层背部。
10.如权利要求9所述的半导体装置，其特征在于：所述的沟槽内下部填充金属包括为钨、铂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710077041.4A CN108428744A (zh) | 2017-02-13 | 2017-02-13 | 一种沟槽结构肖特基半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710077041.4A CN108428744A (zh) | 2017-02-13 | 2017-02-13 | 一种沟槽结构肖特基半导体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108428744A true CN108428744A (zh) | 2018-08-21 |
Family
ID=63155077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710077041.4A Withdrawn CN108428744A (zh) | 2017-02-13 | 2017-02-13 | 一种沟槽结构肖特基半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108428744A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256690A1 (en) * | 2001-10-17 | 2004-12-23 | Kocon Christopher Boguslaw | Schottky diode using charge balance structure |
| US20060065923A1 (en) * | 2004-09-24 | 2006-03-30 | Infineon Technologies Ag. | High-voltage-resistant semiconductor component having vertically conductive semiconductor body areas and a trench structure |
| EP1667237A2 (en) * | 2004-12-02 | 2006-06-07 | Nissan Motor Company, Ltd. | Semiconductor switch device |
| CN101800252A (zh) * | 2010-03-04 | 2010-08-11 | 无锡新洁能功率半导体有限公司 | 沟槽型肖特基势垒整流器及其制造方法 |
| CN101901807A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
-
2017
- 2017-02-13 CN CN201710077041.4A patent/CN108428744A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256690A1 (en) * | 2001-10-17 | 2004-12-23 | Kocon Christopher Boguslaw | Schottky diode using charge balance structure |
| US20060065923A1 (en) * | 2004-09-24 | 2006-03-30 | Infineon Technologies Ag. | High-voltage-resistant semiconductor component having vertically conductive semiconductor body areas and a trench structure |
| EP1667237A2 (en) * | 2004-12-02 | 2006-06-07 | Nissan Motor Company, Ltd. | Semiconductor switch device |
| CN101800252A (zh) * | 2010-03-04 | 2010-08-11 | 无锡新洁能功率半导体有限公司 | 沟槽型肖特基势垒整流器及其制造方法 |
| CN101901807A (zh) * | 2010-06-23 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基势垒二极管整流器件及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| US6362505B1 (en) | MOS field-effect transistor with auxiliary electrode | |
| US10128344B2 (en) | Semiconductor device | |
| JP3721172B2 (ja) | 半導体装置 | |
| US20130134505A1 (en) | Semiconductor device for power and method of manufacture thereof | |
| CN109119461B (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| CN109166924B (zh) | 一种横向mos型功率半导体器件及其制备方法 | |
| CN105609409B (zh) | 在底部分上选择性地具有厚电介质的沟槽 | |
| CN102403315A (zh) | 半导体装置 | |
| US20160197152A1 (en) | Semiconductor component and method for producing it | |
| US11380787B2 (en) | Shielded gate trench MOSFET integrated with super barrier rectifier having short channel | |
| US7602036B2 (en) | Trench type Schottky rectifier with oxide mass in trench bottom | |
| TWI590450B (zh) | Semiconductor device | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN109166915B (zh) | 一种介质超结mos型功率半导体器件及其制备方法 | |
| US11094691B2 (en) | Semiconductor device | |
| US20230290815A1 (en) | Trench-gate transistor device | |
| CN112447842A (zh) | 平面栅mosfet及其制造方法 | |
| CN111916502A (zh) | 一种具有高掺杂层的分裂栅功率mosfet器件及其制备方法 | |
| WO2021232802A1 (zh) | Igbt器件及其制备方法 | |
| CN108428744A (zh) | 一种沟槽结构肖特基半导体装置 | |
| CN108063166A (zh) | 一种沟槽结构肖特基半导体装置及其制备方法 | |
| CN108735822A (zh) | 肖特基半导体装置 | |
| CN108630742A (zh) | 一种肖特基半导体装置 | |
| US20240347607A1 (en) | Shielded gate trench devices having short channels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180821 |