DE2901193C2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2901193C2
DE2901193C2 DE2901193A DE2901193A DE2901193C2 DE 2901193 C2 DE2901193 C2 DE 2901193C2 DE 2901193 A DE2901193 A DE 2901193A DE 2901193 A DE2901193 A DE 2901193A DE 2901193 C2 DE2901193 C2 DE 2901193C2
Authority
DE
Germany
Prior art keywords
region
area
junction
zone
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2901193A
Other languages
English (en)
Other versions
DE2901193A1 (de
Inventor
Johannes Arnoldus Appels
Marnix Guillaume Collet
Paul Anton Herman Hart
Johannes Fransiscus Cornelis Maria Eindhoven Verhoeven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL7800582A external-priority patent/NL183859C/xx
Priority claimed from NLAANVRAGE7807835,A external-priority patent/NL184552C/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2901193A1 publication Critical patent/DE2901193A1/de
Application granted granted Critical
Publication of DE2901193C2 publication Critical patent/DE2901193C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem bipolaren Hochspannungshalbleiterschaltungselement, das ein inselförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das an eine nahezu ebene Oberfläche des Halbleiterkörpers grenzt und das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen ersten pn-Übergang bildet, der sich nahezu parallel zu dieser Oberfläche erstreckt, bei dem das erste Gebiet seitlich wenigstens teilweise von einem zweiten pn-Übergang mit zugehöriger Erschöpfungszone begrenzt ist, der zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitungstyp gebildet ist, das sich zwischen dem zweiten Gebiet und dieser Oberfläche erstreckt, bei dem der zweite pn-Übergang eine niedrigere Durchschlagspannung als die des ersten pn-Überganges aufweist, und bei dem ein an diese *o Oberfläche und an das erste Gebiet grenzendes Kontaktgebiet vorgesehen ist, das wenigstens seitlich von dem ersten Gebiet begrenzt ist
Eine Halbleiteranordnung der oben beschriebenen Art ist aus der britischen Patentschrift 10 98 760 bekannt
Bei planaren bipolaren Halbleiten>chaltungselementen vom üblichen Typ wird ein pn-Übergang durch einen inselförmigen Teil (das erste Gebiet) einer auf einem Substrat (dem zweiten Gebiet) vom entgegengesetzten Leitungstyp liegenden Schicht gebildet Das erste Gebiet kann z. B. die Basiszone eines Bipolartransistors sein. Der parallel zu der Oberfläche verlaufende pn-Obergang zwischen der Insel und dem Substrat bildet dann den obengenannten ersten pn-Übergang, während der zweite pn-Übergang zwischen der Insel und z. B. einer die insel seitlich begrenzenden diffundierten Isolierzone vom zweiten Leitungstyp gebildet wird.
In vielen Fällen ist die Durchschlagspannung, die bei ω diesen Anordnungen zwischen dem ersten und dem zweiten Gebiet erreicht werden kann, ungenügend. Dies ist darauf zurückzuführen, daß lange bevor die theoretisch auf Grund des Dotierungsprofils zu erwartende Durchschlagspannung des ersten pn-Über- <>5 gangs erreicht ist, an der Oberfläche bereits Durchschlag an dem zweiten pn-Übergang infolge der dort z. B. durch die hohen Dciierungskonzentrationen und Dotierungsgradienten, durch das Vorhandensein von Oberflächenzuständen oder durch starke Krümmung des des pn-Übergangs am Rande vorherrschenden ungünstigeii Feldverteilung auftritt
Es wurde versucht, darin eine Verbesserung zu bewirken, dadurch, daß in die Halbleiteroberfläche Nuten geätzt werden, die sich nach unten bis in das zweite Gebiet erstrecken, und die genannten Isolierungsdiffusionszonen ersetzen. Dadurch werden die beschriebenen Randeffekte wenigstens teilweise vermieden, weil der verbleibende pn-Übergang nun völlig parallel zu der Oberfläche verläuft und in der Nut endet
Dieses Vorgehen weist jedoch zwei wesentliche Nachteile auf. Einmal ist die Oberfläche nicht mehr eben, wodurch sich bei der Bildung der Metallisierung an den Stellen der Nuten Probleme ergeben und Gefahr eines Bruches in dem Metallisierungsmuster entsteht Zweitens ist der (normalerweise zwischen einem höher dotierten und einem niedriger dotierten Gebiet gebildete Winkel, unter dem der pn-Übergang die Wand der Nut schneidet, im allgemeinen "ngünstig (spitzer Winkel in dem höher dotierten Gebieö
Um dies möglichst zu vermeiden, wird die Wand der Nut üblicherweise mit einer Glasschicht passiviert, in der (meistens negative) elektrische Ladungen erzeugt sind. Dadurch kann die ungünstige Feldverteilung an der Oberfläche korrigiert werden. Bei höheren Temperaturen, die im Betriebszustand bei Hochspannungstransistoren manchmal auftreten können, können diese Glasarten aber ihre elektrische Ladung verlieren und unwirksam werden.
In der genannten britischen Patentschrift 10 98 760 wird ein Bipolartransistor beschrieben, bei dem in dem Basisgebiet eine an die Emitterzone grenzende höher dotierte Zone erzeugt ist, wobei sich die Erschöpfungsschicht des Kollektor-Basis-Übergangs in einer Richtung senkrecht zu der Oberfläche bis zu dieser hochdotierten Zone erstreckt
Der Erfindung liegt die Aufgabe zugrunde eine Halbleiteranordnung der eingangs genannten Art anzugeben, bei der die Durchschlagspannung des ersten pn-Übergangs zwischen dem ersten und dem zweiten Gebiet nahezu nicht durch die Feldverteilung an der Oberfläche herabgesetzt wird und die Halbleiteroberfläche völlig eben bleiben kann und bei der keine komplizierten Passivierungsmittel verwendet zu werden brauchen.
Eine Halbleiteranordnung der eingangs erwähnten Art ist nach der Erfindung dadurch gekennzeichnet, daß die Dotierungskonzentration und die Dicke des ersten Gebietes derart gering sind, daß beim Anlegen einer Spannung in der Sperrichtung zwischen dem ersten und dem zweiten Gebiet sich die Erschöpfungszone wenigstens zwischen dem Kontaktgebiet und dem dritten Gebiet von dem ersten pn-Übergang aufwärts bis zu dieser Oberfläche erstreckt bei einer Spannung zwischen dem ersten und dem zweiten Gebiet, die niedriger als die Durchschlagspannung des zweiten pn-Übergangs ist
Dadurch, daß da., erste Gebiet vom ersten Leitungstyp bei einer Spannung, die niedriger als die Durchschlagspannung des zweiten pn-Überganjs zwischen dem ersten und dem dritten Gebiet ist, bereits völlig verarmt ist wird die Duschschlagspannung nicht mehr durch diesen zweiten Übergang, sondern im wesentlichen durch Jen parallel zu der Oberfläche verlaufenden ersten pn-Übergang bestimmt. Beim Anlegen einer Spannung in der Sperrichtung zwischen
29 Ol
dem zweiten Gebiet und dem Kontaktgebiet steht praktisch die ganze Sperrspannung, nachdem das erste Gebiet völlig verarmt ist, zwischen dem Kontaktgebiet und der Grenze der Erschöpfungszone in dem zweiten Gebiet (das erwunschtenfalls völlig verarmt sein kann, bevor Durchschlag auftritt).
Außer der so erhaltenen hohen Durchschlagspannung, die sich unter Umständen der theoretisch höchsten Durchschlagspannung nähern kann, ist ein weiterer Vorteil der Erfindung der, daß an der Oberfläche wenig oder keine Passivierungsprobleme auftreten werden infolge der Tatsache, daß das erste Gebiet völlig verarmt ist. Es ist dadurch überflüssig geworden, mit schwer zusammensetzbaren und unstabilen Gläsern zu arbeiten, und in gewissen Fällen kann i> eine Passivierungsschicht völlig weggelassen werden.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
F i g. 1 schematisch im Querschnitt ein Ausführungs· beispiel einer Halbleiteranordnung nach der Erfindung,
F i g. 2 eine leicht integrierbare Form der Anordnung nach Fig. 1,
F i g. 3 schematisch im Querschnitt ein anderes Ausführungsbeispiel der Halbleiteranordnung nach der Erfindung,
F i g. 4 schematisch im Querschnitt eine Abwandlung nach F i g. 3, Jo
Fig.5 schematisch im Querschnitt ein weiteres Ausführungsbeispiel der Halbleiteranordnung nach der Erfindung,
F i g. 6 schematisch im Querschnitt eine Abwandlung der Anordnung nach F i g. 5,
Fig.7 und 8 schematisch im Querschnitt Ausführungsbeispiele von Halbleiteranordnungen nach der Erfindung mit verschiedener Inselisolierung,
F i g. 9 eine Draufsicht auf ein weiteres Ausführungsbeispiel der Erfindung,
Fig. 10 schematisch einen Querschnitt durch die Anordnung nach F i g. 9 längs der Linie XI-XI,
Fig. 1IA bis E die Feldverteilung für verschiedene Abmessungen und Dotierungen und
Fig. 12 für ein Beispiel für die Beziehung zwischen « der Dotierung und den Abmessungen des inselförmigen ersten Gebietes.
Die Figuren sind der Deutlichkeit halber schematisch und nicht maßstäblich gezeichnet Entsprechende Teile sind mit denselben Bezugszeichen bezeichnet In den Querschnitten sind Halbleitergebiete vom gleichen Leitungstyp in den einzelnen Figuren jeweils in derselben Richtung schraffiert
F i g. 1 zeigt schematisch im Querschnitt ein Ausführungsbeispiel einer Halbleiteranordnung nach der Erfindung. Die Anordnung nach diesem Beispiel ist symmetrisch um eine Achse M-M'. Sie enthält einen Halbleiterkörper 11 (in diesem Beispiel aus Silizium, obgleich natürlich auch andere Halbleitermaterialien verwendet werden können). Der Halbleiterkörper 11 enthält ein Bipolarhochspannungshalbleiterschaltungselement, z. B. einen Transistor, mit nacheinander einer Emitterzone, einer Basiszone und einer Kollektorzone abwechselnden Leitungstyps, in diesem Beispiel einer n-Ieilenden Emitterzone, einer p-leitenden Basiszone und einer n-Ieitenden Kollektorzone. Dabei enthält von den Kollektor- und Basiszonen eine, im vorliegenden Ausführungsbeispiel die Basiszone, ein an eine praktisch ebene Oberfläche 8 grenzendes inselförmiges erstes Gebiet 1 von einem ersten Leitungstyp, in diesem Falle dem p-Leitungstyp, das mit einem darunterliegenden zweiten Gebiet 2 vom zweiten Leitungstyp, in diesem Falle also dem n-Leitungstyp, einen praktisch parallel zu der Oberfläche 8 verlaufenden ersten pn-Öbergang 5 bildet. Das erste Gebiet 1 wird seitlich wenigstens teilweise (und in diesem Beispiel völlig) von einem zweiten pn-übergang 6 begrenzt, der zwischen dem ersten Gebiet 1 und einem sich zwischen dem zweiten Gebiet 2 und der Oberfläche 8 erstreckenden Gebiet 3 vom zweiten (n-)Leitungstyp, das eine höhere Dotierungskonzentration als das zweite Gebiet 2 aufweist gebildet wird. Der pn-übergang 6 weist eine niedrigere Durchschlagspannung als der erste pn-Übergang 5 auf, weil die Dotierung des Gebietes 3 höher als die des Gebietes 2 ist Im ersten Gebiet 1 ist weiter ein Kontaktgebiet das in diesem Beispiel ein an die Oberfläche 8 grenzendes viertes Gebiet 4 vom ersten (p-)Leitungstyp ist, mit einer die des ersten Gebietes 1 überschreitenden Dotierung erzeugt. Das vierte Gebiet 4 grenzt an das erste Gebiet 1 und wird wenigstens seitlich von diesem Gebiet 1 begrenzt und bildet zusammen mit dem Gebiet 1 die Basiszone. Im vierten Gebiet 4 ist eine an die Oberfläche grenzende und weiter völlig von dem Gebiet 4 umgebene n-leitende Emitterzone 7 erzeugt. Auf der Unterseite ist eine hochdotier*e η-leitende Schicht 12 erzeugt, auf der eine Metallschicht 13 einen ohmschen Kollektorkontakt bildet. Auf der Oberfläche 8 befindet sich auch eine elektrisch isolierende Schicht 16, in diesem Beispiel aus Siliziumoxid, und über Fenster darin sind die Zonen 4 und 7 mit Metallschichten 14 und IS kontaktiert
Die bisher beschriebene Transistorstruktur würde normalerweise eine Kollektor-Basis-Durchschlagspannung aufweisen, die erheblich niedriger als die theoretisch auf Grund der Dotierung der unterschiedlichen Halbleitergebiete zu erwartende Durchschlagspannung ist, wobei der Durchschlag an der Oberfläche auftreten würde. Dies wird u. a. durch Oberflächenzustände und durch die hohe Dotierung des Gebietes 3 herbeigeführt Dies führt zu einer Feldverteilung längs der Oberfläche 8, bei der die maximale Feldstärke in der Nähe der Stelle auftritt an der der pn-übergang 6 die Oberfläche schneidet, so daß Durchschlag an der Oberfläche auftritt
Es sind jedoch die Dotierungskonzentration und die Dicke des ersten Gebietes 1 derart gering, daß beim Anlegen einer Spannung in der Sperrichtung zwischen dem ersten Gebiet 1 und dem zweiten Gebiet 2 sich die Erschöpfungszone wenigstens zwischen dem Konf f?tgebiet 4 und dem dritten Gebiet 3 von dem ersten pn-Übergang 5 bis zu der Oberfläche 8 bereits bei einer Spannung zwischen dem ersten Gebiet 1 und dem zweiten Gebiet 2 erstreckt, die niedriger als die Durchschlagspannung des zweiten pn-Übergangs 6 ist Die Grenzen 9 und 10 der Erschöpfungszone in diesem Zustand sind in F i g. 1 gestrichelt angegeben. Die Durschlagspannung wird nun nicht mehr im wesentlichen durch den pn-Übergang 6, sondern hauptsächlich durch den pn-übergang 5 bestimmt, der infolge der verhältnismäßig niedrigen Dotierung sowohl des Gebietes 1 als auch des Gebietes 2 eine viel höhere Durchschlagspannung aufweist, was auf die günstigere Feldverteilung an der Oberfläche zurückzuführen ist
Die Anordnung nach F i g. i läßt sich z. B. auf folgende Weise herstellen. Es wird von einem hochdotierten η-leitenden Siliziumsubstrat 12 mit einem
spezifischen Widerstand von z. B. 0,001 Ω · cm ausgegangen. Darauf wird durch Anwendung allgemein üblicher Techniken eine η-leitende epitaktische Schicht 2 mit einer Dicke von etwa 40μΐη und einem spezifischen Widerstand von 50 Ω · cm (Dotierung 1014 Atome/cm3) niedergeschlagen. Auf dieser Schicht wird epitaktisch eine p-leitende Schicht 1 mit einer Dicke von 10 μπι und einem spezifischen Widerstand von etwa 25 Ω · cr.i (Dotierung 5,5 · 1014 Atome/cm3) niedergeschlagen. Dann wird durch eine tiefe η-Diffusion von ι ο ζ. B. Phosphor die Isolierzone 3 erzeugt, wonach eine Oxidschicht 16 erzeugt wird und über Fenster in dieser Oxidschicht durch Anwendung üblicher Diffusions- und/oder Implantationstechniken eine hochdotierte p-leitende Zone 4 mit einer Dicke von 5,5 μΐπ und darin eine hochdotierte η-leitende Emitterzone 7 mit einer Dicke von 3 μπι erzeugt werden. Auf den Gebieten 12,4 und 7 werden anschließend Kontakte in Form von Metallschichten 13.14 und 15 abgelagert. Damit ist der Transistor nach F i g. 1 erhalten. Infolge der für die Schichten 1 und 2 gewählten Dotierung und Dicke ist bereits bei einer Spannung von 250 V in der Sperrichtung über dem Kollektor-Basis-Übergang 5 das inselförmige Gebiet 1, das von der Zone 3 umgeben wird, von dem pn-Obergang 5 bis zu der Oberfläche 8 völlig verarmt Dann breitet sich bei weiterer Erhöhung der Kollektor-Basisspannung die Erschöpfungszone in dem Gebiet 2 aus, bis schließlich bei einer Spannung von etwa 800 V Durchschlag auftritt.
Der Abstand L zwischen dem Kontaktgebiet 4 und dem "and des ersten Gebietes 1, d. h. bis zu dem pn-Übergang 6, längs der Oberfläche (siehe F i g. 1) ist in diesem Beispiel 73 μπι. Dieser Abstand ist größer als der Abstand (etwa 30 μπι), über den sich die Erschöpfungszone des zweiten pn-Überganges 6, unter Berücksichti- gung der Dotierungskonzentration der Gebiete 1 und 3, in seitlicher Richtung bei der Durchschlagspannung dieses Überganges 6 erstrecken würde, wenn der pn-Übergang 5 fehlen würde, welche Durchschlagspannung etwa 370 V beträgt. Die Erschöpfungszone, die sich bei Erhöhung der Kollektor-Basisspannung von dem pn-Übergang 6 her in seitlicher Richtung in dem Gebiet 1 erstrecken wird, erreicht somit nicht das Gebiet 4, ehe die sich von dem pn-Übergang 5 her nach oben ausbreitende Erschöpfungszone die Oberfläche 8 erreicht hat Dadurch werden hohe Feldstärken an der Oberfläche vermieden und wird der Durchschlag praktisch völlig durch die Eigenschaften des ersten pn-Übergangs 5 bestimmt
Im vorliegenden Beispiel ist die eindimensional berechnete Durchschlagspannung Vg die der p + pn-Diode (4,1,2), in der das erste Gebiet zwischen 4 und 2 völlig erschöpft ist und eine Dicke d von 44 μπι aufweist Diese Durchschlagspannung wird nach der Gleichung und Ni die Dotierungskonzentration (in Atomen/cm3) des Gebietes 2 darstellen. In diesem Falle ist:
Vfl-2126V.
Demzufolge erfüllt die Anordnung nach diesem Beispiel die Gleichung:
2,6 · 102 c£J/S<tf-</<5,l · ΙΟ5 εΕ,
wobei
ε = 11,7 und £ = 2,5 · 105 V/cm in Silizium,
L =7,3· ludern,
N = 5,5 -1O14Cm-3Cm ist,
d = 10"3cnist,
2,6· 102c£ \/ ¥± = 4,10 10"
r Lt
2 ε 0 E
qN2
60
berechnet wobei ε die relative Dielektrizitätskonstante und E die kritische Feldstärke in Volt/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebiets auftritt sind, d\ und N\ die Dicke (in cm) bzw. die Dotierungskonzentration (in Atomen/cm3) des Gebietes 1 zwischen den Gebieten 2 und 4, E0 die absolute Dielektrizitätskonstante (in Farad/cm) des freien Raumes, q die Elektronenladung (in Coulomb)
5,1 · 10s c £ = 1,49-ΙΟ12.
In dem Beispiel nach der Fig. 1 weist die Schicht 2 eine derartige Dicke auf, daß sich bei Durchschlag die Erschöpfungszone noch nicht über die ganze Dicke der Schicht 2 erstreckt. Dies braucht aber nicht der Fall zu sein und, vorausgesetzt daß die Dicke der Schicht 2 genügend groß ist, um die gewünschte Durchschlagspannung zu erreichen, kann sich die Erschöpfungszone bereits vor dem Erreichen dieser Durchschlagspannung bis zu dem Gebiet 12 erstrecken.
In Fig.2 ist schematisch im Querschnitt eine gut integrierbare Form des Transistors nach F i g. 1 dargestellt Das erste Gebiet 1 bildet dabei einen Teil einer ersten epitaktischen Schicht vom ersten Leitungstyp und ist durch das dritte Gebiet 3 von dem übrigen Teil dieser ersten epitaktischen Schicht getrennt Das zweite Gebiet 2 ist ein inselförmiger Teil einer zweiten epitaktischen Schicht vom zweiten Leitungstyp, die auf einem Substrat 20 vom ersten Leitungstyp erzeugt ist. Das Gebiet 2 ist von dem übrigen Teil der zweiten epitaktischen Schicht durch eine nicht an das erste Gebiet 1 und das dritte Gebiet 3 grenzende sich von der ersten epitaktischen Schicht bis zu dem Substrat 20 erstreckende Trennzone 21 vom ersten Leitungstyp getrennt Um den Kollektorwiderstand herabzusetzen, ist noch eine vergrabene Schicht 22 vom zweiten Leitungstyp erzeugt Der Kollektorkontakt 23 befindet sich in diesem Ausführungsbeispiel auf der Oberfläche 8 auf der Zone 3. Auch hier gilt wieder das Prinzip, daß das Gebiet 1 von dem pn-Übergang 5 bis zur Oberfläche 8 zwischen dem Gebiet 4 und dem Gebiet 3 völlig verarmt sein muß, bevor Durchschlag des pn-Übergangs 6 auftritt
F i g. 3 zeigt schematisch im Querschnitt ein anderes Ausführungsbeispiel der Halbleiteranordnung nach der Erfindung. Dabei grenzt das zweite Gebiet 2 vom zweiten Leitungstyp an ein darunterliegendes weiteres Gebiet 30 vom ersten Leitungstyp, das zusammen mit dem zweiten niedrigdotierten Gebiet 2 vom zweiten
29 Ol
ίο
Leitungstyp, dem niedrigdotierten ersten Gebiet 1 vom ersten Leitungstyp, dem hochdotierten Kontaktgebiet 4 vom ersten Leitungstyp und dem darin erzeugten Gebiet 7 vom zweiten Leitungstyp einen Thyristor bildet. In diesem Beispiel ist als erster Leitungstyp der p-Typ und als zweiter Leitungstyp der η-Typ gewählt. Auf dem Gebiet 30 ist dann ein Anodenkontakt 31, auf der Zone 7 ein Kathodenkontakt 32 und auf dem Gebiet 4 eine Steuerc'iktrode 33 gebildet (Die Leitungstypen können auch umgekehrt sein, wobei 31 der Kathodenkontakt und 32 der Anodenkontakt ist.) Auch hier sind die Dotierung und die Dicke des ersten Gebietes 1 derart gewählt, daß letzteres beim Anlegen einer Sperrspannung über den pn-Übergängen 5 und 6 völlig verarmt ist, bevor Durchschlag des Übergangs 6 auftritt.
Der pn-Übergang 34 kann am Rande des Halbleiterkörpers enden. Im Beispiel nach Fig.3 ist aber die Anordnung völlig planar ausgeführt, dadurch, daß (z. B. durch Aluminiumdiffusion) die tiefe, nicht an die Gebiete 1 und 3 greifende p-leitende Zone 35 erzeugt wird, die >n das p-leitende Gebiet 30 mit der Oberfläche 8 verbindet Dadurch endet auch der pn-übergang 34 längs der Zone 35 an der Oberfläche 8.
Eine Anordnung mit einem Thyristor kann statt auf die in F i g. 3 dargestellte Weise, auch auf die im Querschnitt in Fig.4 gezeigte Weise ausgeführt werden. Darin ist das zweite Gebiet 2 eine Halbleiterschicht vom zweiten Leitungstyp, in diesem Beispiel vom p-Typ, auf der auf beiden Seiten eine Kombination der ersten und dritten Gebiete und des Kontaktgebiets Gebiete (1,3,4 bzw. Γ, 3', 4') nach den vorhergehenden Beispielen erzeugt ist Auf mindestens einer Seite ist in dem Kontaktgebiet 4 ein η-leitendes Oberflächengebiet 7 erzeugt So entsteht ein Thyristor, dessen Zonen 7, 4, 1, 2, Γ und 4' in dieser Reihenfolge die npnp-Struktur oder genauer gesagt die n + p+p-n-p-p+-Struktur bilden. Auf den Zonen 7 und 4' werden Stromkontakte 41 und 42 und z. B. auf dem Kontaktgebiet 4 wird eine Steuerelektrode 43 gebildet Bei dieser Anordnung sind d.e tiefen und schwer zu erzeugenden Zonen 35 der F i g. 4 überflüssig.
In der Anordnung nach Fig.4 könnte sich ohne Bedenken die Elektrode 42 auch über das Gebiet 1' erstrecken. Es ist jedoch nach einer Abwandlung auch möglich, diese Anordnung in eine symmetrische Anordnung vom »Triac«-Typ zu verwandeln, die in zwei Richtungen eine steuerbare Überschlagspannung aufweist Dazu kann in dem Gebiet 4' auch ein hochdotiertes η-leitendes Gebiet T erzeugt werden, das in Fig.5 gestrichelt angedeutet ist So entsteht die npnpn-Struktur eines bilateral wirkenden Thyristors, wobei natürlich die Elektrode 42 nur mit dem Gebiet T in Kontakt sein darf, abgesehen von einem etwaigen gewünschten örtlichen Kurzschluß.
Ein ganz anderes Ausführungsbeispiel der Anordnung nach der Erfindung ist schematisch im Querschnitt in Fig.5 dargestellt Auch in diesem Falle ist ein inselförmiges erstes Gebiet 1 von einem ersten Leitungstyp, in diesem Beispiel dem η-Typ, vorhanden, das auf der Unterseite von einem p-Ieitenden zweiten ω Gebiet 2 begrenzt wird, das mit dem Gebiet 1 einen pn-Übergang 5 bildet und seitlich von einem p-leitenden dritten Gebiet 3 begrenzt wird, das mit dem Gebiet 1 einen pn-Übergang 6 bildet Gleich wie in den vorhergehenden Beispielen sind die gewählten Dotierungskonzentrationen derart, daß der pn-übergang 6, unter Berücksichtigung der verwendeten Dotierungen, an sich eine niedrigere Durchschlagspannung als der pn-Übergang 5 aufweist, während die Dotierungskonzentration und die Dicke des Gebietes 1 derart gering sind, daß dieses gebiet beim Anlegen einer Spannung in der Sperrichtung über den pn-Übergängen 5 und 6 völlig verarmt ist, lange bevor Durchschlag am pn-Übergang 6 auftritt
Die Anordnung enthält weiter, gleich wie in den vorhergehenden Beispielen, einen Bipolartransistor. In diesem Ausführungsbeispiel bildet aber das Gebiet 1 nicht die Basiszone, sondern die Kollektorzone dieses Transistors. Im Gebiet 1 ist eine p-leitende Basiszone 50 erzeugt, in der eine hochdotierte η-leitende Emitterzone 51 erzeugt ist Das η-leitende hochdotierte Kontaktgebiet 4, das sich in dem inselförmigen Gebiet 1 befindet dient als Kontakt für die Kollektorzone, die durch das erste Gebiet 1 und das Kontaktgebiet 4 zusammen gebildet wird.
Die Basiszone 50 ist hier derart erzeugt daß sie an das dritte Gebiet 3 grenzt und in dieses Gebiet übergeht und mit dem Gebiet 1 eine Fortsetzung des pn-Übergangs 6 bildet. Die dargestellte Anordnung ist wieder symmetrisch um die Linie M-M'. Der so erhaltene Transistor weist eine sehr hohe Kollektor-Basisdurchschlagspannung auf. Das Gebiet 1 weist im vorliegenden Beispiel eine Dotierungskonzentration von 2 · 1014 Atomen/cm3 auf, während das Gebiet 2 eine Dotierungskonzentration von 1,7 · 10M Atomen/cm3 aufweist, die Dicke rfdes Gebietes 1 zwischen der Oberfläche 8 und dem pn-Übergang 5 15 μπι beträgt die Dicke der Basiszone 50 7 μπι beträgt und die der Emitterzone 51 und des Kontaktgebietes 4 4 μπι beträgt Die Kollektor-Basis-Durchschlagspannung ist 1100 V; der Abstand L zwischen dem Kontaktgebiet 4 und dem pn-Übergang 6 (siehe F i g. 5) beträgt 145 μπι; dieser Abstand ist größer als der Abstand, über den sich die zu dem pn-Übergang 6 gehörige Erschöpfungszone seitlich bei der Durchschlagspannung dieses Übergangs erstrecken würde, wenn der pn-übergang 5 fehlen würde. Dadurch tritt kein vorzeitiger Durchschlag an der Oberfläche auf.
Im vorliegenden Beispiel ist die eindimensional berechnete Durchschlagspannung Vg der η + np-Diode (4, i, 2), in der das Gebiet 1 zwischen 4 txid 2 völlig erschöpft ist und eine Dicke von 11 μπι aufweist V8- 1445 V. In diesem Falle, in dem L= 175 μπι, Λ/-2 · 10M cm~3 und d-15 μπι ist, ist auch
und 2,6 · ΙΟ2 f E / -^- < N ■ d < 5,1 · 10s ε Ε,
2,6 · ΙΟ2 ε Ε j/ -^- = 2,19 · 10"
Nd = 3· 10"
5,1 · ΙΟ5 ε E = 1,49 · ΙΟ12.
Bei dem Transistor nach F i g. 5 ist das Basisgebiet 50 mit dem Substrat 2 verbunden. Um einen gegen das Substrat 2 isolierten Transistor zu erhalten, kann dieser mit einer geringen Abänderung auf die in Fig.6 dargestellte Weise ausgeführt werden, wobei die Basiszone 50 von dem dritten Gebiet 3 durch einen Teil des Gebietes 1 getrennt ist Der Transistor ist dann gegen das Substrat 2 isoliert Die Anordnung ist symmetrisch, z.B. drehsymmetrisch, um die Linie M-M'. Zwischen der Basiszone 50 und dem dritten Gebiet 3 kann eine Steuerspannung Vx von z. B. einigen
Volt ar.^elegt werden. Die Gebiete 50 und 3 bzw. 2 stehen beim Anlegen einer hohen Kollektor-Emitterspannung Vi in bezug auf das Gebiet 1 praktisch auf den» {!eichen Potential, und auch in diesem Falle kann infolge der vollständigen Verarmung des Gebietes 1 eine sehr hohe Kollektor-Basis-Durchschlagspannung erreicht werden. Eine Schaltung mit Belastungswiderstand R, ist in F i g. 6 dargestellt
Um anzugeben, daß sich das dritte Gebiet 3 nicht immer durch die ganze Dicke der Schicht hindurch zu erstrecken braucht, ist m Fig.7 schematisch im Querschnitt ein Transistor gleich dem nach F i g. 1 dargestellt, mit dem Unterschied, daß sich das Gebiet 3 von der Oberfläche 8 her nur über einen Teil der Dicke der Schicht I e-streckt Indem dafür gesorgt wird, daß der pn-Übergang 6, gleich wie der pn-übergang 5, in der Sperrichtung geschaltet ist, zu welchem Zweck das Gebiet 3 in der Praxis mit Vorteil, wie in der Zeichnung dargestellt, mit dem Substrat 12 verbunden sein kann, kann sich bei ptssender Wahl der Tiefe des Gebiets 3 die zu dem pr-Übergang 6 gehörige Erschöpfungszone bis zu dem Gebiet 2 erstrecken, wodurch die gewünschte Inselisolierung hergestellt ist Die Grenzen der Erschöpfungszone bei niedriger Sperrspannung zwischen den Gebieten 1 und 3 bzw. 2 sind mit den gestrichelten Linien 9' und 10' und diese Grenzen bei vollständiger Verarmung des Gebietes 1 mit den gestrichelten Linien 9 und 10 angegeben.
Das Gebiet 3 kann sich auch von dem Gebiet 2 her nach oben in dem Gebiet 1 ersticken, ohne daß es an die Oberfläche 8 grenzt, vorausgesetzt, daß die zugehörige Erschöpfungszone die Oberfläche 8 erreicht, wie in F i g. 9 dargestellt
Weiter ist es, wie oben bereits bemerkt wurde, nicht notwendig, daß der zweite pn-Übergang 6 das inseiförmige Gebiet 1 seitlich völlig begrenzt Die Begrenzung des Gebietes 1 kann teilweise durch den pn-Übergang 6 und zum übrigen Teil auf andere Weise erfolgen. Dies zeigen die Fig.9 und 10, in denen praktisch der gleiche Transistor wie in F i g. 1 dargestellt ist, und zwar in Fig.9 in Draufsicht und in Fig. 10 schematisch im Querschnitt längs der Linie XI-Xl. Dabei sind in Fig.9 der Deutlichkeit halber die Metallschichten 14 und 15 weggelassen. In diesem Beispiel wird das inseiförmige Gebiet 1 zu einem Teil von dem pn-Übergang 6 und zum übrigen Teil von einem durch örtliche Oxidation erzeugten versenkten Muster 60 aus Siliziumoxid begrenzt Auch hier breitet sich die Erschöpfungszone (9,10) in dem Gebiet 1 von dem ersten pn-Übergang 5 bis zu der Oberfläche 8 bei einer Sperrspannung über dem Übergang 5 aus, die erheblich niedriger als die Spannung ist, bei der Durchschlag an derOberfläche am pn-Übergang 6 beim Fehlen des pn-Übergangs 5 auftreten würde.
An Hand der Fig. 11A bis E und 12 werden die obengenannten bevorzugten Dotierungskonzentrationen und Abmessungen näher erläutert
F i g. 11A bis E sind schematische Querschnitte durch fünf verschiedene Möglichkeiten für die Feldvertiilung in einer Diode, die dem inselförmigen ersten Gebiet in ω den vorhergehenden Beispielen entspricht Der Deutlichkeit halber ist nur ein Teil der Diode dargestellt; die Diode ist annahmeweise drehsymmetrisch um die mit Es bezeichnete Achse. Das Gebiet i entspricht dem inselförmigen ersten Gebiet in jedem der vorhergehenden Beispiele; der pn-übergang 5 enuprichi dem ersten pn-Übergang, und der pn-Übergang 6 entspricht dem zweiten pn-Übergang. In den Figuren ist annahmeweise das Gebiet 1 η-leitend und das Gebiet 2 p-leitend; die Leitungstypen können aber auch umgekehrt werden, wie in den F i g. 1 und 2 der Fall ist Die Dotierungskonzentration des Gebietes 2 ist in allen Fig. 1IA bis E dieselbe.
Wenn zwischen dem η--Gebiet (über da" n*-Kontaktgebiet 4) und dem p--Gebiet 2 eine Spannung in der Sperrichtung über die pn-Übergänge 5 und 6 angelegt wird, tritt eine Änderung der Feldstärkenverteilung E1 entlang der Oberfläche gemäß der Linie 5 auf, während sich in der senkrechten Richtung die Feldstärke Et gemäß der Linie B ändert
F i g. 11 zeigt den Fall, in dem vollständige Erschöpfung der Schicht 1 bei der Durchschlagspannung noch nicht auftritt Ein hoher Maximalwert der Feldstärke E, tritt an der Oberfläche am pn-Übergang 6 auf, der infolge der hohen Dotierung des ρ+-Gebietes 3 höher als der Maximalwert der Feldstärke Eb ist, der, in senkrechter Richtung gesehen, an dem pn-Übergang 5 auftritt Wenn die kritische Feldstärke E überschritten wird (für Silizium etwa 2,5 · 105 V/cm und etwas von der Dotierung abhängig), tritt Durchschlag an der Oberfläche in der Nähe des Übergangs 6 auf, bevor sich die Erschöpfungszone (in F i g. 11 gestrichelt dargestellt) in senkrechter Richtung von dem Übergang 5 zu der Oberfläche erstreckt
Fig. UB bis HE zeigen Fälle, in denen die Dotierungskonzentration Nund die Dicke c/der Schicht 1 derart sind, daß vor dem Auftreten von Oberflächendurchschlag am Übergang 6 die Schicht 1 von dem Übergang 5 bis zu der Oberfläche völlig erschöpft ist Über einen Teil der Bahn zwischen den Gebieten 3 und 4 ist die Feldstärke E, entlang der Oberfläche konstant, während sowohl an der Stelle des pn-Übergangs als auch an der Stelle des n+n-Übergangs am Rande des Gebietes 4 (infolge der Randkrümmung des n+n-Übergangs) Spitzen in der Feldstärkeverteilung gebildet werden.
In dem Fall nach Fig. HB ist der Spitzenwert am höchsten an dem übergang 6 und höher als der Maximalwert von Eb am Übergang 5, so daß Durchschlag in diesem Gebiet an der Oberfläche, aber bei verhältnismäßig höheren Werten als im Falle nach Fig. HA auftreten wird, weil die FeldstärkevetViilung an der Oberfläche homogener ist, so daß die Maxima abnehmen werden. Der Fall nach Fig. 1IB kann aus dem nach F i g. 11A z. B. dadurch erhalten werden, daß die Dicke d der Schicht 1 bei gleichbleibender Dotierung herabgesetzt wird.
Fig. HC zeigt den im Vergleich zu Fig. HB umgekehrten Fall in bezug auf die Oberflächenfeldstärke. In diesem Falle ist die Feldstärkespitze am Rande des Gebietes 4 viel höher als am pn-Übergang 6. Dieser Fall kann sich z. B. ergeben, wenn die Schicht 1 einen sehr hohen spezifischen Widerstand aufweist und das Gebiet 1 vor dem Auftreten der Durchschlagspannung erschöpft ist In diesem Fall kann Durchschlag am Rande des Gebietes 4 auftreten, wenn die maximale Feldstärke am genannten Rand höher als die am pn-Übergang 5 ist
Günstiger ist der in Fig. HD dargestellte Fall. In diesem Fall wird dafür gesorgt, daß die Dotierungskonzentration und die Dicke des Gebietes 1 derart sind, daß die beiden Feldstärkespitzen an der Oberfläche nahezu gleich sind. Obwohl Durchschlag an der Oberfläche noch auftreten wird, wenn, wie in F i g. 11D dargestellt, die maximale Feldstärke Eb am pn-Übergang 5 kleiner als die Maxima an der Oberfläche ist, wird in diesem
Falle die maximale Feldstärke an der Oberfläche dadurch, daß die Feldstärkeverteilung S an der Oberfläche symmetrisch gemacht wird, niedriger als bei einer asymmetrischen Feldstärkeverteilung, so daß der Durchschlag bei einer höheren Spannung auftritt
Fig.HE zeigt schließlich einen Fall, in dem die maximale Feldstärke an der Oberfläche bei einer beliebigen Sperrspannung niedriger als die maximale Feldstärke am pn-Übergang 5 ist, was durch passende Wahl der Dotierung und Dicke der Schicht 1 und durch ι ο Zunahme des Abstandes L mit einer gegebenen Dotierungskonzentration des Gebietes 2 erhalten wird. Infolgedessen tritt in diesem Falle der Durchschlag immer innerhalb des Halbleiterkörpers an dem pn-Übergang 5 und nicht an der Oberfläche auf.
Außerdem sei bemerkt, daß bei einem zu kleinen Wert des genannten Abstandes L die Feldstärke an der Oberfläche zunehmen wird (selbstverständlich bestimmt die Gesamtspannung zwischen den Gebieten 3 und 4 das Gebiet zwischen der Kurve S und der Linie E1=O), so daß Durchschlag an der Oberfläche bei niedrigerer Spannung auftritt
Berechnungen haben ergeben, daß die günstigsten Werte für die Durchschlagspannung innerhalb des Gebietes erhalten werden, das in F i g. 12 von den Linien A und B eingeschlossen wird. In F i g. 12 ist das Produkt der Dotierungskonzentration Nm Atomen/cm3 und der Dicke din cm des Gebietes 1 als Abszisse für Silizium als Halbleitermaterial und ist der Wert
30
106·-^-
für L, N und d Werte gewählt werden, die auf oder in der unmittelbaren Nähe der Linie Cder F i g, 12 liegen. Für
-£->l,4 10-5
gilt praktisch, daß N · rf-9 · 10" cm-2.
Wie bereits erwähnt wurde, gelten die Werte nach F i g. 12 für Silizium, daß eine kritische Feldstärke .E von nahezu 2£ · 105 V/cm und eine Dielektrizitätskonstante ε von nahezu 11,7 aufweist Im allgemeinen gilt für Halbleitermaterialien mit einer relativen Dielektrizitätskonstante ε und einer kritischen Feldstärke E1 daß zwischen den Linien A und B
εΕ
2,6·102 εΕ^/^-<Ν-ά<5,
ist und für die Linie C W- d nahezu gleich 3 · ΙΟ5 ε Ε ist und in diesem Falle auch
(mit L in cm und Vb in Volt) als Ordinate aufgetragen. Vb ist der eindimensional berechnete Wert der Durchschlagspannung des pn-Übergangs 5, d.h. in Fig. HA bis E die Durchschlagspannung der η+η- ρ --Struktur, wenn angenommen wird, daß die Dotierungskonzentrationen der Gebiete 1 und 2 homogen sind und somit der pn-Übergang 5 schroff verläuft, das η+-Gebiet 4 einen nahezu vernachlässigbaren Reihenwiderstand aufweist und sich die n+n-p--Struktur unendlich weit in allen Richtungen senkrecht zu der Achse E, erstreckt Diese imaginäre Durchschlagspannung VB kann sehr einfach mit den genannten Annahmen berechnet werden. (Siehe dazu z. B. S. M. Sze, »Physics of Semiconductor Devices«, Wiley and Sons, New York 1969, Kapitel S).
Für den Fall, in dem als Halbleitermaterial Silizium gewählt wird, stellt sich heraus, daß für Werte von N ■ d zwischen den Linien A und B, d. h. für
7,6 · 10«
< 1,5 1012
55
die Bedingung nach F i g. 11D (symmetrische Feldverteilung an der Oberfläche) erfüllt ist
Wenn die Bedingung nach Fig. UE auch erfüllt werden soll (symmetrische Feldverteilung an der Oberfläche mit Durchschlag am pn-Übergang 5), sollen
Die Werte ε und E können der bekannten Literatur entnommen werden. Für die kritische Feldstärke £kann z. B. auf S. M. Sze, »Physics of Semiconductor Devices«, Wiley and Sons, New York 1969, S. 117, Fig.25 verwiesen werden.
Mit Hilfe der oben an Hand der F i g. H A bis E und 12 aufgeführten Daten können die Dotierungen und Abmessungen bestimmt werden, die für die Halbleiteranordnung nach der Erfindung unter gewissen Bedingungen die günstigsten sind Es wird nicht immer notwendig oder erwünscht sein, daß unter allen Umständen (Fig. 12, Kurve QOberflächendurchschlag vermieden wird. Sogar wird es nicht immer notwendig sein, innerhalb der Linien A und B der Fig. 12 zu arbeiten, weil außerdem dieser Linien auch hohe (Oberflächen) Durchschlagspannungen erzielt werden können. Die Bedingung, daß das inselförmige Gebiet in senkrechter Richtung völlig erschöpft isjt, bevor Oberflächendurchschlag auftritt, muß aber immer erfüllt werden.
Bei den beschriebenen Ausführungsbeispielen können die Leitungstypen alle (zu gleicher Zeit) durch die entgegengesetzten Typen unter Umkehrung der Polarität der angelegten Spannungen ersetzt werden. Statt Silizium kann ein anderes Halbleitermaterial, z. B. Germanium oder eine AmBv-Verbindung, wie GaAs, oder eine Kombination verschiedener Halbleitermaterialien, die miteinander sogenannte Hetero-Übergänge bilden, verwendet werden. Für die Isolierschicht 16 und die metallenen Kontaktschichien kann jedes brauchbare Material verwendet werden.
Außerdem braucht das Halbleiterschaltungselement nicht unbedingt ein Transistor zu sein. Zum Beispiel wird, wenn in F i g. 1 die Emitterzone 7 weggelassen wird, eine Hochspannungsdiode mit Elektroden 14 und 13 erhalten.
Hierzu 6 Blatt Zeichnungen

Claims (15)

29 Ol Patentansprüche:
1. Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem bipolaren Hochspannungshalbleiterschaltungselement, das ein inselförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das an eine nahezu ebene Oberfläche des Halbleiterkörpers grenzt und das mit einem darunterliegenden zweiten Gebiet vom zweiten ι ο Leitungstyp einen ersten pn-übergang bildet, der sich nahezu parallel zu dieser Oberfläche erstreckt, bei dem das erste Gebiet seitlich wenigstens teilweise von einem zweiten pn-Obergang mit zugehöriger Erschöpfungszone begrenzt ist, der zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitungstyp gebildet ist, wobei dieses dritte Gebiet sich zwischen dem zweiten Gebiet und dieser Oberfläche erstreckt, bei dem der zweite pn-Obergang eine niedrigere Durchschlagspannung als de des ersten pn-Übergangs aufweist, und bei dem ein an diese Oberfläche und an das erste Gebiet grenzendes Kontaktgebiet vorgesehen ist, das im Halbleiterkörper völlig von dem ersten Gebiet begrenzt ist, dadurch gekennzeichnet, daß die Dotierungskonzentration und die Dicke des ersten Gebietes (1) derart gering sind, daß beim Anlegen einer Spannung in der Sperrichtung zwischen dem eisten (1) und dem zweiten (2) Gebiet sich die Erschöpfungszone wenigstens zwischen dem Kontaktgebiet (4) und dem dritten Gebiet (3) von dem ersten pn übergang (5) aufwärts bis zu dieser Oberfläche (8) erstreckt her einer Spannung zwischen dem ersten (1) und dem zweiten (2) Gebiet, die niedriger als die Durchschlagspannung des zweiten pn-Obergangs (6) ist
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand L des Kontaktgebietes (4) von dem zweiten pn-Obergang (6), entlang der Oberfläche (8) gemessen, größer als der Abstand ist, über den sich die Erschöpfungszone, die zu dem zweiten pn-übergang (6) gehört, entlang der Oberfläche (S) bei der Durchschlagspannung des zweiten pn-Übergangs (6) erstreckt
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet daß die Dotierungskonzentration N
in Atomen/cm3 und die zwischen der Oberfläche (8) und dem ersten pn-übergang (5) gemessene Dicke d in cm des inselförmigen ersten Gebietes (1) die Bedingung erfüllen: so
2,6102 cEy^-<
εΕ,
55
wobei e die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes (1) auftritt sind, während L der Abstand in M em zwischen dem Kontaktgebiet (4) und dem zweiten pn-übergang (6) und Ve der eindimensional berechnete Wert der Durchschlagspannung des ersten pn-Übergangs (5) in Volt sind.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet daß N ■ d nahezu gleich 3,0 · HPeE und La 1,4 · ΙΟ-'· yflist
5. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dotierungskonzentration wenigstens des Teiles des zweiten Gebietes (2) in der Nähe des ersten Gebietes (1) niedriger als die des ersten Gebietes (1) ist
6. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das zweite Gebiet (2) eine derartige Dicke aufweist daß sich bei der Durchschlagspannung des ersten pn-Übergangs (5) die Erschöpfungszone in dem zweiten Gebiet (2) über einen Abstand erstreckt der kleiner als die Dicke dieses Gebietes ist
7. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß das erste Gebiet (1) durch eine epitaktische Schicht vom ersten Leitungstyp gebildet ist die auf dem zweiten Gebiet (2) abgelagert ist
8. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß das erste Gebiet (1) seitlich völlig von dem zweiten pn-übergang (6) begrenzt ist
9. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß das erste Gebiet (1) eine der Kollektor- oder Basiszonen eines Bipolarhochspannungstransistors bildet und daß das Kontaktgebiet (4) vom ersten Leitungstyp ist und, eine höhere Dotierungskonzentration als das erste Gebiet (1) aufweist
10. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet daß eine an die Oberfläche grenzende Emitterzone (7) vom zweiten Leitungstyp, die völlig von dem Kontaktgebiet (4) umgeben ist in dem Kontaktgebiet (4) erzeugt ist und daß das erste Gebiet (1) und das Kontaktgebiet (4) zusammen die Basiszone und das zweite Gebiet (2) die Kollektorzone des Transistors bilden.
11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet daß das erste Gebiet (1) einen Teil einer ersten epitakrischen Schicht vom ersten Leitungstyp bildet und von dem übrigen Teil der ersten epitaktischen Schicht durch das dritte Gebiet (3) getrennt ist daß das zweite Gebiet (2) ein inselförmiger Teil einer zweiten epitaktischen Schicht vom zweiten Leitungstyp ist die auf einem Substrat (20) vom ersten Leitungstyp abgelagert ist und daß dieser inselförmige Teil von dem übrigen Teil der zweiten epitaktischen Schicht (2) durch eine Isolierzone (21) vom ersten Leitungstyp getrennt ist die nicht an das erste (1) und das dritte (3) Gebiet grenzt und sich von der ersten epitaktischen Schicht nach unten zu dem Substrat (20) erstreckt (F i g. 3).
12. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet daß das zweite Gebiet (2) an ein darunterliegendes weiteres Gebiet (30) vom ersten Leitungstyp grenzt das zusammen mit dem zweiten Gebiet (2), dem ersten Gebiet (1), dem Kontaktgebiet (4) und der darin gebildeten Zone (7) vom zweiten Leitungstyp einen Thyristor bildet (F ig. 4).
13. Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, daß das weitere Gebiet (30) mit der Oberfläche (8) über eine hochdotierte Zone (35) vom ersten Leitungstyp verbunden ist die nicht an das erste (1) und das dritte (3) Gebiet grenzt (F ig. 4).
14. Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet daß das zweite Gebiet (2) eine Halbleiterschicht vom zweiten LeitungstvD ist
auf der das erste (1, V), das dritte (3, 3^ und das Kontaktgebiet (4,4') jeweils beidseitig erzeugt sind, und daß eine Oberflächenzone (7, 7') vom zweiten Leitungstyp auf wenigstens einer Seite in das Kontaktgebiet (4,4') eingebettet ist (F i g. 5).
15. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, daß eine Basiszone (50) vom zweiten Leitungstyp und darin eine Emitterzone (51) vom ersten Leitungstyp in dem ersten Gebiet (1) erzeugt sind und daß das erste (1) und das Kontaktgebiet (4) zusammen die Kollektorzone des Transistors bilden (F i g. 6).
IS. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeichnet, daß die Basiszone (50) an das dritte Gebiet (3) grenzt und in dieses Gebiet is mündet (F ig. 6).
DE2901193A 1978-01-18 1979-01-13 Halbleiteranordnung Expired DE2901193C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7800582A NL183859C (nl) 1978-01-18 1978-01-18 Halfgeleiderinrichting bevattende tenminste een halfgeleiderelement met drie opeenvolgende zones van afwisselend geleidingstype.
NLAANVRAGE7807835,A NL184552C (nl) 1978-07-24 1978-07-24 Halfgeleiderinrichting voor hoge spanningen.

Publications (2)

Publication Number Publication Date
DE2901193A1 DE2901193A1 (de) 1979-07-19
DE2901193C2 true DE2901193C2 (de) 1982-09-30

Family

ID=26645384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2901193A Expired DE2901193C2 (de) 1978-01-18 1979-01-13 Halbleiteranordnung

Country Status (15)

Country Link
US (1) US4292642A (de)
JP (1) JPS54109780A (de)
AT (1) AT380975B (de)
AU (1) AU518446B2 (de)
BE (1) BE873570A (de)
BR (1) BR7900229A (de)
CA (1) CA1131801A (de)
CH (1) CH638928A5 (de)
DE (1) DE2901193C2 (de)
ES (1) ES476907A1 (de)
FR (1) FR2415370A1 (de)
GB (1) GB2013029B (de)
IT (1) IT1110026B (de)
PL (1) PL116562B1 (de)
SE (1) SE432497B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832731A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184589C (nl) * 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
NL186665C (nl) * 1980-03-10 1992-01-16 Philips Nv Halfgeleiderinrichting.
DE3017313A1 (de) * 1980-05-06 1981-11-12 Siemens AG, 1000 Berlin und 8000 München Thyristor mit hoher blockierspannung und verfahren zu seiner herstellung
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
DE3029553A1 (de) * 1980-08-04 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
JPS5753977A (ja) * 1980-09-17 1982-03-31 Matsushita Electronics Corp Toranjisuta
GB2090053B (en) * 1980-12-19 1984-09-19 Philips Electronic Associated Mesfet
US4783688A (en) * 1981-12-02 1988-11-08 U.S. Philips Corporation Schottky barrier field effect transistors
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
FR2543739B1 (fr) * 1983-03-30 1986-04-18 Radiotechnique Compelec Procede de realisation d'un transistor bipolaire haute tension
GB2148589B (en) * 1983-10-18 1987-04-23 Standard Telephones Cables Ltd Improvements in intergrated circuits
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4622568A (en) * 1984-05-09 1986-11-11 Eaton Corporation Planar field-shaped bidirectional power FET
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
US4890150A (en) * 1985-12-05 1989-12-26 North American Philips Corporation Dielectric passivation
JPS63253664A (ja) * 1987-04-10 1988-10-20 Sony Corp バイポ−ラトランジスタ
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
US5155568A (en) * 1989-04-14 1992-10-13 Hewlett-Packard Company High-voltage semiconductor device
JPH03235367A (ja) * 1990-02-13 1991-10-21 Mitsubishi Electric Corp 半導体集積回路装置
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP3547884B2 (ja) 1995-12-30 2004-07-28 三菱電機株式会社 半導体装置及びその製造方法
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP3562611B2 (ja) * 1996-11-05 2004-09-08 ソニー株式会社 半導体装置及びその製造方法
SE512661C2 (sv) * 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US5859469A (en) * 1997-07-18 1999-01-12 Advanced Micro Devices, Inc. Use of tungsten filled slots as ground plane in integrated circuit structure
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
JP3768656B2 (ja) * 1997-09-18 2006-04-19 三菱電機株式会社 半導体装置
DE10036007B4 (de) * 2000-07-25 2015-03-26 Robert Bosch Gmbh Anordnung mit einem Magnetotransistor, Verfahren zum Herstellen einer Anordnung mit einem Magnetotransistor und Verfahren zum Messen eines Magnetfeldes
JP3846796B2 (ja) * 2002-11-28 2006-11-15 三菱電機株式会社 半導体装置
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
US7714352B2 (en) * 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
JP4751308B2 (ja) * 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
US9087713B2 (en) * 2012-10-12 2015-07-21 Power Integrations, Inc. Semiconductor device with shared region
JP6207985B2 (ja) 2013-11-21 2017-10-04 三菱電機株式会社 半導体装置およびその製造方法
WO2018051412A1 (ja) 2016-09-13 2018-03-22 三菱電機株式会社 半導体装置
JP7407590B2 (ja) 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442723A (en) * 1964-12-30 1969-05-06 Sony Corp Method of making a semiconductor junction by diffusion
NL161621C (nl) * 1968-10-16 1980-02-15 Philips Nv Halfgeleiderinrichting met veldeffecttransistor.
JPS4932028B1 (de) * 1969-06-24 1974-08-27
JPS5012665B1 (de) * 1970-05-19 1975-05-13
GB1471617A (en) * 1973-06-21 1977-04-27 Sony Corp Circuits comprising a semiconductor device
JPS50147673A (de) * 1974-05-17 1975-11-26
JPS5140881A (ja) * 1974-10-04 1976-04-06 Hitachi Ltd Handotaisochi
US4017882A (en) * 1975-12-15 1977-04-12 Rca Corporation Transistor having integrated protection
US4132996A (en) * 1976-11-08 1979-01-02 General Electric Company Electric field-controlled semiconductor device
NL184551C (nl) * 1978-07-24 1989-08-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832731A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode

Also Published As

Publication number Publication date
BR7900229A (pt) 1979-08-14
DE2901193A1 (de) 1979-07-19
FR2415370A1 (fr) 1979-08-17
SE7900337L (sv) 1979-07-19
JPS54109780A (en) 1979-08-28
US4292642A (en) 1981-09-29
FR2415370B1 (de) 1984-06-08
AU518446B2 (en) 1981-10-01
AU4340579A (en) 1979-07-26
GB2013029A (en) 1979-08-01
ATA31179A (de) 1985-12-15
BE873570A (fr) 1979-07-18
CH638928A5 (de) 1983-10-14
SE432497B (sv) 1984-04-02
IT7919305A0 (it) 1979-01-15
ES476907A1 (es) 1979-05-16
GB2013029B (en) 1982-05-19
PL116562B1 (en) 1981-06-30
CA1131801A (en) 1982-09-14
PL212822A1 (pl) 1979-09-10
IT1110026B (it) 1985-12-23
AT380975B (de) 1986-08-11

Similar Documents

Publication Publication Date Title
DE2901193C2 (de) Halbleiteranordnung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE3047738C2 (de) Halbleiteranordnung
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19848828A1 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102018203693A1 (de) Halbleitervorrichtung
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102008023519A1 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE19922187C2 (de) Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112010005980T5 (de) Halbleiterelement
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
WO2000005768A1 (de) J-fet-halbleiteranordnung
DE2320579A1 (de) Halbleiterelement
DE2927662C2 (de) Halbleiteranordnung
DE1589891B (de) Integrierte Halbleiterschaltung
DE1950478A1 (de) Halbleiterbauelement mit steuerbarer Kapazitaet
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung
DE19750897C2 (de) Bipolartransistor mit isolierter Gate mit einer planaren Gatestruktur und dessen Herstellungsverfahren

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee