DE4001390C2

DE4001390C2 - Halbleitereinrichtung

Info

Publication number: DE4001390C2
Application number: DE4001390A
Authority: DE
Inventors: Teruyoshi Mihara; Kenji Yao; Tsutomu Matsushita; Yoshinori Murakami
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1989-01-18
Filing date: 1990-01-18
Publication date: 1994-02-10
Anticipated expiration: 2010-01-19
Also published as: JPH02188967A; US5049953A; DE4001390A1

Description

Die vorliegende Erfindung betrifft eine Halbleiterein richtung mit den Merkmalen des Oberbegriffs des Anspruchs 1, bei welcher die Dicke einer Energiebarriere eines Schottky-Übergangs durch ein elektrisches Feld einer isolierten Gateelektrode moduliert wird, um einen Tunneleffekt zu steuern und so einen Hauptstrom zu steuern.

In Fig. 1 ist eine solche konventionelle Halbleitereinrichtung wie beispielsweise ein Schottky-Tunneltransistor darge stellt, bei welchem die Dicke einer Energiebarriere eines Schottky-Übergangs durch ein elektrisches Feld einer isolierten Gateelektrode moduliert wird, um einen Tunnel effekt zu steuern und so einen Hauptstrom zu steuern, wie es in der japanischen offengelegten Patentanmeldung Nr. 62-274775 beschrieben ist.

In Fig. 1a wird ein n⁺-Drainbereich 2 in dem Oberflächen bereich eines n-Siliziumhalbleitersubstrats 1 hergestellt, und abgesehen von dem Drainbereich 2 wird ebenfalls ein Metall 3, welches als ein Sourcebereich dienen soll, in den Oberflächenbereich des Substrats 1 einge bettet, um einen Schottky-Übergang zwischen dem Substrat 1 und dem Metall 3, im folgenden als Schottky-Metallbereich bezeichnet, auszubilden. Eine Gateelektrode 5 wird auf der Oberfläche des Substrats 1 über einen hierauf zwischen dem Drainbereich 2 und dem Schottky-Metall- Sourcebereich 3 hergestellten Gateisolierfilm 4 ausgebildet.

In den Fig. 1b bis 1c sind Energiebandstrukturen des Schottky-Übergangs und die Vorspannungszustände gegen den n⁺-Drainbereich 2 und die Gateelektrode 5 in dem Ober flächenbereich des n-Siliziumhalbleitersubstrats 1 des in Fig. 1a gezeigten Schottkytunneltransistors dargestellt.

Wie aus Fig. 1b hervorgeht, ist die Dicke W der Schottky barriere groß, wenn sowohl die Gatespannung V_G und die Drainspannung V_D null sind, und daher findet kein Elektronen fluß zwischen dem Drain und der Source statt. Ist in Fig. 1c V_G gleich null und V_D größer als null, so ist die Dicke W der Schottkybarriere groß, und es wird eine umgekehrte Vorspannung an den Schottkyübergang angelegt, mit dem Ergebnis, daß kein Elektronenfluß zwischen dem Drain und der Source stattfindet. In Fig. 1d, wenn V_G größer als null ist, wird das Energieband wesentlich durch das elektrische Feld der Gateelektrode 5 verbogen, und die Dicke W der Schottkybarriere wird gering. Wenn daher V_D größer als null wird, so findet ein Elektronen fluß von dem Schottkymetallbereich 3 zu dem Halbleitersubstrat 1 durch den Schottkyübergang statt infolge des Tunnel effekts, und daher fließt ein Tunnelstrom von dem Drain bereich 2 zu dem Schottkymetall-Sourcebereich 3 durch den Schottkyübergang. Wenn in Fig. 1c V_G gleich null und V_D kleiner als null ist, so wird eine Vorspannung in Vorwärtsrichtung an den Schottkyübergang angelegt, und dies führt dazu, daß viele Elektronen sich von dem Halbleitersubstrat 1 zu dem Schottkymetallbereich 3 bewegen können, und dies wiederum führt zum Fluß eines elektrischen Stromes dazwischen in Vorwärtsrichtung.

ln diesem Fall kann der Betrag des Tunnelstroms durch Einstellung der Gatespannung V_G geändert werden, und dieser Effekt läßt sich in Form eines Transistors aus nützen. Bei einem Schottkytunneltransistor, der diesen Effekt ausnützt, erfolgt - anders als bei einem gewöhnlichen MOSFET - kein Durchschlag, und daher ergeben sich Hoffnungen bezüglich des Schottkytunneltransistors in Hinblick auf eine miniaturisierte Einrichtung in der Zukunft.

Allerdings besteht bei dem beschriebenen Schottkytransistor ein Problem, daß nämlich der Leckstrom sehr groß ist. Das liegt an folgendem: bei einem gewöhnlichen MOSFET ist die Barrieredicke eines pn-Übergangs zwischen einem Sourcebereich und einem Substrat groß, beispielsweise etwa 1000 Å. Wenn die Gatespannung null ist und eine Vorspannung in Gegenrichtung angelegt wird, fließt nur ein Diffusionsstrom durch den pn-Übergang, und der durch den Übergang fließende Leckstrom ist sehr klein. Wenn andererseits bei dem Schottkytunneltransistor V_G gleich null ist und eine Vorspannung in Gegenrichtung angelegt wird, wie in Fig. 1c gezeigt ist, so entsteht der Leck strom IL des Schottkyübergangs infolge einer thermischen Emission jenseits der Barrierehöhe ΦB des dreieckigen Potentials, und daher nimmt IL mit der Temperatur expo nentiell zu, gemäß folgender Formel:

1L^bαcxp (-ΦB/kt),

wobei k die Boltzmannkonstante ist und T die absolute Temperatur.

Allerdings sind bei einem konventionellen Schottkytunnel transistor, obwohl der effektive Sourcebereich, dessen Tunnelstrom durch die Gatespannung V_G beeinflußt wird, nur einen Teil des Schottkyübergangs nahe der Gateelektrode bildet, die Schottkyübergänge weit in dem Bereich ausge bildet, in welchem das Substrat 1 und der Schottkymetallbereich 3 einander berühren. Wenn daher die Temperatur des Tran sistors und/oder die Drainspannung V_D steigt, so wird der Leckstrom der Schottkyübergänge viele Male größer als der des effektiven Sourcebereichs, und weiterhin wird, da die Drainspannung direkt an den Schottkyübergang angelegt wird, die Kurve des dreieckigen Potentials an dem Schottkyübergang scharf, was dazu führt, daß dies äquivalent zu einem Niederdrücken der Schottkybarriere Φ8 ist. Daher erhöht sich in dieser Hinsicht der Leckstrom, und daher wird die Sperrspannung verringert.

Es ist daher Aufgabe der vorliegenden Erfindung eine Halbleitereinrichtung zur Verfügung zu stellen, bei welcher ein Leckstrom verringert ist und die statischen Strom-Spannungseigenschaften verbessert sind.

Diese Aufgabe wird bei einer Halbleitereinrichtung mit den Merkmalen des Oberbegriffs des Anspruchs 1 dadurch gelöst, daß eine Abschirmschicht eines zweiten Leitfähigkeitstyps zwischen dem Schottkymetallbereich und dem Substrat außer in einem Kanal äquivalenten Bereich ausgebildet ist.

Die Erfindung wird nachstehend anhand zeichnerisch dar gestellter Ausführungsbeispiele näher erläutert, aus welchen sich weitere Vorteile und Merkmale ergeben.

Es zeigt

Fig. 1 einen Schottkytunneltransistor nach dem Stand der Technik, wobei Fig. 1a ein Querschnitt in Längsrichtung ist und Fig. 1b bis 1e schema tisch dessen Energiebänder zeigen;

Fig. 2 einen schematischen Querschnitt in Längsrichtung des grundsätzlichen Aufbaus einer Halbleiter einrichtung gemäß der vorliegenden Erfindung;

Fig. 3a und 3b schematisch Energiebänder des Schottky übergangs der in Fig. 2 gezeigten Einrichtung;

Fig. 4 einen Querschnitt in Längsrichtung einer ersten Ausführungsform einer Halbleitereinrichtung gemäß der vorliegenden Erfindung;

Fig. 5a bis 5e Querschnitte in Längsrichtung mit einer Darstellung eines Verfahrens zur Herstellung der in Fig. 4 gezeigten Einrichtung;

Fig. 6 einen Querschnitt in Längsrichtung einer zweiten Ausführungsform einer Halbleitereinrichtung gemäß der vorliegenden Erfindung;

Fig. 7a und 7b Ansichten zur Erläuterung von Zellen mustern der in Fig. 6 gezeigten Vorrichtung;

Fig. 8a bis 8c schematische Ansichten zur Erläuterung des ausgeschalteten Zustands der in Fig. 6 dar gestellten Einrichtung;

Fig. 9a bis 9c schematische Ansichten zur Erläuterung des eingeschalteten Zustands der in Fig. 6 gezeigten Einrichtung;

Fig. 10a bis 10g Querschnitte in Längsrichtung mit einer Darstellung eines Verfahrens zur Herstellung der in Fig. 6 dargestellten Einrichtung;

Fig. 11 einen Querschnitt in Längsrichtung einer dritten Ausführungsform einer Halbleitereinrichtung gemäß der vorliegenden Erfindung; und

Fig. 12a und 12b fragmentarische Querschnitte in Längs richtung einer vierten Ausführungsform einer Halbleitereinrichtung gemäß der vorliegenden Erfindung.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder korrespondierende Teile bei den unterschiedlichen Ansichten, und daher wird zur Vermeidung von Wiederholungen auf eine wiederholte Beschreibung dieser Teile verzichtet. In den Fig. 2 und 5 ist die erste Ausführungsform einer Halbleitereinrichtung gemäß der vorliegenden Er findung dargestellt, beispielsweise ein Schottkytunnel transistor.

Der grundsätzliche Aufbau und die grundsätzlichen Funktionen eines Schottkytunneltransistors gemäß der vorliegenden Erfindung werden in Verbindung mit den Fig. 2 und 3 beschrieben.

Wie in Fig. 2 dargestellt ist, wird in dem Schottky tunneltransistor ein n⁺-Drainbereich 12 in dem Oberflächen bereich eines n-Siliziumhalbleitersubstrats 11 ausgebildet, und ein als ein Sourcebereich dienendes Schottkymetall 13 wird ebenfalls auf dem Oberflächenbereich des Substrats 11, von dem Drainbereich 12 entfernt, ausgebildet, um einen Schottkyübergang zwischen dem Schottkymetall 13 und dem Substrat 11 auszubilden. Eine Gateelektrode 15 ist auf der Oberfläche des Substrats 11 über einen Gate isolierfilm 14 ausgebildet, der hierauf zwischen dem Drainbereich 12 und dem Schottkymetall-Sourcebereich 13 ausgebildet wird. Eine Abschirm-Diffusionsschicht 16 des p-Typs ist zwischen dem Substrat 11 und dem Schottky metallbereich 13 angeordnet, abgesehen von einem Teil, der durch das elektrische Feld der Gateelektrode 15 beeinflußt oder gesteuert wird, um einen Kanalbereich oder einen einem Kanal äquivalenten Bereich auszubilden, also eine Seitenwand 13a des Schottkymetallbereichs 13 in der Nähe des Gateisolierfilms 14. Es ist daher in Fig. 2 die Abschirm diffusionsschicht 16 zwischen das Substrat 11 und den Schottkymetallbereich 13 an dem Boden 13b und der rechten Seiten wand 13c außer der linken Seitenwand 13a eingefügt.

Nachstehend wird der Betrieb des voranstehend beschriebenen Schottkytunneltransistors beschrieben. Die Fig. 3a und 3b erläutern die Energiebänder des Schottkyübergangs zwischen dem Substrat 11 und dem Schottkymetallbereich, entlang der Linie A-A, und des pn-Übergangs zwischen dem n-Halb leitersubstrat 11 und der p-Abschirmdiffusionsschicht 16, entlang der Linie B-B.

Wenn zunächst in dem Schottkyübergang entlang der Linie A-A, wie es in Fig. 3a dargestellt ist, die Gatespannung V_G gleich null ist und die Drainspannung V_D größer als null, also eine Vorspannung in Gegenrichtung an den Schottky übergang in dem ausgeschalteten Zustand angelegt wird, fließt der Tunnelstrom als ein Leckstrom durch den Schottky übergang über dessen dreieckiges Potential. An der Schottky kante ist in Gegenwart der Abschirmdiffusionsschicht 16 die Krümmung der Verarmungsschicht vergrößert, und die Konzentration des elektrischen Feldes abgeschwächt. Weiterhin ist der Schottkyübergangsbereich klein, und daher befindet sich der Leckstrom auf einem beinahe ver nachlässigbaren Pegel. Wenn V_G größer als null ist und V_D größer als null ist, so wird das dreieckige Potential scharf, und der große Tunnelstrom fließt durch den Schottky übergang in dem derart eingeschalteten Zustand. Weiterhin wird der Betrag des Tunnelstroms durch die Gatespannung V_G geändert.

Weiterhin bildet an dem pn-Übergang entlang der Linie B-B, wie in Fig. 3b dargestellt ist, der Übergang zwischen dem Schottkymetallbereich 13 und der p-Abschirmdiffusionschicht 16 einen ohmschen Kontakt, und daher tritt kein dreieckiges Potential auf, und dies führt dazu, daß kein Tunnelstrom fließt. Der Leckstrom fließt in dem pn-Übergang zwischen dem Substrat 11 und der Abschirmdiffusionsschicht 16, allerdings nur auf einem niedrigen Pegel, der praktisch kein Problem verursacht, wie bei einem gewöhnlichen pn- Übergang. Dieser Leckstrompegel ist entsprechend ebenfalls selbst dann niedrig, wenn die Drainspannung V_D erhöht wird.

In diesem Fall wird, wie voranstehend beschrieben wurde, durch die Anordnung der Abschirmdiffusionsschicht 16 dazwischen, die einen unterschiedlichen Leitfähigkeits typ aufweist gegenüber dem des Halbleitersubstrats 11, zwischen dem Substrat und dem Schottkymetallbereich 13 außer dem einem Kanal äquivalenten Bereich, der durch das elek trische Feld der Gateelektrode 15 in deren Nähe beein flußt oder gesteuert wird, der Schottkymetallbereich 13 durch die Abschirmdiffusionsschicht 16 abgesehen von dem einem Kanal äquivalenten Bereich abgeschirmt, und der Leckpfad der Grenzschicht zwischen dem Substrat 11 und dem Schottky metall 13 abgesehen von dem einem Kanal äquivalenten Bereich kann beinahe abgeschnitten werden, um den Leckstrom wesentlich zu reduzieren. Weiterhin wird der Leckstrom kaum durch die Temperatureigenschaften und die Drain spannung V_D beeinflußt.

In Fig. 4 ist die erste Ausführungsform des Schottkytunnel transistors gemäß der vorliegenden Erfindung dargestellt.

Ein n⁺-Drainbereich 12 und eine p⁺-Abschirmdiffusions schicht 16 sind in dem Oberflächenbereich eines n-Silizium halbleitersubstrats 11 niedriger Konzentration in einer bestimmten Entfernung voneinander ausgebildet, und ein Schottkymetallbereich 13 wie beispielsweise Wolfram (W), getrennt in zwei Abschnitte, ist auf der oberen Oberfläche des Drainbereichs 12 und der Abschirmdiffusionsschicht 16 ausgebildet. Eine Gateelektrode 15 aus polykristallinem Silizium ist auf der Oberfläche des Substrats 11 über einen Gateisolierfilm 14 ausgebildet, der zwischen dem Drainbereich 12 oder einem Schottkymetallbereich 13 und dem anderen Schottkymetallbereich 13 oder der Ab schirmdiffusionsschicht 16 angeordnet ist. In diesem Fall steht ein Teil des Schottkymetallbereichs 13 in Querrichtung direkt unter dem Gateisolierfilm 14 vor in das Substrat 11 hinein, um mit diesem einen direkten Kontakt in der Nähe der Gateelektrode 15 herzustellen, um auf diese Weise deren elektrisches Feld zu empfangen, und der Hauptteil des Schottkymetallbereichs 13 ist abgeschirmt durch den Drainbereich 12 und die Abschirmdiffusionsschicht 16, die zwischen dem Substrat 11 und dem Schottkymetallbereich 13 angeordnet ist, um den Schottkymetallbereich 13 von dem Substrat 11 zu trennen.

Die Gateelektrode 15 ist durch einen Isolierfilm 17 auf der oberen Wand und den Seitenwänden abgedeckt, und ein Gateseitenwand-Isolierfilm 18 umgibt die Seitenwände des Isolierfilms 17. Eine Sourceelektrode 19 und eine Drainelektrode 20 sind mit dem Schottkymetall 13 und dem Drainbereich 12 direkt beziehungsweise indirekt über den Schottkymetallbereich 13 verbunden, wodurch ein Schottky tunneltransistor erhalten wird. Die gesamte Oberfläche des erhaltenen Schottkytunneltransistors ist durch einen Zwischenschicht-Isolierfilm 21 abgedeckt. In diesem Fall ist die Drainelektrode 20 mit dem Drainbereich 12 über einen Schottkymetallbereich 13 verbunden, welches nur als Kopplungsmetall verwendet wird.

Bei dem voranstehend beschriebenen Schottkytunneltran sistor springt der Schottkymetall-Sourcebereich 13 direkt unter der Gateelektrode 15 über den Gateisolierfilm 14 vor. Da im allgemeinen bei einem Schottkytunneltransistor die Dicke einer Schottkybarriere durch eine Gatespannung moduliert wird, ist es wünschenswert, daß kein Offset zwischen der Gateelektrode 15 und dem Schottkyübergang auftritt. Wie voranstehend beschrieben wurde ist bei dieser Ausführungsform der Offset gleich null, und daher beeinflußt die Gatespannung direkt den Schottkyübergang über den Gateisolierfilm 14, um den Widerstand im ein geschalteten Zustand auf einen sehr kleinen Wert zu ver ringern. Weiterhin ist die p⁺-Abschirmdiffusionsschicht 16 auf selbstausrichtende Weise durch Maskierung des Isolierfilms 18 für die Gateseitenwand ausgebildet, wie nachstehend noch im einzelnen beschrieben wird, um den Schottkymetallbereich 13 an dem Übergang zwischen dem Schottky metallbereich 13 und dem Substrat 11 abzudecken, abgesehen von dem einem Kanal äquivalenten Bereich, und dies führt dazu, daß der Leckstrom an dem Schottkyübergang bis auf einen minimalen Betrag verhindert werden kann.

In den Fig. 5a bis 5e wird nunmehr ein Verfahren zur Herstellung des in Fig. 4 dargestellten Schottkytunnel transistors im einzelnen beschrieben.

In Fig. 5a läßt man einen Siliziumoxidfilm (SiO₂) zur Ausbildung des Gateisolierfilms 14 so auf der Oberfläche des n-Siliziumhalbleitersubstrats 11 durch thermische Oxidation aufwachsen, daß die Dicke des Siliziumoxid groß ist, abgesehen von dem Ausbildungsbereich für die Einrichtung.

In Fig. 5b wird ein polykristalliner Siliziumfilm zur Ausbildung der Gateelektrode 15 auf dem Siliziumoxidfilm abgelagert, und dann läßt man einen weiteren Silizium oxidfilm zur Ausbildung des Isolierfilms 17 in der Ober fläche des polykristallinen Siliziumfilms aufwachsen. Ein Maskierungsfilm 22 aus Si₃N₄, der zur Durchführung der Oxidation und der Ionendotierung verwendet wird, wird auf dem Siliziumoxid 17 abgelagert, das auf dem polykristallinen Siliziumfilm ausgebildet ist. Dann wird der erhaltene Laminatfilm des polykristallinen Silizium films durch Trockenätzung mit einem Muster versehen, und dann wird wiederum eine thermische Oxidation der Seitenwände des mit einem Muster versehenen polykristallinen Siliziumfilms auf dieselbe Weise durchgeführt wie voran stehend beschrieben, um den Siliziumoxidfilm 17 auf den Seitenwänden des polykristallinen Siliziumfilms auszubilden und so die isolierte Gateelektrode 15 zu erhalten.

In Fig. 5c wird ein Photolackfilm 23 auf der rechten halben Oberfläche des Substrats 11 ausgebildet, und der n⁺-Drainbereich 12 wird in dem linken Oberflächenbereich des Substrats 11 ausgebildet durch Dotierung mit einer Verunreinigung des n⁺-Typs.

In Fig. 5d wird der Siliziumoxidfilm auf der gesamten Oberfläche des Substrats 11 mit einem CVD-Verfahren ab gelagert, und wird dann entfernt, abgesehen von dem Iso lierfilm 18 für die Gateseitenwand, mit einem RIE-Verfahren (reaktive Ionenätzung). Dann wird unter Verwendung des die Gateseitenwand isolierenden Films 18 und des Gate elektrodenabschnitts als Maske eine Dotierung mit Borionen B⁺ durchgeführt in der rechten Seitenoberfläche des Sub strats 11, um die p⁺-Abschirmdiffusionsschicht 16 in dem Oberflächenbereich des Substrats 11 auszubilden.

In Fig. 5e werden unter Verwendung des die Gateseiten wand isolierenden Films 18 als Maske Öffnungen in dem dünnen Siliziumoxidfilm 14 oberhalb des Drainbereichs 2 und der Abschirmdiffusionsschicht 16 ausgebildet, und dann läßt man den Schottkymetallbereich 13, beispielsweise Wolfram, selektiv in dessen oberen Abschnitten und oberhalb des dünnen Siliziumoxidfilms 14 aufwachsen auf eine Höhe von annähernd dem oberen Niveau des dicken Siliziumoxid films 14. Bei dieser Ablagerung des Schottkymetalls läßt man durch geeignete Steuerung der Aufwachsbedingungen das Schottkymetall in Querrichtung in das Substrat 11 hinein direkt unter die Gateelektrode 15 über den Gate isolierfilm 14 vorstehen. Da das Wolfram nicht auf dem Siliziumoxid reagieren kann, sondern nur auf dem Silizium, kann in diesem Falle die Form des in Fig. 5e dargestellten Schottkymetallbereich 13 erhalten werden.

Dann wird ein PSG-Film als Zwischenschichtisolierfilm 21 über der gesamten Oberfläche des Substrats abgelagert. In einem nächsten Schritt werden Kontaktlöcher in dem PSG-Film geöffnet, und die Sourceelektrode 19 und die Drainelektrode 20 werden an den Schottkymetall-Source bereich 13 auf der rechten Seite und den Drainbereich 12 über den Schottkymetallbereich 13 auf der linken Seite gebondet, um den in Fig. 4 dargestellten Schottkytunneltransistor zu erhalten.

In den Fig. 6 bis 10 ist eine zweite Ausführungsform des Schottkytunneltransistors gemäß der vorliegenden Erfindung dargestellt. Bei dieser Ausführungsform ist der Schottkytunneltransistor ein vertikaler Typ, der geeignet ist für eine hohe Sperrspannung und eine große Stromkapazität.

Wie in Fig. 6 dargestellt ist, wird ein n⁻-Bereich 11 niedriger Konzentration auf einem n⁺-Siliziumhalbleiter substrat 24 ausgebildet. Bei dieser Ausführungsform werden mehrere isolierte Gates einschließlich Gateisolierfilmen 14, Gateelektroden 15 und Isolierfilmen 17, p⁺-Abschirm diffusionsschicht 16, Gateseitenwand-Isolierfilmen 18, Schottkymetallbereichen 13 und einem Zwischenschichtisolierfilm 21 in dem Oberflächenbereich des niedrig konzentrierten Bereichs 11 auf dieselbe Weise ausgebildet wie bei der ersten Ausführungsform gemäß Fig. 4, und es wird eine Drainelektrode 25 auf der rückseitigen Oberfläche des Substrats 24 gebildet. Ein Feldisolierfilm 26 ist einstückig mit dem Gateisolierfilm 14 an dem rechten Seitenende verbunden, und eine Gateelektrodenanschlußfläche 27 und eine Sourceelektrode 28 sind mit den Gateelektroden 15 beziehungsweise den Schottkymetallbereichen 13 indirekt über den Schottkymetallbereich 13 und direkt auf dieselbe Weise wie bei der ersten, voranstehend beschriebenen Ausführungs form verbunden. Ein Feldring 29 ist unter dem Feldisolier film 26 und dem hiermit einstückig verbundenen Gateisolier film 14 in dem äußersten Abschitt des Oberflächenbereichs des Substrats 11 vorgesehen.

Bei dieser Ausführungsform sind die Abschirmdiffusions schichten 16 weit unterhalb der gesamten Unterseite der Schottkymetallbereiche 13 ausgebreitet, so daß sie sich tief in den niedrig konzentrierten Bereich 11 hineiner strecken. Die isolierten Gates einschließlich der Gate elektroden 15 umgeben die Schottkymetallbereiche 13 in regel mäßiger Anordnung. Ein Einheitstransistor, im folgenden als Zelle 30 bezeichnet, besteht aus einem isolierten Gate einschließlich der Gateelektrode 15 und des Gate isolierfilms 14 und des korrespondierenden Schottkymetallbereichs 13, das zusammen mit der Abschirmdiffusionsschicht 16 den Schottkymetallbereich 13 abdeckt. Mehrere Zellen 30 sind parallel zueinander geschaltet, um einen hohen Strom zu empfangen.

In den Fig. 7a und 7b sind Zellmuster gezeigt, bei spielsweise ein maschenförmiges Zellmuster beziehungs weise ein streifenförmiges Zellmuster. Selbstverständlich sind die Zellmuster nicht auf diese Muster beschränkt, und es läßt sich eine Vielzahl von Zellmustern ausführen, beispielsweise Mehrecke, Kreise und dergleichen. Durch Ausbildung des Zellmusters kann die Breite des Kanal bereichs der Schottkyübergänge erhöht werden, um den Einschaltwiderstand zu verringern und zu ermöglichen, daß ein hoher Strom empfangen wird. Der Umfang der Zellen gruppen ist von dem Feldring 29 umgeben, um eine Konzentra tion des elektrischen Feldes auf die Umfangszellen zu verhindern.

Nachstehend wird der Bertrieb des voranstehend beschriebenen Schottkytunneltransistors im einzelnen in Verbindung mit den Fig. 8 und 9 beschrieben.

Zunächst wird unter Bezugnahme auf die Fig. 8a bis 8c der ausgeschaltete Zustand erläutert. Wenn V_D größer als null ist und V_G kleiner oder gleich null ist, so liegt der ausgeschaltete Zustand vor, und die Verarmungs zone 31 erstreckt sich tief in den niedrig konzentrierten Bereich 11 hinein, wie in Fig. 8a dargestelt ist. Daher werden keine Elektronen von dem Schottkymetallbereich 13 emittiert, wie in der Potentialdarstellung von Fig. 8c gezeigt ist. In einem Fall, in welchem das Intervall L zwischen den benachbarten zwei Schottkymetallbereichen 13 in der Zelle 30 so festgelegt ist, daß es genügend klein ist, beispiels weise so, daß L kleiner ist als X/2 in bezug auf die Breite X der Verarmungsschicht 31, die sich bei der er forderlichen Sperrspannung erstreckt, so wird, wenn eine hohe Spannung an die Drainelektrode 25 angelegt wird, wie in Fig. 8b gezeigt ist, die Oberflächenschicht, die dem Kanalbereich gegenüber liegt, vollständig verarmt, um das elektrische Oberflächenfeld abzuschwächen. Daher kann ein Anstieg des Leckstroms nahe dem Kanalbereich und die Unterdrückung der Sperrspannung wirksam verhindert werden. Je tiefer sich die p⁺-Abschirmdiffusionsschichten 16 erstrecken, desto weiter kann sich die Verarmungszone 31 in den Körper des niedrig konzentrierten Bereichs 11 hineinerstrecken. Dies ist vorteilhaft für die Sperr spannung. Allerdings kann derselbe Effekt erzielt werden, indem die Zellen 30 so verkleinert werden, daß die Länge L zwischen den benachbarten Schottkymetallbereichen 13 reduziert wird. Der den Umfang der Zellengruppen 30 umgebende Feld ring 29 ist dafür vorgesehen, daß die Verarmungsschicht 31 mit mäßiger Krümmung enden kann, und daher können - soweit erforderlich - doppelte oder dreifache Feldringe vorgesehen werden.

Als nächstes wird in Verbindung mit den Fig. 9a bis 9c der eingeschaltete Zustand beschrieben. Wenn V_D größer als null ist und V_G größer als null ist, so liegt der eingeschaltete Zustand vor, und die Gatespannung V_G be einflußt stark den Schottkyübergang in dem Oberflächen abschnitt zur Verringerung der Dicke der Schottkybarriere, also um das dreieckige Potential scharf zu machen. Dies führt dazu - wie in Fig. 9c dargestellt ist - daß der Tunnelstrom von den Schottkymetallbereichen 13 zu dem niedrig konzentrierten Bereich 11 fließt. Da bei dieser Ausführungs form der Drainbereich 25 auf der rückseitigen Oberfläche des n⁺-Halbleitersubstrats 24 angeordnet ist, also die rückseitige Oberfläche des Halbleiterwafers und die der Source äquivalenten Bereiche und die Gateelektroden 15 der Zellen 30 in hoher Dichte auf der vorderseitigen Oberfläche angeordnet sind, werden die Strompfade vergrößert, um zu ermöglichen, daß ein niedriger Widerstand im ein geschalteten Zustand auftritt.

Bei dieser Ausführungsform kann das n⁺-Halbleitersubstrat 24 durch ein p⁺-Halbleitersubstrat ersetzt werden. In einem derartigen Fall wird bei einem Durchgang, etwa bei V_G größer als null, der Minoritätsträger in den niedrig konzentrierten Bereich 11 injiziert, um die Leitfähigkeits modulierung auszuführen, und dies führt dazu, daß sich ein niedrigerer Einschaltwiderstand ergibt. Insbesondere wenn eine Sperrspannung von mehr als 100 Volt erhalten werden soll, so dominiert der Widerstand des niedrig konzentrierten Bereichs 11 den Einschaltwiderstand der Einrichtung. Daher kann, wenn das n⁺-Substrat 24 durch ein p⁺-Substrat ersetzt wird, wirksam ein niedriger Wider stand im eingeschalteten Zustand erhalten werden.

Im Zusammenhang mit den Fig. 10a bis 10g wird ein Verfahren zur Herstellung des in Fig. 6 gezeigten Schottky tunneltransistors beschrieben. In diesem Fall können Eigenschaften wie eine Drain-Source-Sperrspannung von größer oder gleich 100 Volt und eine Gate-Belastungs spannung von größer oder gleich 20 Volt erhalten werden.

In Fig. 10a wird ein n⁻/n⁺-Wafer mit einem niedrig konzen trierten n⁻ Siliziumbereich von 1,5 Ωcm, 15 µm und ein n⁺-Siliziumsubstrat 24 von 0,01 Ωcm, 600 µm vorbereitet, und seine Oberfläche wird thermisch oxidiert, um einen Siliziumoxidfilm (SiO₂) mit einer Dicke von 6000 Å auszu bilden. Dann wird ein p⁺-Feldring 29 in dem Oberflächen bereich des niedrig konzentrierten Bereichs 11 durch selektive Diffusion ausgebildet, so daß die p⁺-Oberflächen konzentration etwa 10¹⁹/cm³ beträgt, xj = 5 µm.

In Fig. 10b wird eine Photoätzung des Siliziumoxidfilms in dem aktiven Bereich durchgeführt, und man läßt einen neuen Siliziumoxidfilm zur Ausbildung von Gateisolier filmen 14 mit etwa 1000 Å auf dem photogeätzten Abschnitt durch die Oxidation aufwachsen.

In Fig. 10c wird ein polykristalliner Siliziumfilm mit einer Dicke von 6000 Å zur Ausbildung von Gateelektroden 15 auf dem Siliziumoxidfilm abgelagert, und dann läßt man einen weiteren Siliziumoxidfilm mit 1000 Å zur Aus bildung von Isolierfilmen 17 auf dem polykristallinem Siliziumfilm aufwachsen. Dann wird ein Maskierungsfilm 32 aus Si₃N₄ mit einer Dicke von 500 Å auf dem Silizium oxidfilm ausgebildet, der auf dem polykristallinen Silizium film hergestellt wurde. Dann wird der erhaltene Laminat film des polykristallinen Siliziumfilms durch Trockenätzung mit einem Muster versehen, und dann wird wiederum eine thermische Oxidation der Seitenwände des mit einem Muster versehenen polykristallinen Siliziumfilms ausgeführt auf dieselbe Weise wie voranstehend beschrieben, um die Siliziumoxidfilme 17 mit einer Dicke von 1000 Å auf den Seitenwänden des polykristallinen Siliziumfilms auszu bilden, um die isolierten Gates einschließlich der darin enthaltenen Gateelektrode 15 zu erhalten.

In Fig. 10d wird ein Siliziumoxidfilm mit einer Dicke von etwa 5000 Å auf der gesamten Oberfläche des Substrats 11 durch ein CVD-Verfahren abgelagert, und dann wird der durch das CVD-Verfahren ausgebildete Siliziumoxidfilm entfernt, abgesehen von den Isolierfilmen 18 für die Gateseitenwände, mittels eines RIE-Verfahrens (reaktives Ionenätzen).

In Fig. 10e wird, unter Verwendung der die Gateseitenwände isolierenden Filme 18 und der isolierten Gates einschließ lich der Gateelektroden 15 als Maske, eine Dotierung mit Borionen B⁺ in der Oberfläche des Substrats 11 durch geführt, um eine p⁺-Abschirmdiffusionsschicht 16 auszu bilden, die eine Oberflächenkonzentration von etwa 10¹⁹/cm³ aufweist, mit xj = 3 µm, in dem Oberflächenbereich des Substrats 11.

In Fig. 10f wird unter Verwendung der Gateseitenwand-Isolier filme 18 als Maske eine Öffnung in dem dünnen Silizium oxidfilm 14 oberhalb der Abschirmdiffusionsschicht 16 ausgebildet, und von der Öffnung wird eine Vertiefung in dem Oberflächenbereich des Substrats 11 ausgebildet durch Einsatz einer isotropen Ätzung, um in Querrichtung direkt unter den Gateelektroden 15 in Kontakt mit den Gateisolierfilmen 14 eine Aushöhlung zu erreichen.

In Fig. 10g läßt man ein Schottkymetall 13, beispielsweise Wolfram, selektiv in den ausgeätzten Hohlraum hinein wachsen, um diesen auszufüllen. Alternativ kann bei diesem Schritt der Schottkymetallablagerung durch geeignete Einstellung der Wachstumsbedingungen der Schottkymetallbereich 13 so abgelagert werden, daß es in Querrichtung in das Substrat 11 hinein vorsteht, direkt unter die Gateelek trode 15 und den Gateisolierfilm 14. In diesem Falle ist der Hohlraumätzschritt in dem Substrat 11 in Fig. 10f nicht erforderlich.

Dann wird ein PSG-Film als Zwischenschicht-Isolierfilm 21 über der gesamten Oberfläche der Einrichtung abgelagert, und es werden Kontaktlöcher in dem PSG-Film geöffnet. Ein Verdrahtungsmetall wie beispielsweise Aluminium wird auf dem PSG-Film durch Dampfablagerung abgelagert, und es wird eine Musterbildung des Verdrahtungsmetalls aus geführt, um ein Sourceelektroden- und ein Gateelektroden anschlußstück auszubilden. Weiterhin wird ein Metall auch auf der rückseitigen Oberfläche des n⁺-Halbleiter substrats 24 durch Dampfablagerung zur Herstellung der Drainelektrode abgelagert, wodurch ein in Fig. 6 darge stellter Schottkytunneltransistor erhalten wird.

In Fig. 11 ist eine dritte Ausführungsform eines Schottky tunneltransistors gemäß der vorliegenden Erfindung dar gestellt, der einen ähnlichen Aufbau aufweist wie der bei der in Fig. 6 dargestellten zweiten Ausführungsform. Bei der vorliegenden Ausführungsform werden mehrere Gate elektroden 15 mit rechteckigem vertikalen Querschnitt parallel nutenförmig in bestimmten Intervallen ausgebildet, und die unteren Abschnitte der Gateelektroden 15 sind in einem niedrig konzentrierten n-Bereich 11 vergraben. Die Gateelektroden 15 sind von Gateisolierfilmen 14 und Isolierfilmen 17 auf dieselbe Weise umgeben wie bei der zweiten Ausführungsform. Schottkymetallbereiche 13 mit einem rechteckigen vertikalen Querschnitt sind zwischen den benachbarten zwei Gateelektroden 15 durch die Gateisolier filme 14, die darauf ausgebildet sind, in mittlerer Höhe der Gateelektroden 15 angeordnet, so daß die Unterseiten der Schottkymetallbereiche 13 die Oberfläche des niedrig konzentrierten Bereichs 11 berühren. Die Unterseiten der Schottkymetallbereiche 13 sind abgeschirmt durch p⁺-Abschirmdiffusionsschichten 16, die zwischen den Schottkymetallbereichen 13 und dem niedrig konzentrierten Bereich 11 angeordnet sind, abgesehen von den Kanalbereichen nahe bei den Gateelektroden 15.

Bei der ersten und zweiten Ausführungsform sind, wie voranstehend beschrieben wurde, die Schottkymetallbereiche 13 so ausgebildet, daß sie in Querrichtung in das Substrat oder den Bereich 11 niedriger Konzentration vorstehen, direkt unter den Gateelektroden 15 und den darauf ausge bildeten Gateisolierfilmen 14, und daher können Spannungen auf die Gateelektroden 15 und die Schottkymetallbereiche 13 ausgeübt werden. Andererseits läßt sich bei der dritten Ausführungsform die mechanische Spannung in vertikaler Richtung lösen, um den Einfluß dieser Spannung zu ver ringern.

Die Fig. 12a und 12b erläutern den wesentlichen Teil der vierten Ausführungsform des Schottkytunneltransistors gemäß der vorliegenden Erfindung, welcher einen ähnlichen Aufbau aufweist wie der in Fig. 4 dargestellte Transistor. Wie in Fig. 12a dargestellt ist, ist bei dieser Aus führungsform der Schottkymetallbereich 13 so ausgebildet, daß es in Querrichtung in das Halbleitersubstrat 11 direkt unter der Gateelektrode 15 und dem Gateisolierfilm 14 vorspringt, und die Abschirmdiffusionsschicht 16 steht mit der gesamten Unterseite des Schottkymetallbereichs 13 in Berührung, um nur einen vertikalen Kanalbereich des Schottkyübergangs zwischen dem Schottkymetallbereich 13 und dem Substrat 11 auszubilden. In diesem Fall tritt kein Offset auf zwischen der Gateelektrode 15 und dem Schottkyübergang. Daher kann die Dicke der Schottkybarriere wirksam durch die Gatespannung moduliert werden, und der Leckpfad kann exakt durch die Abschirmdiffusionsschicht 16 abgeschnitten werden, um den Leckstrom weiter zu re duzieren.

In Fig. 12b bedeckt die Abschirmdiffusionsschicht 16 weiterhin die untere Ecke des Schottkymetallbereichs 13 in dem Substrat 11. Das elektrische Feld neigt zur Konzentration in dem Eckabschnitt des Schottkymetallbereichs 13. Da der Eck abschnitt des Schottkymetallbereichs 13 durch die Abschirmdif fusionsschicht 16 abgedeckt ist, wird in diesem Fall der Leckpfad des Eckabschnitts des Schottkymetallbereichs 13 durch die Abschirmdiffusionsschicht 16 abgeschnitten, wodurch der Wirkungsgrad bezüglich der Verringerung des Leckstroms wesentlich verbessert wird.

Claims

1. Halbleitereinrichtung mit einem Halbleitersubstrat (11, 24) eines ersten Leitfähigkeitstyps, welches eine erste Oberfläche aufweist; einem im Substrat gebildeten Drainbereich (12, 25); einer auf der ersten Oberfläche des Substrats auf einer hierauf ausgebildeten Isolierschicht (14) ausgebildeten Gateelektrode (15, 27), wobei die Isolierschicht zwischen der Gateelektrode und der ersten Oberfläche angeordnet ist; einem Schottkymetallbereich (13), welcher als ein Sourcebereich in der ersten Oberfläche des Substrats entfernt von dem Drainbereich ausgebildet ist, wobei das Schottkymetall und das Substrat einen Schottkyübergang an einer dazwischen gelegenen Grenzfläche nahe der Gateelektrode bilden, und einen Teil (13a) des Schottkyübergangs einen Kanal äquivalenten Bereich zur Steuerung eines Tunnelstroms durch die Gateelektrode bildet, dadurch gekennzeichnet, daß eine Abschirmschicht (16) eines zweiten Leitfähhigkeitstyps zwischen dem Schottkymetallbereich (13) und dem Substrat (11, 24) abgesehen von dem Kanal äquivalenten Bereich angeordnet ist.

2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Drainbereich (12) in der ersten Oberfläche des Substrats (11, 24) ausgebildet ist, und daß die Gateelektrode (15) zwischen dem Drainbereich (12) und dem Schottkymetallbereich (13) ausgebildet ist.

3. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (11, 24) eine zweite Oberfläche aufweist, und daß der Drainbereich (25) auf der zweiten Oberfläche des Substrats ausgebildet ist.

4. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schottkymetallbereich (13) in das Substrat (11, 24) hinein bis unter die Gateelektrode (15) vorspringt.

5. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schottkymetallbereich (13) eine Unterseite (13b) und wenigstens eine Seitenfläche (13c) aufweist, und daß die Unterseite (13b) des Schottkymetallbereichs vollständig durch die Abschirmschicht (16) bedeckt ist.

6. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schottkymetallbereich (13) mit einer dazwischenliegenden Isolierschicht (14) auf einem Zwischenabschnitt einer Seitenwand der Gateelektrode (15) angeordnet ist und daß der Schottkyübergang zwischen der Unterseite des Schottkymetallbereichs und dem Substrat benachbart zur Gateelektrode ausgebildet ist, und daß die Unterseite des Schottkymetallbereichs abgesehen vom Kanal äquivalenten Bereich vollständig durch die Abschirmschicht (16) bedeckt ist.

7. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schottkymetallbereich (13) eine Unterseite und wenigstens eine Seitenfläche aufweist, wobei Unterseite und Seitenfläche eine untere Ecke bilden und die Abschirmschicht (16) die Unterseite und den Abschnitt der unteren Ecke des Schottkymetallbereichs im Substrat bedecken.

8. Halbleitereinrichtung nach wenigstens einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß eine Gruppe von Zellen (30) mit mehreren Transistoren auf der ersten Oberfläche des Substrats (11, 24) angeordnet ist und eine gemeinsame Sourceelektrode (28) und eine gemeinsame Gateelektrode (27) auf der ersten Oberfläche und eine gemeinsame Drainelektrode (25) auf der zweiten Oberfläche des Substrats gebildet sind.

9. Halbleitereinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß jede Gruppe von Transistorzellen (30) von zumindest einem Feldring (29) des zweiten Leitfähigkeitstyps umgeben ist.