CN115336006A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115336006A
CN115336006A CN202180024306.9A CN202180024306A CN115336006A CN 115336006 A CN115336006 A CN 115336006A CN 202180024306 A CN202180024306 A CN 202180024306A CN 115336006 A CN115336006 A CN 115336006A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
semiconductor
semiconductor device
source portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180024306.9A
Other languages
English (en)
Inventor
加藤宙光
小仓政彦
牧野俊晴
山崎聡
松本翼
德田规夫
猪熊孝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanazawa University NUC
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Kanazawa University NUC
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanazawa University NUC, National Institute of Advanced Industrial Science and Technology AIST filed Critical Kanazawa University NUC
Publication of CN115336006A publication Critical patent/CN115336006A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的课题在于提供一种不具有漂移层的适于高耐压的新的半导体装置。本发明的半导体装置的特征在于具有：第1导电型的第1半导体层，形成为p型及n型中的任一导电型；源极部，以与所述第1半导体层相接的方式配置，且形成为所述导电型与所述第1导电型不同的第2导电型的半导体部；源极电极，与所述源极部欧姆接触而配置；栅极电极，介隔栅极绝缘膜而配置在所述第1半导体层的任一个面上，且利用施加电场能够在所述第1半导体层中与所述栅极绝缘膜的接触面附近的区域形成反转层；所述第1导电型的第2半导体层，以与所述反转层相接的方式配置；以及漏极电极，与所述反转层分开并且与所述第2半导体层肖特基接触而配置。

Description

半导体装置
技术领域
本发明涉及一种不具有漂移层的适于高耐压的半导体装置。
背景技术
目前，利用低接通电阻且高耐压的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)作为适于大电力的开关元件。
然而，所述IGBT由于为少数载流子参与传导的双极性动作的元件，因此存在开关速度比单极性动作的元件差的问题。
另一方面，关于以MOSFET(Metal-Oxide-Semiconductor Field EffectTransistor，金属氧化物半导体场效晶体管)为代表的单极性动作的元件，存在如下问题，即，接通电阻与耐压的关系为取舍关系，当寻求低接通电阻时耐压会降低，当寻求高耐压时接通电阻会升高(参照非专利文献1～3)。以下，对该问题具体地进行说明。
图1中示出现有的用于功率器件的MOSFET元件的元件构造的代表性示例。
如该图1所示，在MOSFET元件100中，在第1导电型(n型)的半导体层101内形成第2导电型(p+型)的源极区域102及漏极区域103。此外，在漏极区域103的周围，形成杂质浓度比漏极区域103低的第2导电型(p-型)的漂移层104。
另外，在源极区域102及漏极区域103上，分别形成与这些区域欧姆接触的源极电极105及漏极电极106。
另外，在半导体层101上，在源极区域102及漏极区域103之间的位置介隔栅极绝缘膜107而配置栅极电极108，在MOSFET元件100中，随着对栅极电极108施加电压，能够在栅极电极108正下方的半导体层101中以架设在源极区域102-漂移层104间的方式形成极性反转的反转层(通道区域)109。
在该MOSFET元件100中，虽能够利用漂移层104提升耐压，但由于漂移层104的杂质浓度较低，因此接通电阻会变高。此外，有时会将漂移层104形成得较大以提升耐压，但这种情况也成为使载流子的移动路径变长导致接通电阻变高的因素。这些接通电阻变高的因素来自漂移层104的漂移电阻。另一方面，如果使漂移层104中的杂质浓度变高，降低漂移电阻，那么所作用的电场强度会增强，从而耐压也会降低。
因此，在具有漂移层的现有的MOSFET元件中，始终伴随着如下问题，即，来自漂移电阻的接通电阻与耐压的关系始终为取舍关系，当寻求低接通电阻时耐压会降低，当寻求高耐压时接通电阻会升高。
因此，为了打破现状，要求开发一种不具有所述漂移层的适于高耐压的新的半导体装置。
此外，此处所谓的耐压是指不会引起元件误动作或破坏的极限的电压。
现有技术文献
非专利文献
非专利文献1：S.M.Sze,"Physics of Semiconductor Devices",Wiley,3rdEdition(2007).
非专利文献2：“面向下一代功率半导体-节能社会的器件开发的最前线”，NTS，ISBN-10:4860432622,(2009).
非专利文献3：荒井和雄，吉田贞史，“SiC元件的基础与应用”，(2003)，ohmsha,Ltd.
发明内容
[发明要解决的问题]
本发明的课题在于解决现有技术中的所述诸多问题，提供一种不具有漂移层的适于高耐压的新的半导体装置。
[解决问题的技术手段]
作为用来解决所述问题的手段，如下所述。即，
＜1＞一种半导体装置，其特征在于具有：第1导电型的第1半导体层，形成为p型及n型中的任一导电型；源极部，以与所述第1半导体层相接的方式配置，且形成为所述导电型与所述第1导电型不同的第2导电型的半导体部；源极电极，与所述源极部欧姆接触而配置；栅极电极，介隔栅极绝缘膜而配置在所述第1半导体层的任一个面上，且利用施加电场能够在所述第1半导体层中与所述栅极绝缘膜的接触面附近的区域形成反转层；所述第1导电型的第2半导体层，以与所述反转层相接的方式配置；以及漏极电极，与所述反转层分开并且与所述第2半导体层肖特基接触而配置。
＜2＞根据所述＜1＞所记载的半导体装置，其中作为反转层-漏极电极间的最短距离的距离Ldg满足下述式(1)的条件。
[数1]
Figure BDA0003860926800000031
其中，在所述式(1)中，ε表示第2半导体层的介电常数，φbi表示在所述第2半导体层与肖特基接触性的所述漏极电极之间产生的内建电势，q表示电子电荷，Nd表示所述第2半导体层中的杂质浓度。
＜3＞根据所述＜1＞至＜2＞中任一项所记载的半导体装置，其中源极部中的杂质浓度比第1半导体层中的杂质浓度高1位数以上。
＜4＞根据所述＜1＞至＜3＞中任一项所记载的半导体装置，其中源极部形成为从第1半导体层的一个面朝向与所述一个面为相反侧的面侧埋设的层及积层在所述一个面上的层中的任一个层，栅极电极介隔栅极绝缘膜而配置在所述第1半导体层的所述一个面上，第2半导体层在隔着所述栅极电极及反转层而与所述源极部对向的位置形成为从所述第1半导体层的所述一个面朝向与所述一个面为相反侧的面侧埋设的层及积层在所述一个面上的层中的任一个层，且漏极电极配置在所述第2半导体层上。
＜5＞根据所述＜1＞至＜3＞中任一项所记载的半导体装置，其中源极部形成为在一个面上配置源极电极的层，第1半导体层积层在所述层的与所述一个面为相反侧的面上并且以具有贯通孔的方式形成，所述贯通孔从该第1半导体层与所述层的积层面通到与所述积层面为相反侧的面，在所述第1半导体层的所述相反侧的面上依次配置第2半导体层及漏极电极，且栅极电极以与所述第1半导体层及所述层的接触面由栅极绝缘膜被覆的状态配置在所述贯通孔内。
＜6＞根据所述＜1＞至＜5＞中任一项所记载的半导体装置，其中第1半导体层与第2半导体层以相同的半导体材料及杂质浓度形成为一个层。
＜7＞根据所述＜1＞至＜6＞中任一项所记载的半导体装置，其中第1半导体层、第2半导体层及源极部中的至少任一个由具有比硅大的带隙的宽能隙半导体形成材料形成。
＜8＞根据所述＜7＞所记载的半导体装置，其中宽能隙半导体形成材料为金刚石。
＜9＞根据所述＜8＞所记载的半导体装置，其中源极部由金刚石形成，且具有跳跃传导性。
[发明的效果]
根据本发明，能够解决现有技术中的所述诸多问题，能够提供一种不具有所述漂移层的适于高耐压的新的半导体装置。
附图说明
图1是表示现有的用于功率器件的MOSFET元件的元件构造的代表性示例的剖视图。
图2(a)是表示平面型的MOSFET元件断开时的状态的剖视图。
图2(b)是表示平面型的MOSFET元件接通时的状态的剖视图。
图3(a)是表示处于热平衡状态的MOSFET元件中漏极电极-源极电极间断开时的能带图的图。
图3(b)是表示处于热平衡状态的MOSFET元件中漏极电极-源极电极间接通时的能带图的图。
图4是用来将现有的MOSFET的接通电阻与本发明的MOSFET的接通电阻进行比较说明的说明图。
图5是用来将具有漂移层的现状的MOSFET的接通电阻与耐压之间的双对数曲线图上直线状地表示的特性的斜率与本发明的MOSFET的所述特性的斜率进行比较说明的说明图。
图6是表示纵型的MOSFET元件的元件构造的剖视图。
图7是表示使用金刚石半导体形成的平面型的MOSFET元件的元件构造的剖视图。
图8是将从上表面拍摄实施例1的半导体装置所得的光学显微镜图像及所述光学显微镜图像的一部分放大表示的图。
图9是表示测定实施例1的半导体装置的器件特性所得的结果的图。
图10是表示与式(1)相关的距离Ldg与第2半导体层中的杂质浓度的关系性的图。
图11是表示实施例2的半导体装置的漏极电流-漏极电压特性的图。
图12(a)是表示实施例3的半导体装置的漏极电流-漏极电压特性的图。
图12(b)是表示实施例4的半导体装置的漏极电流-漏极电压特性的图。
具体实施方式
(半导体装置)
本发明的半导体装置具有第1半导体层、源极部、源极电极、第2半导体层、漏极电极及栅极电极而构成。
在所述半导体装置中，不存在现有MOSFET元件100中的漏极区域103(参照图1)，而以不同的原理动作。另外，在所述半导体装置中，不具有现有MOSFET元件100中的漂移层104(参照图1)，因此，接通电阻不受漂移电阻的影响。
以下，首先对所述半导体装置的各部进行说明，接下来使用附图，对所述半导体装置的动作原理及实施方式的具体例示详细地进行说明。
＜第1半导体层＞
所述第1半导体层形成为作为p型及n型中的任一导电型的第1导电型的半导体层。作为所述第1半导体层，通过导入p型杂质物质及n型杂质物质中的任一种杂质物质，而形成为所述导电型。
作为所述p型杂质物质，并无特别限制，可以适用公知的杂质物质，代表性地例举硼。另外，作为所述n型杂质物质，也并无特别限制，可以适用公知的杂质物质，代表性地例举磷或氮。
作为所述第1半导体层中的杂质浓度，并无特别限制，但优选1×1011cm-3～1×1018cm-3左右。
作为所述第1半导体层的形成材料，并无特别限制，可以例举包含硅、锗的公知的半导体材料，但从对功率器件的应用的观点来看，优选具有比所述硅大的带隙的宽能隙的半导体形成材料。即，在所述半导体装置中，接通电阻不受漂移电阻的影响，可以专门考虑耐压来选择所述半导体材料，因此适宜应用于利用所述宽能隙半导体的功率器件。
作为所述宽带隙半导体形成材料，并无特别限制，可以根据目的来适当选择，可以例举碳化硅(SiC)、氮化镓(GaN)、金刚石等，其中，优选除宽能隙特性优异以外熔点、导热率、耐绝缘破坏性、载流子速度极限、硬度、弹性常数、化学稳定性及耐放射线性也优异的金刚石。
作为所述第1半导体层，并无特别限制，可以由公知的半导体衬底等所构成。
另外，作为所述第1半导体层的形成方法，并无特别限制，可以根据形成材料从公知的形成方法中适当选择。此外，在所述第1半导体层为所述金刚石的情况下，优选日本专利特开2018-006572号公报中所记载的利用等离子体气相沉积法形成在金刚石衬底上的方法。
此外，在所述第1半导体层形成下述贯通孔的情况下，作为所述贯通孔的形成方法，并无特别限制，可以例举公知的光刻加工法。
＜源极部＞
所述源极部形成为以与所述第1半导体层相接的方式配置且所述导电型与所述第1导电型不同的第2导电型的半导体部。
作为所述源极部的形成材料，可以例举与所述第1半导体层的形成材料相同的形成材料。另外，作为所述源极部中的所述杂质物质，可以使用极性与所述第1半导体层相反的杂质物质。
作为所述源极部中的杂质浓度，并无特别限制，但优选比所述第1半导体层中的杂质浓度高1位数以上，具体来说，优选1×1019cm-3～1×1022cm-3左右。如果使所述源极部中的杂质浓度比所述第1半导体层高，就能够实现所述源极部的低电阻化。
作为所述源极部的形成方法，并无特别限制，可以根据形成材料从公知的形成方法中适当选择。
作为代表性的形成方法，可以例举公知的离子注入法。即，作为所述源极部，可以与公知的源极区域同样地，形成为从所述第1半导体层的一个面朝向与所述一个面为相反侧的面侧埋设的层。
另外，在由难以适用离子注入法的形成材料(所述金刚石等)形成的情况下，也可以形成为积层在所述第1半导体层的所述一个面上的层，在该情况下，可以利用日本专利特开2018-006572号公报中所记载的等离子体气相沉积法、光刻加工法来形成。
另外，作为所述源极部，无论形成材料如何，均可以根据所述半导体装置的元件构造来采取层状的形状。
另外，作为所述源极部，在由所述金刚石形成的情况下，从使所述源极部低电阻化的观点来看，优选具有跳跃传导性。该所述跳跃传导性通过使由所述金刚石形成的所述源极部中的杂质浓度为1×1019cm-3以上来体现。
＜源极电极＞
所述源极电极与所述源极部欧姆接触而配置。
作为所述源极电极的形成材料，并无特别限制，可以例举钛、铝、镍、钼、钨、钽、铂、金、包含这些元素的合金、这些元素的碳化物、氮化物及硅化物等公知的电极材料。在所述源极部由所述金刚石形成的情况下，优选钛、铂、金及这些金属的积层体。
作为所述源极电极的形成方法，并无特别限制，可以例举公知的真空蒸镀法、CVD(Chemical Vapor Deposition，化学气相沉积)法、ALD(Atomic Layer Deposition，原子层沉积)法等。
此外，作为由所述金刚石形成所述源极部的情况下的所述源极部及所述源极电极的形成方法，可以从公知的形成方法中适当选择，例如，可以例举日本专利第6341477号公报中所记载的方法等。
＜栅极电极＞
所述栅极电极介隔栅极绝缘膜而配置在所述第1半导体层的任一个面上，且利用施加电场能够在所述第1半导体层中与所述栅极绝缘膜的接触面附近的区域形成反转层。
作为所述栅极绝缘膜的形成材料，并无特别限制，可以根据目的适当选择，例如，可以例举SiO2、HfO2、Al2O3、ZrO2等公知的形成材料。尤其，在所述第1半导体层由所述金刚石形成的情况下，优选Al2O3。如果使用Al2O3，那么能够在与所述金刚石之间降低作为缺陷能级的界面能级密度，对于所述第1半导体层适当地激发所述反转层(例如，参照日本专利特开2018-006572号公报，下述参考文献1)。
另外，作为所述栅极绝缘膜的形成方法，并无特别限制，可以根据目的适当选择，例如，可以例举使用所述形成材料的ALD法、溅镀法、CVD法等。
参考文献1：T.Matsumoto et.al.,"Inversion channel diamond metal oxide-semiconductor field-effect transistor with normally off characteristics",Scientific Reports,6,31585(2016).
作为所述栅极电极的形成材料，并无特别限制，可以例举钛、铝、镍、钼、钨、钽、铂、金、包含这些元素的合金、这些元素的碳化物、氮化物及硅化物等公知的电极材料。
另外，作为所述栅极电极的形成方法，并无特别限制，可以根据目的适当选择，例如，可以例举溅镀法、CVD法。
＜第2半导体层＞
所述第2半导体层形成为以与所述反转层相接的方式配置的所述第1导电型的半导体层。
作为所述第2半导体层中的杂质浓度，并无特别限制，但与所述第1半导体层同样地，优选从1×1011cm-3～1×1018cm-3左右的范围中选择的杂质浓度。在所述第2半导体层中，如果杂质浓度过低，那么有可能从肖特基接触的所述漏极电极到所述第2半导体层所产生的耗尽层的宽度变宽而使装置大型化，如果杂质浓度过高，那么有可能所述耗尽层的宽度变窄而难以进行加工。此外，关于所述耗尽层，将与参照附图进行的关于第1实施方式的说明一起在下文叙述。
作为所述第2半导体层的形成材料，可以例举与所述第1半导体层的形成材料相同的形成材料。
所述第2半导体层为可以与同一导电型的所述第1半导体层独立地设定杂质浓度的层，但在制造工序上，优选杂质浓度与所述第1半导体层共通的所述第1半导体层内的一个区域。即，优选所述第1半导体层与所述第2半导体层以相同的半导体材料及杂质浓度形成为一个层。在以此方式形成的情况下，可以使所述第1半导体层本身兼作所述第2半导体层，而省略使所述第2半导体层形成为与所述第1半导体层不同的半导体层的制造工序。
作为使所述第2半导体层形成为与所述第1半导体层不同的半导体层的情况下的形成方法，并无特别限制，可以适用公知的半导体层的形成方法、公知的光刻加工法。
＜漏极电极＞
所述漏极电极与所述反转层分开并且与所述第2半导体层肖特基接触而配置。
在所述半导体装置中，通过使所述源极部与所述源极电极之间的接触为欧姆接触，使所述第2半导体层(在所述第2半导体层由所述第1半导体层本身形成的情况下为所述第1半导体层)与所述漏极电极之间的接触为肖特基接触，而以与现有的MOSFET元件(例如参照图1)不同的原理进行动作。
作为所述漏极电极的形成材料，并无特别限制，可以例举钛、铝、镍、钼、钨、钽、铂、金、包含这些元素的合金、这些元素的碳化物、氮化物及硅化物等公知的电极材料。在所述源极部由所述金刚石形成的情况下，优选钛、铂、金及这些金属的积层体。
另外，作为所述漏极电极的形成方法，并无特别限制，可以例举公知的真空蒸镀法、CVD法、ALD法等。
以下，参照附图对本发明的实施方式进行说明。此外，本发明的技术性思想并不限定于这些实施方式，能够广泛地适用于由宽带隙半导体等形成的单极性动作的晶体管等。
[第1实施方式]
图2(a)、(b)中示出第1实施方式的半导体装置。该第1实施方式的半导体装置表示作为平面型的MOSFET元件的构成例。此外，图2(a)是表示平面型的MOSFET元件断开时的状态的剖视图，图2(b)是表示平面型的MOSFET元件接通时的状态的剖视图。
如图2(a)、(b)所示，MOSFET元件10具有导电型为n型的第1半导体层11、以与第1半导体层11相接的方式配置且导电型为p+型的源极部12、与源极部12欧姆接触而配置的源极电极15、介隔栅极绝缘膜17而配置在第1半导体层11的一个面上的栅极电极18、及与第2半导体层13肖特基接触而配置的漏极电极16。
源极部12形成为从第1半导体层11的所述一个面朝向与所述一个面为相反侧的面侧埋设的层，且以杂质浓度设定得比第1半导体层11高(p+层)，而获得与源极电极15的欧姆接触的方式形成。另外，源极部12形成在能够与反转层19接触的位置。
另一方面，肖特基接触的漏极电极16与栅极电极18正下方的第1半导体层11中所形成的反转层19(参照图2(b))分开配置。此外，图中的“Ldg”表示反转层19-漏极电极16间的最短距离，漏极电极16与反转层19相隔距离Ldg。
该距离Ldg实质上可以视为第1接触位置与以最短距离与第2接触位置对向的反转层19的对向位置之间的距离，所述第1接触位置是与栅极电极18对向一侧的漏极电极16侧面中与第2半导体层13(第1半导体层11)的接触位置，且此时第2接触位置是与漏极电极16对向一侧的栅极电极18侧面中与栅极绝缘膜17的接触位置，即，可以视为漏极电极16-栅极电极18间的距离，设计上，也可以将距离Ldg作为漏极电极16-栅极电极18间的距离处理。
第2半导体层13形成为第1半导体层11本身的一个区域，以与第1半导体层11相同的半导体材料及杂质浓度形成为一个层。作为该第2半导体层13，相当于以从栅极电极18正下方的第1半导体层11中所形成的反转层19到漏极电极16的最短路径上的区域为主区域的第1半导体层11的一个区域，在该区域上配置漏极电极16(参照图2(b))。
根据图1与图2(a)、(b)的比较，可以理解到，MOSFET元件10与现有的MOSFET元件100的不同点在于：未形成相当于漏极区域103及漂移层104的部分，另外，在欧姆接触的源极电极15及肖特基接触的漏极电极16具有接触特性不同的电极。
该不同是基于MOSFET元件10以与现有的MOSFET元件100不同的动作原理动作。以下，参照图3(a)、(b)对MOSFET元件10的动作原理进行说明。
图3(a)是表示处于热平衡状态的MOSFET元件10中漏极电极16-源极电极15间断开时的能带图的图。
如该图所示，在断开时，因漏极电极16与第2半导体层13(第1半导体层11)的肖特基结而形成第1耗尽层，另外，因源极部12与第1半导体层11的pn结而在第1半导体层11形成第2耗尽层。这些第1、2耗尽层彼此不相接，由第1半导体层11的中性区域隔开而存在。
在未对栅极电极18施加电压的状态的情况下，利用由所述中性区域形成的向下的频带弯曲，阻挡源极部12的空穴(在图中，以“+”表示)的移动，成为不流通电流的断开状态。即使假设对漏极电极16施加顺向电压，源极部12的p+层的价带中所存在的空穴会流入到第1半导体层11的n层，与电子(在图中，以“-”表示)再结合后也会消失。
因此，源极部12中的空穴无法到达漏极电极16，结果，第1半导体层11相对于作为多数载流子的空穴作为绝缘体发挥作用。
图3(b)是表示处于热平衡状态的MOSFET元件10中漏极电极16-源极电极15间接通时的能带图的图。
如该图所示，如果对栅极电极18施加电压而成为接通状态，那么在第1半导体层11层中的栅极绝缘层17的正下方位置形成反转层19，所述中性区域消失。
此时，如果对漏极电极16施加顺向电压，那么源极部12的价带中所存在的空穴会经由反转层19流入到第2半导体层13，并利用第2半导体层13的内部电场，到达漏极电极16。即，流通漏极电流。
另外，此时，通过漏极电极16的肖特基接触，形成在第2半导体层13的所述第1耗尽层会与反转层19相接，作为漏极电极16-栅极电极18间的距离Ldg，从使漏极电流经由第2半导体层13(所述第1耗尽层的形成区域)流过反转层19-漏极电极16间的观点来看，优选满足下述式(1)的条件。
另外，在满足该下述式(1)的条件时，所述第1耗尽层完全被耗尽化，作为所述第1耗尽层的形成区域的第2半导体层13相对于空穴成为良导体，接通电阻明显降低。
[数2]
Figure BDA0003860926800000101
其中，在所述式(1)中，ε表示第2半导体层13(第1半导体层11)的介电常数，φbi表示第2半导体层13(第1半导体层11)与肖特基接触性的漏极电极16之间所产生的内建电势，q表示电子电荷，Nd表示第2半导体层13(第1半导体层11)中的杂质浓度。
如上所述，在本发明的第1实施方式的半导体装置MOSFET元件10中，不具有现有的MOSFET元件100中的漂移层104(参照图1)，接通电阻形成为无漂移电阻。
因此，如图4所示，根据作为本发明的第1实施方式的半导体装置的MOSFET元件10，能够明显降低接通电阻。此外，图4是用来将现有的MOSFET的接通电阻与本发明的MOSFET的接通电阻进行比较说明的说明图。
另外，在本发明的第1实施方式的半导体装置MOSFET元件10中，由于接通电阻依赖于通道电阻(反转层19的电阻)，因此接通电阻与耐压之间的双对数曲线图上直线状地表示的特性的斜率比接通电阻依赖于漂移电阻的现状的MOSFET元件的所述特性的斜率平缓。
因此，如图5所示，根据作为本发明的第1实施方式的半导体装置的MOSFET元件10的元件构造，无论半导体材料为Si、4H-SiC、GaN、Ga2O3、金刚石的中哪一种，均能够实现由相同的半导体材料形成的半导体装置的低接通电阻化及高耐压化。此外，图5是用来将具有漂移层的现状的MOSFET的接通电阻与耐压之间的双对数曲线图上直线状地表示的特性的斜率与本发明的MOSFET的所述特性的斜率进行比较说明的说明图。
此外，为了变更p通道型动作的MOSFET元件10的元件构成，使之进行n通道型动作，而将第1半导体层11的导电型从n型变更为p型，并且将源极部12的导电型从p型变更为n型而成为n+型的半导体层，使所施加的电压的极性相对于p通道型动作反转。关于如此构成的n通道型动作的MOSFET元件，能够以除了多数载流子从空穴变成电子以外其他与使用图3(a)、(b)说明的动作原理共通的动作原理来动作。
另外，使用图3(a)、(b)所说明的动作原理可以适用于由如下半导体材料(例如金刚石)形成的所述半导体装置，所述半导体材料(例如金刚石)的所述第1半导体层的传导杂质的能级(施主能级、受主能级)位于与对应于所述半导体装置的动作温度的热激发能量相比足够深的位置，但对于由在室温下具有较浅的杂质能级的半导体材料(例如，硅)形成的所述半导体装置，也可以通过在所述热激发能量变得足够低的低温下使之动作而适用。
[第2实施方式]
接下来，图6中示出第2实施方式的半导体装置。该第2实施方式的半导体装置表示作为纵型的MOSFET元件的构成例。此外，图6是表示纵型的MOSFET元件的元件构造的剖视图。
如图6所示，MOSFET元件20具有导电型为n型的第1半导体层21、以与第1半导体层21相接的方式配置且形成为导电型为p型的源极半导体层的源极部22、与源极部22欧姆接触而配置的源极电极25、介隔栅极绝缘膜27而配置在第1半导体层21的一个面上的栅极电极28、及与第2半导体层23a、b肖特基接触而配置的漏极电极26a、b。
第2半导体层23a、b形成为第1半导体层21本身的一个区域，以与第1半导体层21相同的半导体材料及杂质浓度形成为一个层。作为该第2半导体层23a、b，相当于以从第1半导体层21中与栅极绝缘膜27的接触面附近所形成的反转层29a到漏极电极26a的最短路径上的区域为主区域的第1半导体层21的一个区域、及同样以从反转层29b到漏极电极26b的最短路径上的区域为主区域的第1半导体层21的另一区域，在这些区域上配置漏极电极26a、26b。
在MOSFET元件20中，源极部22形成为在一个面上配置源极电极25的层，第1半导体层21积层在源极部22的与所述一个面为相反侧的面上并且以具有贯通孔的方式形成，所述贯通孔从第1半导体层21与源极部22的积层面通到与所述积层面为相反侧的面。
另外，在第1半导体层21的所述相反侧的面上配置漏极电极26a、26b。在本例中，如上所述，第1半导体层21本身兼作第2半导体层23a(23b)，第2半导体层23a(23b)相当于以从反转层29a(29b)到漏极电极26a(26b)的最短路径上的区域为主区域的第1半导体层21的区域，因此实质上形成为在反转层29a(29b)的上端位置的第1半导体层21上依次配置着第2半导体层23a(23b)及漏极电极26a(26b)的构成。
另外，栅极电极28以与第1半导体层21及源极部22的接触面由栅极绝缘膜27被覆的状态配置在所述贯通孔内。
在作为如此构成的本发明的第2实施方式的半导体装置的MOSFET元件20中，也只要通过将p型的区域与n型的区域的位置关系在纵向上置换，便能够适用关于MOSFET元件10使用图3(a)、(b)所说明的动作原理，因此能够形成为所述无漂移电阻的适于高耐压的半导体装置。
此外，在MOSFET元件20中，以p通道型动作进行了说明，也可以使MOSFET元件20中的p型与n型的关系相反而形成为n通道型动作的半导体装置。
[第3实施方式]
接下来，图7中示出第3实施方式的半导体装置。该第3实施方式的半导体装置表示作为使用金刚石半导体形成的平面型的MOSFET元件的构成例。此外，图7是表示使用金刚石半导体形成的平面型的MOSFET元件的元件构造的剖视图。
如图7所示，MOSFET元件30具有第1导电型的第1半导体层31、以与第1半导体层31相接的方式配置的第2导电型的源极部32、与源极部32欧姆接触而配置的源极电极35、介隔栅极绝缘膜37而配置在第1半导体层31的一个面上的栅极电极38、及与第2半导体层33肖特基接触而配置的漏极电极36。
第2半导体层33形成为第1半导体层31本身的一个区域，以与第1半导体层31相同的半导体材料及杂质浓度形成为一个层。作为该第2半导体层33，相当于以从栅极电极38正下方的第1半导体层31中所形成的反转层39到漏极电极36的最短路径上的区域为主区域的第1半导体层31的一个区域，在该区域上配置漏极电极36。
在MOSFET元件30中，第1半导体层31(包含第2半导体层33)及源极部32由以所述金刚石形成的半导体层(金刚石半导体层)所构成。
另外，在MOSFET元件30中，与源极部32形成为埋设层的MOSFET元件10(参照图2(a)、(b))不同，源极部32作为积层在第1半导体层31的面上的层构成。形成为该层的源极部32可以利用等离子体气相沉积法、光刻加工法等公知的方法来形成。
除此以外，其他事项可以适用对MOSFET元件10(参照图2(a)、(b))所说明的事项。
以上的第1实施方式～第3实施方式的各MOSFET元件为用来说明本发明的概要的例示，可以对这些示例适当添加变更，只要不妨碍本发明的效果即可。
另外，以下对本发明的实施例进行说明，但本发明的技术思想并不限定为该实施例。
实施例
(实施例1)
通过以下所示的制造方法，使用所述金刚石作为半导体形成材料，制造实施例1的半导体元件(平面型MOSFET元件)。该实施例1的半导体元件依据图7所示的平面型MOSFET元件30的构成来制造。
首先，准备以微倾斜的偏离角偏离、主面为{111}面的掺杂着氮的n型金刚石衬底(俄罗斯国立超硬及新碳材料技术研究所(TISNCM)制造，Ib型衬底)，将该衬底设为所述第1半导体层。
接下来，通过使用金属掩模的选择生长法，在所述第1半导体层的表面(主面为{111}面的面)上形成将成为所述源极部的p型的半导体层。以下，具体地进行说明。
首先，利用硫酸及硝酸的混合液对所述第1半导体层的表面进行煮沸处理，由此将所述第1半导体层的表面洗净，通过旋转涂布将抗蚀材涂布在所述第1半导体层上，并使用掩模形成抗蚀图案。显影后，从形成着所述抗蚀图案的所述第1半导体层上蒸镀金属掩模材(金及钛的积层体)，然后，通过剥离工序将所述抗蚀图案去除，从而在所述第1半导体层上形成金属掩模图案。
接下来，将形成着所述金属掩模图案的所述第1半导体层(衬底)导入到等离子体气相沉积装置(Seki Technotron Corp/现：CORNES Technologies Limited制造，AX5010-1-S)，使所述源极部(p型金刚石半导体层)在所述第1半导体层的面上未形成所述金属掩模图案的区域生长而形成。
生长条件是以氢气、甲烷气体及赋予p型的导电性的三甲基硼气体为原料，并将所述氢气的流量设为399sccm，将所述甲烷气体的流量设为0.8sccm，将所述三甲基硼的氢稀释气体(所述三甲基硼的含有率；1体积％)的流量设为0.8sccm而分别导入到所述等离子体气相沉积装置内，所述等离子体气相沉积装置的成膜条件设为如下条件：将等离子体输入功率设为1,200W，将压力设为50Torr且将成膜时间设为0.16小时。
接下来，对形成着所述源极部的所述第1半导体层进行酸洗净，将所述金属掩模图案去除。
接下来，通过对该状态的所述第1半导体层在加水环境中以500℃加热处理1小时，使OH基键合在从所述第1半导体层的{111}面向外侧突出的1个碳原子的悬空键，从而对位于所述第1半导体层的最表面的碳原子实施利用OH基的封端处理。所述封端处理使用管型的电炉(Koyo Thermo Systems公司制造，小型管炉)进行，所述加水环境通过利用高纯度氮气使超纯水起泡来进行。
接下来，使用原子层沉积装置(牛津仪器股份有限公司，FlexAL)，在所述第1半导体层的表面上形成Al2O3绝缘膜作为所述栅极绝缘膜。此外，作为所述原子层沉积装置的所述栅极绝缘膜的形成条件，将成膜温度设为300℃，将厚度设为50nm。
在形成该栅极绝缘膜时，成为通过所述封端处理键合在所述碳原子的OH基中的H与所述栅极绝缘膜(所述Al2O3绝缘膜)中的Al替换的形态，从而在所述碳原子与栅极绝缘膜之间形成稳定的键。由此，在缺陷较少的状态下在所述第1半导体层的表面上形成栅极绝缘膜。
接下来，通过旋转涂布将抗蚀材涂布在所述Al2O3绝缘膜上，并使用掩模，形成不覆盖将在接下来的工序中形成的所述源极电极及所述漏极电极的各形成区域的形态的抗蚀图案。显影后，含浸在经稀释的氢氟酸溶液中，将未被所述抗蚀图案覆盖的位置的栅极绝缘膜去除，然后，含浸在抗蚀剂去除液中，进行多余的抗蚀剂的去除。
由此，成为所述源极电极及所述漏极电极的各形成区域露出的状态，并且成为所述第1半导体层上被所述栅极绝缘膜覆盖的状态。
接下来，对此种状态的所述第1半导体层，通过旋转涂布涂布抗蚀材，并使用掩模形成不覆盖所述源极电极及所述漏极电极的各形成区域、以及所述栅极绝缘膜上的所述栅极电极形成区域的形态的抗蚀图案。显影后，使用真空蒸镀装置(Eiko Engineering公司制造，电子束蒸镀器)，蒸镀金(100nm)/铂(30nm)/钛(30nm)的积层电极，然后，通过剥离来去除所述抗蚀图案。
由此，形成所述积层电极的所述源极电极、所述漏极电极及所述栅极电极，形成在各形成区域上。
通过以上方式，制造实施例1的半导体装置作为由所述金刚石半导体形成的所述平面型MOSFET元件。
＜特性＞
接下来，确认实施例1的半导体装置的MOSFET动作。图8中示出从上表面观察实施例1的半导体装置时的情况。此外，图8是将从上表面拍摄实施例1的半导体装置所得的光学显微镜图像及所述光学显微镜图像的一部分放大表示的图。
如图8中的所述光学显微镜图像中所示，在实施例1的半导体装置中，将所述源极电极-所述漏极电极间线状地配置的所述栅极电极的线宽设为栅极长度Lg，将夹在所述源极电极与所述漏极电极之间的位置的所述栅极电极的配线长度设为栅极宽度Wg时，栅极长度Lg为10μm，栅极宽度Wg为100μm。此外，在实施例1的半导体装置中，也一并设置着栅极长度Lg为5μm、15μm，栅极宽度Wg为50μm、150μm的元件构造部。另外，距离Ldg作为所述漏极电极-所述栅极电极间的距离而为5μm。
图9中示出使用半导体参数分析器装置(KEITHLEY公司制造，4200-SCS)测定实施例1的半导体装置的器件特性所得的结果。该图9示出横轴取所述源极电极-所述漏极电极间的漏极电压，纵轴取在所述源极电极-所述漏极电极间流通的漏极电流，使施加在所述栅极电极的电压Vg以-2V刻度从0V变化到-12V时的漏极电流-漏极电压特性。
如该图9所示，确认到使所述栅极电压Vg的值从常断开的状态(向负方向)变大时漏极电流流通的特性，实施例1的半导体装置能够进行MOSFET动作。
另外，将使施加在所述栅极电极的电压Vg为0V时的漏极电压以-200V以上的大小施加，但不产生绝缘破坏。
对作为获得本发明的半导体装置的适宜的所述MOSFET动作的条件进行说明的所述式(1)的条件进行研究。
[数3]
Figure BDA0003860926800000151
其中，所述式(1)中，ε表示所述第2半导体层的介电常数，φbi表示在所述第2半导体层与肖特基接触性的所述漏极电极之间产生的内建电势，q表示电子电荷，Nd表示所述第2半导体层中的杂质浓度。
图10中示出在对所述漏极电极施加逆向电压1V时相当于在所述第2半导体层中以从所述漏极电极延伸到所述反转层的方式产生的所述耗尽层的长度的距离Ldg与所述第2半导体层中的杂质浓度的关系性。该图10是表示与所述式(1)相关的距离Ldg与所述第2半导体层中的杂质浓度的关系性的图。在图中，灰色显示的区域为满足所述式(1)的条件的区域，白色显示的区域为不满足所述式(1)的条件的区域。
实施例1的半导体装置的所述第2半导体层(第1半导体层本身)中的杂质浓度为1×1014cm-3，距离Ldg为5μm。
该实施例1的半导体装置的与所述式(1)有关的设定条件相当于图10中灰色显示的区域内所绘制的条件(图中以“□”表示)，满足所述式(1)的条件。
另一方面，以除了将实施例1的半导体装置的所述第2半导体层(第1半导体层本身)中的杂质浓度从1×1014cm-3变更为2×1015cm-3以外其他相同的条件制造参考例的半导体装置，该参考例的半导体装置的与所述式(1)有关的设定条件相当于图10中白色显示的区域内所绘制的条件(图中以“■”表示)，不满足所述式(1)的条件。
关于实施例1的半导体装置，确认到以图9所示的动作条件(栅极电压、漏极电压)动作，但关于参考例的半导体装置，确认到未以图9所示的动作条件(栅极电压、漏极电压)动作。为了使参考例的半导体装置动作，需要将电压施加条件变更为更大的值。反之，关于实施例1的半导体装置，可以评价为其能够以较小值的电压施加条件动作。
如上所述，为了使本发明的半导体装置适宜地进行所述MOSFET动作，需要满足所述式(1)的条件。
(实施例2)
除了使用尺寸不同的掩模将所述漏极电极-所述栅极电极间的距离Ldg从5μm变更为2μm以外，与实施例1同样地制造实施例2的半导体元件。
(实施例3)
使用以下的形成着磷掺杂层的氮掺杂金刚石衬底来代替所述n型金刚石衬底(俄罗斯国立超硬及新碳材料技术研究所(TISNCM)制造，Ib型衬底)作为所述第1半导体层，且使用尺寸不同的掩模将所述漏极电极-所述栅极电极间的距离Ldg从5μm变更为2μm，将栅极长度Lg从10μm变更为5μm，将栅极宽度Wg从100μm变更为150μm，除此以外，与实施例1同样地制造实施例3的半导体元件。
所述形成着磷掺杂层的氮掺杂Ib型衬底是将氮掺杂金刚石衬底(俄罗斯国立超硬及新碳材料技术研究所(TISNCM)制造，Ib型衬底)导入到所述等离子体气相沉积装置(SekiTechnotron Corp/现：CORNES Technologies Limited制造，AX5010-1-S)，并使作为所述第1半导体层的磷掺杂层在该衬底上生长而形成。
所述磷掺杂层是以氢气、甲烷气体及赋予n型的导电性的膦气体为原料，将所述氢气的流量设为996sccm，将所述甲烷气体的流量设为4sccm，将所述膦的氢稀释气体(所述膦的含有率；1,000ppm)的流量设为1sccm而分别导入到所述等离子体气相沉积装置内，并在如下生长条件下形成：将所述等离子体气相沉积装置的等离子体输入功率设为3,600W，将压力条件设为150Torr且将成膜时间设为1小时。
(实施例4)
实施以下的氢封端处理作为所述OH基的封端处理的前处理，并使用尺寸不同的掩模将所述漏极电极-所述栅极电极间的距离Ldg从2μm变更为5μm，将栅极长度Lg从5μm变更为15μm，除此以外，与实施例3同样地制造实施例4的半导体元件。
所述氢封端处理是在形成所述源极部之后，通过如下方式实施：将利用酸洗净去除了所述金属掩模图案的状态的所述第1半导体层(及所述氮掺杂金刚石衬底)导入到等离子体气相沉积装置(ARIOS INC.制造，DCVD-901K)，将所述氢气的流量设为100sccm而分别导入到所述等离子体气相沉积装置内，将所述等离子体气相沉积装置的等离子体输入功率设为600W，将压力条件设为30kPa且将处理时间设为10分钟，由此使氢键合在从所述第1半导体层的{111}面向外侧突出的1个碳原子的悬空键，从而对位于所述半导体层的最表面的碳原子实施氢的封端处理。
在后续的所述OH基的封端处理中，所述氢会由所述OH基取代。因表面的原子级的粗糙，而未被取代为所述OH基的所述氢直接残留，将悬空键封端，因此有助于降低界面能级密度。
使用所述半导体参数分析器装置(KEITHLEY公司制造，4200-SCS)，测定实施例2～4的各半导体装置的漏极电流-漏极电压特性。图11中示出实施例2的半导体装置的接通电流-接通电压特性。另外，图12(a)中示出实施例3的半导体装置的漏极电流-漏极电压特性。另外，图12(b)中示出实施例4的半导体装置的漏极电流-漏极电压特性。此外，在这些图中，示出横轴取所述源极电极-所述漏极电极间的电压作为漏极电压，纵轴取在所述源极电极-所述漏极电极间流通的电流的电流密度作为漏极电流，使施加在所述栅极电极的电压Vg以-3V刻度从0V变化到-15V时的特性。
如图11所示，在实施例2的半导体装置中，获得与现有的MOSFET元件(参照图1等)同等的最大1.5mA/mm的漏极电流密度。
该结果可以解释如下。
即，该结果意味着在现有的MOSFET元件中的漏极区域(参照图1中的漏极区域103(p+型低电阻区域))的电阻与距离Ldg为2μm的区域(参照图7中的第2半导体层33)的电阻无电阻差。此情况同时意味着，通过从与漏极电极(参照图7中的漏极电极36)的肖特基结延伸到反转层(参照图7中的反转层39)的耗尽层，在距离Ldg为2μm的区域中产生内部电场，利用该内部电场从栅极正下方的反转层中抽出载流子，由此成为可以忽视原本为高电阻的距离Ldg为2μm的区域的电阻的状态。
即，在本发明的半导体装置中，由于不配置高接通电阻的漂移层(参照图1中的漂移层104)，而能够以低接通电阻动作，因此不受现有的MOSFET元件的接通电阻与耐压的关系为取舍关系制约，能够兼顾较低的接通电阻与较高的耐压。
另外，根据图12(a)、(b)的对比，可以理解到，如果使所述漏极电极-所述栅极电极间的距离Ldg从5μm缩短为2μm，那么用于接通的漏极电压会变低。在距离Ldg为2μm的图12(a)的测定结果(实施例3)中，在0V～-30V的接通电压的范围内，出现意味着充分的电压施加的漏极电流-漏极电压特性的饱和区域。
该图12(a)、(b)所示的结果可以解释如下。
即，如果距离Ldg是相对于从漏极电极(参照图7中的漏极电极36)朝向反转层(参照图7中的反转层39)延伸的耗尽层的长度过长的距离，那么用来接通的漏极电压会变高，漏极电流也会急剧变小。另外，达到饱和区域的电压也会变高。
因此，可以解释为，在距离Ldg为5μm的图12(b)的测定结果(实施例4)中，在0V～-30V的接通电压的范围内，未观测到饱和区域。
[符号的说明]
10,20,30,100 MOSFET元件
11,21,31 第1半导体层
12,22,32 源极部
15,25,35,105 源极电极
16,26a,26b,36,106 漏极电极
17,27,37,107 栅极绝缘膜
18,28,38,108 栅极电极
19,29a,29b,39,109 反转层
102 源极区域
103 漏极区域
104 漂移层。

Claims (9)

1.一种半导体装置，其特征在于具有：
第1导电型的第1半导体层，形成为p型及n型中的任一导电型；
源极部，以与所述第1半导体层相接的方式配置，且形成为所述导电型与所述第1导电型不同的第2导电型的半导体部；
源极电极，与所述源极部欧姆接触而配置；
栅极电极，介隔栅极绝缘膜而配置在所述第1半导体层的任一个面上，且利用施加电场能够在所述第1半导体层中与所述栅极绝缘膜的接触面附近的区域形成反转层；
所述第1导电型的第2半导体层，以与所述反转层相接的方式配置；以及
漏极电极，与所述反转层分开并且与所述第2半导体层肖特基接触而配置。
2.根据权利要求1所述的半导体装置，其中作为反转层-漏极电极间的最短距离的距离Ldg满足下述式(1)的条件，
[数1]
Figure FDA0003860926790000011
其中，在所述式(1)中，ε表示第2半导体层的介电常数，φbi表示在所述第2半导体层与肖特基接触性的所述漏极电极之间产生的内建电势，q表示电子电荷，Nd表示所述第2半导体层中的杂质浓度。
3.根据权利要求1至2中任一项所述的半导体装置，其中源极部中的杂质浓度比第1半导体层中的杂质浓度高1位数以上。
4.根据权利要求1至3中任一项所述的半导体装置，其中源极部形成为从第1半导体层的一个面朝向与所述一个面为相反侧的面侧埋设的层及积层在所述一个面上的层中的任一个层，
栅极电极介隔栅极绝缘膜而配置在所述第1半导体层的所述一个面上，
第2半导体层在隔着所述栅极电极及反转层而与所述源极部对向的位置形成为从所述第1半导体层的所述一个面朝向与所述一个面为相反侧的面侧埋设的层及积层在所述一个面上的层中的任一个层，且
漏极电极配置在所述第2半导体层上。
5.根据权利要求1至3中任一项所述的半导体装置，其中源极部形成为在一个面上配置源极电极的层，
第1半导体层积层在所述层的与所述一个面为相反侧的面上并且以具有贯通孔的方式形成，所述贯通孔从该第1半导体层与所述层的积层面通到与所述积层面为相反侧的面，
在所述第1半导体层的所述相反侧的面上依次配置第2半导体层及漏极电极，且
栅极电极以与所述第1半导体层及所述层的接触面由栅极绝缘膜被覆的状态配置在所述贯通孔内。
6.根据权利要求1至5中任一项所述的半导体装置，其中第1半导体层与第2半导体层以相同的半导体材料及杂质浓度形成为一个层。
7.根据权利要求1至6中任一项所述的半导体装置，其中第1半导体层、第2半导体层及源极部中的至少任一个由具有比硅大的带隙的宽能隙半导体形成材料形成。
8.根据权利要求7所述的半导体装置，其中宽能隙半导体形成材料为金刚石。
9.根据权利要求8所述的半导体装置，其中源极部由金刚石形成，且具有跳跃传导性。
CN202180024306.9A 2020-04-14 2021-04-12 半导体装置 Pending CN115336006A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-072246 2020-04-14
JP2020072246 2020-04-14
PCT/JP2021/015212 WO2021210547A1 (ja) 2020-04-14 2021-04-12 半導体装置

Publications (1)

Publication Number Publication Date
CN115336006A true CN115336006A (zh) 2022-11-11

Family

ID=78084820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180024306.9A Pending CN115336006A (zh) 2020-04-14 2021-04-12 半导体装置

Country Status (4)

Country Link
US (1) US20230145055A1 (zh)
JP (1) JP7486729B2 (zh)
CN (1) CN115336006A (zh)
WO (1) WO2021210547A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188967A (ja) * 1989-01-18 1990-07-25 Nissan Motor Co Ltd 半導体装置
JPH08148675A (ja) * 1994-11-15 1996-06-07 Fuji Electric Co Ltd 半導体装置
JP3281843B2 (ja) * 1997-08-26 2002-05-13 三洋電機株式会社 半導体装置の動作方法
JP4948784B2 (ja) * 2005-05-19 2012-06-06 三菱電機株式会社 半導体装置及びその製造方法
JP5714987B2 (ja) * 2011-06-14 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6083704B2 (ja) * 2013-03-25 2017-02-22 国立研究開発法人産業技術総合研究所 トンネルｆｅｔのデバイスシミュレーション方法及びシステム並びにトンネルｆｅｔのコンパクトモデル設計方法及びコンパクトモデル
JP6252900B2 (ja) * 2013-11-29 2017-12-27 株式会社デンソー 半導体装置
JP6331375B2 (ja) * 2013-12-17 2018-05-30 富士通株式会社 電界効果型半導体装置
WO2018227086A1 (en) * 2017-06-08 2018-12-13 Silicet, LLC Structure, method, and circuit for electrostatic discharge protection utilizing a rectifying contact
JP2019212667A (ja) * 2018-05-31 2019-12-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021210547A1 (zh) 2021-10-21
WO2021210547A1 (ja) 2021-10-21
JP7486729B2 (ja) 2024-05-20
US20230145055A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US7507999B2 (en) Semiconductor device and method for manufacturing same
JP6104575B2 (ja) 半導体装置
US9136400B2 (en) Semiconductor device
US20070221953A1 (en) Semiconductor device
CN110352498A (zh) 沟槽mos型肖特基二极管
US10062750B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
JP6913594B2 (ja) 半導体装置
CN110911470B (zh) 半导体装置
WO2019009021A1 (ja) ショットキーバリアダイオード
JP2018026562A (ja) 半導体装置および半導体装置の製造方法
JP7054853B2 (ja) 炭化珪素半導体素子およびその製造方法
CN115410922A (zh) 一种垂直型氧化镓晶体管及其制备方法
US11322593B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7358590B2 (ja) 半導体装置
KR100613844B1 (ko) 실리콘 카바이드 쇼트키 다이오드 제조방법
CN115336006A (zh) 半导体装置
US9048103B2 (en) Method for producing semiconductor device
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP2004193578A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
US10892332B2 (en) Gate insulating layer having a plurality of silicon oxide layer with varying thickness
JP2024136318A (ja) 半導体装置
JP2005033030A (ja) 半導体装置及びその製造方法
JP5187118B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2017092398A (ja) ダイヤモンド電子素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination