DE102005013533B4 - Halbbrücken-/Vollbrücken-Schaltungsanordnung sowie dafür geeigneter p-Kanal-MOS-Feldeffekttransistor - Google Patents

Halbbrücken-/Vollbrücken-Schaltungsanordnung sowie dafür geeigneter p-Kanal-MOS-Feldeffekttransistor Download PDF

Info

Publication number
DE102005013533B4
DE102005013533B4 DE200510013533 DE102005013533A DE102005013533B4 DE 102005013533 B4 DE102005013533 B4 DE 102005013533B4 DE 200510013533 DE200510013533 DE 200510013533 DE 102005013533 A DE102005013533 A DE 102005013533A DE 102005013533 B4 DE102005013533 B4 DE 102005013533B4
Authority
DE
Germany
Prior art keywords
source
channel
heat sink
transistor
bridge circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200510013533
Other languages
English (en)
Other versions
DE102005013533A1 (de
Inventor
Jenö Dr.-Ing. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200510013533 priority Critical patent/DE102005013533B4/de
Publication of DE102005013533A1 publication Critical patent/DE102005013533A1/de
Application granted granted Critical
Publication of DE102005013533B4 publication Critical patent/DE102005013533B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

P-Kanal-MOS-Feldeffekttransistor (30), mit einem Vorderseitenkontakt (31), einem Rückseitenkontakt (32) sowie einem zwischen Vorderseitenkontakt (31) und Rückseitenkontakt (32) vorgesehenen Halbleiterkörper (33), wobei in dem Halbleiterkörper:
– ein p-dotiertes Halbleitersubstrat (34),
– eine auf dem Halbleitersubstrat (34) angeordnete, als floatendes Bodygebiet dienende n-dotierte Halbleiterschicht (35),
– p-dotierte Sourcegebiete (36), die in der n-dotierten Halbleiterschicht (35) vorgesehen sind und, ausgehend von der dem Substrat (34) abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht (35), mit dem Substrat (34) in Verbindung stehen,
– p-dotierte Draingebiete (38), die in der n-dotierten Halbleiterschicht (35) vorgesehen sind und sich, ausgehend von der dem Substrat (34) abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht (35), in die n-dotierte Halbleiterschicht (35) hinein erstrecken,
– gegenüber ihrer Umgebung isolierte Gateelektroden (39), durch die Stromflüsse zwischen den Sourcegebieten (36) und den Draingebieten (38) erzeugbar/steuerbar sind, und die sich, ausgehend von der dem Substrat (34) abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht...

Description

  • Die Erfindung betrifft eine Halbbrücken-/Vollbrücken-Schaltungsanordnung sowie einen dafür geeigneten p-Kanal-MOS-Feldeffekttransistor.
  • Halbbrücken-/Vollbrücken-Schaltungsanordnungen sind bekannt. Halbbrücken-/Vollbrücken-Schaltungsanordnungen können beispielsweise aus einem n-Kanal-Transistor und einem p-Kanal-Transistor, die jeweils ein Sourcegebiet, ein Draingebiet und ein Gate aufweisen, sowie aus einer Anssteuer-Einheit bestehen. Das Sourcegebiet des n-Kanal-Transistors ist hierbei mit dem Draingebiet des p-Kanal-Transistors, und die (Gate-) Anssteuer-Einheit mit dem Gate des n-Kanal-Transistors und des p-Kanal-Transistors elektrisch verbunden.
  • Wenn der n-Kanal-Transistor bzw. der p-Kanal-Transistor in vertikaler Bauweise realisiert ist, weisen die Unterseite der Transistoren in der Regel ein Draingebiet und einen darauf aufgebrachten Drainanschluss (der in diesem Fall der Rückseitenkontakt ist), und die Oberseite der Transistoren ein oder mehrere Sourcegebiete und einen darauf aufgebrachten Sourceanschluss (der in diesem Fall der Vorderseitenkontakt ist) auf. Da die an dem Drainanschluss anliegende Spannung während des Betriebs des Transistors fluktuiert, muss dieser Anschluss gegenüber seiner Umgebung isoliert werden, insbesondere dann, wenn der Transistor auf einem elektrisch leitenden Kühlkörper zur Kühlung vorgesehen wird, der auf einem festen Potenzial liegt. Derartige Isolationsstrukturen sind jedoch aufwändig. Auch gestaltet sich die Kontaktierung des Drainanschlusses (Rückseitenkontakts) bei Vorhandensein einer Isolationsstruktur schwierig. Die oben beschriebene Problematik gilt analog auch im Zusammenhang mit Vollbrücken-Schaltungsanordnungen.
  • Im Einzelnen ist ein Source-Down-Leistungstransistor mit n-dotierten Source- und Drain-Zonen aus der WO00/72359 A2 bekannt. Ein anderer Source-Down-Transistor mit in Trenches angeordneten Gate-Elektroden ist in der DE 196 38 439 A beschrieben. Weiterhin sind aus der DE 199 35 100 B4 Halbbrücken- und Vollbrückenschaltungen bekannt. Transistoren mit Source- und Drain-Trenches sind in der DE 102 49 633 A1 beschrieben. Schließlich ist es aus der DE 196 38 438 A1 bekannt, bei einem Halbleiterbauelement einen Kühlkörper auf Masse zu legen.
  • Die der Erfindung zugrunde liegende Aufgabe ist es, eine Halbbrücken-/Vollbrücken-Schaltungsanordnung und einen dafür geeigneten p-Kanal-MOS-Feldeffekttransistor anzugeben, mit der bzw. dem eine verhältnismäßig einfache Kühlung der Transistoren realisiert bzw. eine einfache Kontaktierung des Drainanschlusses gewährleistet werden kann.
  • Zur Lösung dieser Aufgabe stellt die Erfindung eine Halbbrücken-Schaltungsanordnung gemäß Patentanspruch 11 sowie eine Vollbrücken-Schaltungsanordnung gemäß Patentanspruch 16 bereit. Weiterhin stellt die Erfindung p-Kanal-MOS-Feldeffekttransistor gemäß den Patentanspruch 1 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Die erfindungsgemäße Halbbrücken-Schaltungsanordnung weist auf:
    • – einen n-Kanal-Transistor und einen p-Kanal-Transistor, die jeweils ein Sourcegebiet, ein Draingebiet und ein Gate aufweisen, und
    • – eine Ansteuer-Einheit, wobei das Sourcegebiet des n-Kanal-Transistors mit dem Draingebiet des p-Kanal-Transistors, und die Ansteuer-Einheit mit den Gates des n-Kanal-Transistors und des p-Kanal-Transistors elektrisch verbunden sind. Der n-Kanal-Transistor und der p-Kanal-Transistor sind als Source-Down-Transistoren reali siert und der p-Kanal-Transistor iat nach einem der Patentansprüche 1 bis 10 ausgestaltet.
  • Bei Source-Down-Transistoren wird die Unterseite der Transistoren durch den Sourceanschluss (Rückseitenkontakt), und die Vorderseite der Transistoren durch den Drainanschluss (Vorderseitenkontakt) gebildet, wobei der Gateanschluss zweckmäßigerweise auch auf der Vorderseite des Transistors (Teil des Vorderseitenkontakts) vorgesehen ist. Da das Sourcepotenzial der Transistoren in der Regel auf einem konstanten Wert liegt, kann der Sourceanschluss mit einem auf konstantem Potenzial liegenden Kühlkörper direkt elektrisch verbunden werden, d. h., es müssen keine aufwändigen Isolationsstrukturen vorgesehen werden. Weiterhin ist die Kontaktierung des Sourceanschlusses sehr einfach, da dieser lediglich auf dem Kühlkörper aus leitendem Material aufliegen muss. Der Aufbau der Halbbrücken-Schaltungsanordnung wird also wesentlich vereinfacht. Außerdem wird der Kontaktierungsprozess der Source-, Drain- und Gateanschlüsse stark vereinfacht.
  • Vorzugsweise sind der n-Kanal-Transistor und der p-Kanal-Transistor auf einem gemeinsamen Kühlkörper aus elektrisch leitendem Material vorgesehen.
  • Vorzugsweise liegen ein Sourcebereich (der das Sourcegebiet sowie den Sourceanschluss (Rückseitenkontakt) beinhaltet) des n-Kanal-Transistors direkt auf dem gemeinsamen Kühlkörper und ein Sourcebereich (der das Sourcegebiet und den Sourceanschluss (Rückseitenkontakt) beinhaltet) des p-Kanal-Transistors direkt auf einer leitenden Schicht auf, wobei die leitende Schicht gegenüber dem gemeinsamen Kühlkörper mittels einer Isolationsstruktur elektrisch isoliert ist. Ist eine derartige Isolationsstruktur vorgesehen, so kann der gemeinsame Kühlkörper auf Massepotenzial gelegt werden.
  • Alternativ liegen der Sourcebereich des n-Kanal-Transistors direkt auf einem ersten Kühlkörper und der Sourcebereich des p-Kanal-Transistors direkt auf einem zweiten Kühlkörper auf, wobei der erste und der zweite Kühlkörper aus leitendem Material bestehen und der erste Kühlkörper auf Massepotenzial und der zweite Kühlkörper auf Versorgungspotenzial (Drainpotenzial) liegen.
  • Analog hierzu weist die erfindungsgemäße Vollbrücken-Schaltungsanordnung auf:
    • – wenigstens zwei Halbbrücken-Schaltungsanordnungen, wobei jede Halbbrücken-Schaltungsanordnung einen n-Kanal-Transistor und einen p-Kanal-Transistor beinhaltet, die jeweils ein Sourcegebiet, ein Draingebiet und ein Gate aufweisen, und wobei das Sourcegebiet des n-Kanal-Transistors einer Halbbrücken-Schaltungsanordnung mit dem Draingebiet des p-Kanal-Transistors derselben Halbbrücken-Schaltungsanordnung elektrisch verbunden ist, und
    • – eine Ansteuer-Einheit, die mit den Gates der n-Kanal-Transistoren und der p-Kanal-Transistoren elektrisch verbunden ist. Die n-Kanal-Transistoren und die p-Kanal-Transistoren sind als Source-Down-Transistoren realisiert und wenigstens ein p-Kanal-Transistor ist gemäß einem der Ansprüche 1 bis 10 ausgestaltet.
  • Für die erfindungsgemäße Vollbrücken-Schaltungsanordnung gelten die in Zusammenhang mit der erfindungsgemäßen Halbbrücken-Schaltungsanordnung erwähnten Vorteile analog.
  • Die n-Kanal-Transistoren und die p-Kanal-Transistoren der Vollbrücken-Schaltungsanordnung sind vorzugsweise auf einem gemeinsamen Kühlkörper aus elektrisch leitendem Material vorgesehen.
  • Die Sourcegebiete der n-Kanal-Transistoren sowie entsprechende Sourceanschlüsse (Rückseitenkontakte) bilden vorteilhafterweise Teile eines gemeinsamen Sourcebereichs aus, der direkt auf dem gemeinsamen Kühlkörper aufliegt. Die Sourcegebiete der p-Kanal-Transistoren sowie entsprechende Sour ceanschlüsse (Rückseitenkontakte) bilden Teile eines gemeinsamen Sourcebereichs aus, der direkt auf einer leitenden Schicht aufliegt, wobei die leitende Schicht gegenüber dem gemeinsamen Kühlkörper mittels einer Isolationsstruktur elektrisch isoliert ist. Ist eine derartige Isolationsstruktur vorgesehen, so kann der gemeinsame Kühlkörper auf Massepotenzial liegen.
  • Alternativ können der Sourcebereich der n-Kanal-Transistoren direkt auf einem ersten Kühlkörper und der Sourcebereich der p-Kanal-Transistoren direkt auf einem zweiten Kühlkörper aufliegen, wobei der erste und der zweite Kühlkörper aus leitendem Material bestehen und der erste Kühlkörper auf Massepotenzial und der zweite Kühlkörper auf Versorgungspotenzial (Drainpotenzial) liegt.
  • Die erfindungsgemäße Vollbrücken-Schaltungsanordnung ermöglicht es, alle n-Kanal-Transistoren zu einem ersten Chip, und alle p-Kanal-Transistoren zu einem zweiten Chip zusammenzufassen.
  • Die Erfindung stellt weiterhin einen p-Kanal-MOS-Feldeffekttransistor bereit, der einen Vorderseitenkontakt, einen Rückseitenkontakt sowie einen zwischen dem Vorderseitenkontakt und den Rückseitenkontakt vorgesehenen Halbleiterkörper aufweist. In dem Halbleiterkörper sind:
    • – ein p-dotiertes Halbleitersubstrat,
    • – eine auf dem Halbleitersubstrat angeordnete, als floatendes Bodygebiet dienende n-dotierte Halbleiterschicht,
    • – p-dotierte Sourcegebiete, die in der n-dotierten Halbleiterschicht vorgesehen sind und, ausgehend von der dem Substrat abgewandten Hauptoberfläche der n-dotierten Halbleiterschicht, mit dem Substrat in Verbindung stehen,
    • – p-dotierte Draingebiete, die in der n-dotierten Halbleiterschicht vorgesehen sind und sich, ausgehend von der dem Substrat abgewandten Hauptoberfläche der n-dotierten Halb leiterschicht, in die n-dotierte Halbleiterschicht hinein erstrecken,
    • – gegenüber ihrer Umgebung isolierte Gateelektroden, durch die Stromflüsse zwischen den Sourcegebieten und den Draingebieten erzeugbar/steuerbar sind, und die sich, ausgehend von der dem Substrat abgewandten Hauptoberfläche der n-dotierten Halbleiterschicht, in die n-dotierte Halbleiterschicht hinein erstrecken, vorgesehen. Der Transistor ist dabei als Source-Down-Transistor ausgeführt, indem:
    • – der Rückseitenkontakt als Sourceanschluss dient,
    • – der Vorderseitenkontakt als Drainanschluss dient,
    • – das Substrat als Sourceanschlussgebiet dient, und
    • – zwischen der dem Substrat abgewandten Hauptoberfläche der n-dotierten Halbleiterschicht und dem Vorderseitenkontakt eine Isolationsstruktur angeordnet ist, derart, dass durch den Vorderseitenkontakt nur die Draingebiete kontaktiert werden.
  • Der erfindungsgemäße p-Kanal-MOS-Feldeffekttransistor weist demnach ein floatendes Bodygebiet auf, das Bodygebiet und die Sourcegebiete/das Sourceanschlussgebiet sind also nicht miteinander kurzgeschlossen. Dies bedeutet zunächst, dass innerhalb des Transistors eine parasitäre p-n-p-Struktur (Bipolartransistor) vorhanden ist, die oberhalb einer gewissen Schwellenwertspannung aktiviert wird. Das n-dotierte Bodygebiet des Feldeffekttransistors bildet hierbei die Basis der parasitären Struktur, wohingegen die p-dotierten Draingebiete sowie die p-dotierten Sourcegebiete Kollektor bzw. Emitter der parasitären Struktur bilden. Da das Aktivieren der parasitären Struktur bei p-Kanal-MOS-Feldeffekttransistoren jedoch bei einer wesentlich höheren Sperrspannung erfolgt als bei n-Kanal-MOS-Feldeffekttransistoren, sind Feldeffekttransistoren mit floatendem Bodygebiet für p-Kanal-Bauweise akzeptabel, insbesondere dann, wenn die Sperrspannungen gewisse Schwellenwerte nicht überschreiten. Der Vorteil von p-Kanal-MOS-Feldelffekttransistoren mit floatendem Bodygebiet ist, dass sehr kompakte (hochintegrierte) Strukturen erzeugt wer den können, da keine Kontaktlöcher zum Kurzschließen von Source- und Bodygebieten notwendig sind. Probleme bei der Justage derartiger Kontaktlöcher können also vermieden werden, was wiederum eine erhöhte Miniaturisierung ermöglicht. Weiterhin wird dadurch der Herstellungsprozess erleichtert.
  • In einer bevorzugten Ausführungsform (erste Alternative) sind in dem Halbleiterkörper Source-Trenches vorgesehen, die sich, ausgehend von der dem Substrat abgewandten Hauptoberfläche der n-dotierten Halbleiterschicht in die Sourcegebiete hinein erstrecken. Die Source-Trenches können mit leitfähigem Material gefüllt sein. Über die Source-Trenches können die Sourcegebiete auf einfache Art und Weise erzeugt werden: Durch die Innenwände der Source-Trenches werden Dotierstoffe in den Halbleiterkörper eingebracht, beispielsweise mittels eines Diffusions- oder Implantationsprozesses, wobei die so eingebrachten Dotierstoffe dann die Sourcegebiete bilden. Ein weiterer Vorteil derartiger Source-Tenches ist, dass sie unter Zuhilfenahme derselben Sourcegebiete mit nahezu beliebiger Tiefe und sehr geringen lateralen Abmessungen erzeugt werden können. Nach Ausbilden der Sourcegebiete werden die Source-Trenches dann, wie oben erwähnt, mit leitfähigem Material gefüllt, beispielsweise Polysilizium oder Metall, um die Sourcegebiete elektrisch anzuschließen.
  • Alternativ oder zusätzlich zu der im vorangehenden Absatz erläuterten Ausführungsform sind in dem Halbleiterkörper (2. Alternative) Drain-Trenches vorgesehen, die sich, ausgehend von der dem Substrat abgewandten Hauptoberfläche der n-dotierten Halbleiterschicht, in die Draingebiete hinein erstrecken. Dies ermöglicht dieselben Vorteile bei der Herstellung der Draingebiete wie oben im Zusammenhang mit der Herstellung der Sourcegebiete erläutert wurde. Nach Ausbilden der Draingebiete können zur Kontaktierung derselben die Drain-Trenches mit leitfähigem Material gefüllt werden.
  • Die Gateelektroden können vorteilhafterweise in Gate-Trenches eingebettet werden, die sich, ausgehend von der dem Substrat angewandten Hauptoberfläche der n-dotierten Halbleiterschicht, in die n-dotierte Halbleiterschicht hinein erstrecken. Wenn gleichermaßen Sourcegebiete, Draingebiete sowie Gateelektroden in Trenches vorgesehen bzw. über Trenches realisiert werden, so können sehr hohe Integrationsdichten erzielt werden, da Trenches mit hoher Präzision in sehr feinen Strukturen hergestellt werden können. Die Sourcegebiete bzw. Draingebiete können jedoch auch anderweitig realisiert sein, beispielsweise in Form von säulenförmigen Gebieten. Dasselbe gilt gleichermaßen für die Gateelektroden.
  • Die Ausbildung des Bodygebiets als floatendes Bodygebiets hat, wie bereits zuvor erwähnt, den Vorteil, dass hohe Integrationsdichten erreicht werden und der Herstellungsprozess vereinfacht wird, da keine Kontaktlöcher erzeugt werden müssen.
  • In einer bevorzugten Ausführungsform weist das Draingebiet einen hochdotierten Bereich, der dem Vorderseitenkontakt zugewandt ist, und einen niedriger dotierten Bereich, der dem Rückseitenkontakt zugewandt ist, auf.
  • Die vertikalen Positionen der oberen Enden der Gateelektroden liegen vorteilhafterweise unterhalb der vertikalen Position des hochdotierten Bereichs des Draingebiets. Zumindest eine Gateelektrode sollte eine nach oben verjüngende Form aufweisen, um die Spannungsfestigkeit im Sperrfall zu erhöhen.
  • In einer bevorzugten Ausführungsform beträgt die durch die Dotierung erzeugte Ladung innerhalb des niedriger dotierten Bereichs des Draingebiets das Zweifache der Durchbruchsladung.
  • Die Dotierstärke des Draingebiets ist in einer bevorzugten Ausführungsform in einem an das Bodygebiet angrenzenden Be reich geringer als die Dotierstärke des Bodygebiets selbst. Damit wird der Emitterwirkungsgrad der parasitären Struktur verringert, wodurch die Spannungsfestigkeit im Sperrfall weiter erhöht wird. Derselbe Effekt kann erzielt werden, wenn die Dotierstärke des Substrats zumindest in einem an das Bodygebiet angrenzenden Bereich geringer ist als die Dotierstärke des Bodygebiets selbst.
  • Zur weiteren Erhöhung der Spannungsfestigkeit kann innerhalb des Bodygebiets eine Rekombinationszone vorgesehen werden, die beispielsweise mittels einer Ionenbestrahlung und einer anschließenden Temperaturbehandlung oder mittels eines Diffusionsprozesses erzeugt werden kann.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 den Schaltungsaufbau einer Halbbrücken-Schaltungsanordnung,
  • 2 den schematischen Aufbau einer bevorzugten Ausführungsform der erfindungsgemäßen Vollbrücken-Schaltungsanordnung,
  • 3 den schematischen Aufbau einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Vollbrücken-Schaltungsanordnung,
  • 4 ein vereinfachtes Schaltbild einer Drei-Phasen-Vollbrücke,
  • 5 ein vereinfachtes Schaltbild einer Gleichstrom-Vollbrücke,
  • 6 eine Querschnittsdarstellung eines Ausschnitts eines bekannten p-Kanal-MOS-Feldeffekttransistors,
  • 7 eine perspektivische Darstellung eines Ausschnitts einer bevorzugten Ausführungsform des erfindungsgemäßen p-Kanal-MOS-Feldeffekttransistors,
  • 8 eine Querschnittsdarstellung eines Ausschnitts des in 7 gezeigten Feldeffekttransistors,
  • 9 eine Querschnittsdarstellung eines Ausschnitts einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen p-Kanal-MOS-Feldeffekttransistors,
  • 10 ein Detail des in 9 gezeigten Feldeffekttransistors in Querschnittsdarstellung, und
  • 11 eine Querschnittsdarstellung eines Ausschnitts einer weiteren Ausführungsform des erfindungsgemäßen p-Kanal-MOS-Feldeffekttransistors.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile sowie Bauteilgruppen mit denselben Bezugsziffern versehen.
  • In 1 ist das Schaltbild einer Halbbrücken-Schaltungsanordnung zu sehen. Eine Halbbrücken-Schaltungsanordnung 1 weist einen n-Kanal-Transistor 2 und einen p-Kanal-Transistor 3 auf, die jeweils ein Sourcegebiet 4 (Sourceanschluss S), ein Draingebiet 5 (Drainanschluss D) sowie ein Gate 6 (Gateanschluss G) aufweisen. Weiterhin ist eine Ansteuer-Einheit 7 vorgesehen. Das Sourcegebiet 4 des n-Kanal-Transistors 2 ist geerdet, das Drain-Gebiet 5 des p-Kanal-Transistors 3 liegt auf der Versorgungsspannung U. Die Ansteuer-Einheit 7 dient zum Schalten der Transistoren 2, 3.
  • In 5 ist gezeigt, wie sich zwei der in 1 gezeigten Halbbrücken-Schaltungsanordnungen 1 zu einer Gleichstrom-Vollbrücke 10 verschalten lassen. Durch die Ansteuer-Einheit 7 werden die beiden Halbbrücken-Schaltungsanordnungen 1 gesteuert, die ihrerseits wiederum einen Motor M ansteuern.
  • In 4 ist gezeigt, wie sich durch eine Verschaltung dreier Halbbrücken-Schaltungsanordnungen 1 eine Drei-Phasen-Vollbrücken-Schaltungsanordnung 20 realisieren lässt. Die Drei-Phasen-Vollbrücken-Schaltungsanordnung 20 dient zum Ansteuern eines Drei-Phasen-Motors M.
  • Die in 4 und 5 gezeigten Halbbrücken-Schaltungsanordnungen 10, 20 weisen jeweils mehrere Halbbrücken-Schaltungsanordnungen 1 auf, wobei jede Halbbrücken-Schaltungsanordnung 1 einen n-Kanal-Transistor 2 und einen p-Kanal-Transistor 3 beinhaltet, die jeweils ein Sourcegebiet 4, ein Draingebiet 5 und ein Gate 6 aufweisen, und wobei das Sourcegebiet 4 des n-Kanal-Transistors 2 einer Halbbrücken-Schaltungsanordnung 1 mit dem Draingebiet 5 des p-Kanal-Transistors 3 derselben Halbbrücken-Schaltungsanordnung 1 elektrisch verbunden ist. Weiterhin ist jeweils eine Ansteuer-Einheit 7 vorgesehen, die mit den Gates 6 der n-Kanal-Transistoren 2 und der p-Kanal-Transistoren 3 elektrisch verbunden ist.
  • Sämtlichen Schaltungsanordnungen 1, 10 und 20 ist gemein, dass die sourceseitigen Enden der n-Kanal-Transistoren 2 jeweils auf Massenpotenzial liegen, wohingegen die drainseitigen Enden der p-Kanal-Transistoren 3 auf dem Versorgungspotenzial U liegen. Zur effektiven Realisierung der Schaltungsanordnungen 1, 10 und 20 sind jeweilige n-Kanal-Tran sistoren 2 und p-Kanal-Transistoren 3 als Source-Down-Transistoren realisiert.
  • Wie in 2 gezeigt ist, können bei der in 4 gezeigten Vollbrücken-Schaltungsanordnung 20 die Sourcekontakte sämtlicher n-Kanal-Transistoren 2 direkt auf einem Kühlkörper 21 aufliegen. Entsprechende Drainkontakte sowie Gatekontakte können dann auf der Vorderseite der n-Kanal-Transistoren 2 vorgesehen werden.
  • Auf dem Kühlkörper 21 ist weiterhin eine Isolationsschicht 22 vorgesehen, auf der wiederum eine Metallschicht 23 angeordnet ist. Auf der Metallschicht 23 sind drei p-Kanal-Transistoren 3 vorgesehen, deren jeweiliger Sourcekontakt (Sourceanschluss S) direkt auf der Metallschicht 23 aufliegt. Auf der Vorderseite der Transistoren 3 können dann Drain- sowie Gateanschlüsse D, G vorgesehen werden. Da die Sourcekontakte der p-Kanal-Transistoren 3 auf Drainspannung UD liegen, die Sourcekontakte der n-Kanal-Transistoren jedoch auf Massepotenzial sind, ist die Isolationsschicht 22 notwendig, da der Kühlkörper 21 aus leitfähigem Material besteht. Der Kühlkörper 21 kann beispielsweise die Chassis eines Fahrzeugs sein.
  • Jeder Drainanschluss D eines n-Kanal-Transistors 2 ist mit einem Drainanschluss D eines p-Kanal-Transistors 3 elektrisch verbunden (hier nicht gezeigt). Die Gateanschlüsse G der n-Kanal-Transistoren 2 sind mit den p-Kanal-Transistoren 3 einer hier nicht gezeigten Ansteuer-Einheit elektrisch verbunden.
  • Sämtliche n-Kanal-Transistoren 2 können zu einem gemeinsamen Chip C1 zusammengefasst werden. Analog können sämtliche p-Kanal-Transistoren 3 zu einem gemeinsamen Chip C2 zusammengefasst werden.
  • Wenn anstelle des gemeinsamen Kühlkörpers 21 zwei getrennte Kühlköper 211 , 212 verwendet werden, so kann sowohl auf die Isolationsschicht 22 als auch auf die Metallschicht 23 verzichtet werden. In diesem Fall liegt der Kühlkörper 212 selbst auf dem Potenzial UD.
  • In diesem Zusammenhang sei noch Folgendes angemerkt:
    Die heutigen Halbbrücken beinhalten entweder zwei Normal-MOSFETs (High-Side- und Low-Side-Schalter) oder einen p-Kanal- oder einen n-Kanal-MOSFET (Metall-Oxid-Semiconductor-Feldeffekttransistor). Die zweite Version setzt sich neuerdings mehr durch, da die Ansteuerschaltung einfacher als ein CMOS-IC ausgestaltet werden kann. Da aber die zur Zeit eingesetzten Transistoren von ”Drain-Down”-Art sind (Drain ist die Basischip-Rückseite), ist die Kühlung umständlich.
  • Die Halbbrücke wird mit Source-Down-MOSFETs realisiert.
  • Die beschriebenen Strukturen haben die Source-Elektrode auf der Rückseite des Basischips und können so gegen 0 V gekühlt werden, wenn die Halbbrücke mit einem n- und p-Kanal-Source-Down-MOSFET aufgebaut ist.
  • Die Source-Down-MOSFETs in n- und p-Kanal-Version können im Prinzip beliebig niederohmig sein, da es der erfindungsgemäße Aufbau ermöglicht – im Prinzip – beliebig niederohmige Transistoren zu realisieren.
  • Das in 2 gezeigte Aufbauprinzip kann selbstverständlich auch auf die in 5 gezeigte Schaltungsanordnung 10 angewandt werden.
  • Der in 6 gezeigte Feldeffekttransistor ist bekannt.
  • In 7 ist eine bevorzugte Ausführungsform eines p-Kanal-MOS-Feldeffekttransistors 30 gezeigt, der sich besonders vorteilhaft in den vorangehend beschriebenen Schaltungsanordnungen einsetzen lässt.
  • Der p-Kanal-Feldeffekttransistor 30 weist einen Vorderseitenkontakt 31, einen Rückseitenkontakt 32 sowie einen zwischen dem Vorderseitenkontakt 31 und dem Rückseitenkontakt 32 vorgesehenen Halbleiterkörper 33 auf. In dem Halbleiterkörper 33 sind vorgesehen:
    • – ein p-dotiertes Halbleitersubstrat 34,
    • – eine auf dem Halbleitersubstrat 34 angeordnete, als Bodygebiet dienende n-dotierte Halbleiterschicht 35,
    • – p-dotierte Sourcegebiete 36, die in der n-dotierten Halbleiterschicht 35 vorgesehen sind und, ausgehend von der dem Substrat abgewandten Hauptoberfläche 37 der n-dotierten Halbleiterschicht 35, mit dem Substrat in Verbindung stehen,
    • – p-dotierte Draingebiete 38, die in der n-dotierten Halbleiterschicht 35 vorgesehen sind und sich, ausgehend von der dem Substrat 34 abgewandten Hauptoberfläche 37 der n-dotierten Halbleiterschicht 35, in die n-dotierte Halbleiterschicht hinein erstrecken,
    • – gegenüber ihrer Umgebung isolierte Gateelektroden 39, durch die Stromflüsse zwischen den Sourcegebieten 36 und den Draingebieten 38 erzeugbar/steuerbar sind, und die sich, ausgehend von der dem Substrat 34 abgewandten Hauptoberfläche 37 der n-dotierten Halbleiterschicht 35, in die n-dotierte Halbleiterschicht 35 hinein erstrecken. Der Transistor ist als Source-Down-Transistor ausgeführt, indem der Rückseitenkontakt 32 als Sourceanschluss S dient, der Vorderseitenkontakt 31 als Drainanschluss D dient, das Substrat 34 als Sourceanschlussgebiet dient und zwischen der dem Substrat abgewandten Hauptoberfläche 37 der n-dotierten Halbleiterschicht 35 und dem Vorderseitenkontakt 31 eine Isolationsstruktur 40 angeordnet ist, derart, dass durch den Vorderseitenkontakt 31 nur die Draingebiete 38 kontaktiert werden.
  • In dem Halbleiterkörper 33 sind Source-Trenches vorgesehen (nicht zu sehen), die sich, ausgehend von der dem Substrat abgewandten Hauptoberfläche 37 der n-dotierten Halbleiterschicht 35, in die Sourcegebiete 36 hinein erstrecken. Die Source-Trenches sind mit leitfähigem Material, beispielsweise Polysilizium oder Metall, gefüllt.
  • Analog sind in dem Halbleiterkörper 33 Drain-Trenches vorgesehen, die sich, ausgehend von der dem Substrat 34 abgewandten Hauptoberfläche 37 der n-dotierten Halbleiterschicht 35, in die Draingebiete 38 hinein erstrecken. Die Drain-Trenches sind mit leitfähigem Material gefüllt.
  • Die Gateelektroden 39 sind in Gate-Trenches eingebettet, die sich, ausgehend von der dem Substrat abgewandten Hauptoberfläche 37 der n-dotierten Halbleiterschicht, in die n-dotierte Halbleiterschicht 35 hinein erstrecken.
  • In diesem Zusammenhang sei Folgendes angemerkt:
    Es sollen effektive, billige und niederohmige Bausteine für Halbbrücken entwickelt werden.
  • Da der parasitäre Bipolartransistor in den p-Kanal-MOSFETs naturgemäß relativ hohe Uceos aufweist (∼80–90% der UCBO), können als Kompromiss die p-Kanal-MOSFETs mit Floating-Body erstellt werden. Dadurch wird der Pitch sehr klein.
  • Die p+-Source- und p+-Drain-Säulen sind Trenches mit z. B. p+-Poly-Füllung und eventuell mit Metall- oder Silizidseele. Diese können unterschiedliche Öffnungsbreiten haben, um unterschiedlichen Tiefen zu realisieren. An die Trenches angrenzende p-n-Übergänge können durch Ausdiffusion aus der Poly-Füllung erzeugt werden. Die Dotierung der Trenchwände mittels Ionen-Implantation oder mittels Gasphase ist ebenfalls denkbar. Die Gate-Trenches können wie gewohnt hergestellt werden. Die Oxiddicke kann in Richtung Drain ansteigen. Die Aufbautechnik (Abscheiden mehrerer Epitaxieschichten und jeweiliger Diffusionsprozess) zur Erzeugung der n-Body-Zone und der p+-Säulen ist selbstverständlich auch möglich.
  • Um den Verstärkungsfaktor β des parasitären Bipolartransistors zu reduzieren, kann die Struktur noch bestrahlt, oder mit einer ”life-timing-killing”-Struktur (Rekombinationszone) versehen werden.
  • In 9 ist eine zweite Ausführungsform des erfindungsgemäßen Feldeffekttransistors gezeigt.
  • Ein p-Kanal-MOS-Feldeffekttransistor 50 weist einen Vorderseitenkontakt 51, einen Rückseitenkontakt 52 sowie einen zwischen Vorderseitenkontakt 51 und Rückseitenkontakt 52 vorgesehenen Halbleiterkörper 53 auf. In dem Halbleiterkörper 53 sind vorgesehen:
    • – ein p-dotiertes Halbleitersubstrat 54 und
    • – eine auf dem Halbleitersubstrat 54 angeordnete, als Bodygebiet dienende n-dotierte Halbleiterschicht 55,
    • – eine auf der n-dotierten Halbleiterschicht 55 angeordnete, als Draingebiet dienende p-dotierte Halbleiterschicht 56,
    • – Trenches 57, die sich, ausgehend von der dem Substrat abgewandten Hauptoberfläche 58 der p-dotierten Halbleiterschicht 56, bis in das Halbleitersubstrat 54 erstrecken, und
    • – Gateelektroden 59, die in die Trenches 57 eingebettet und gegenüber ihrer Umgebung isoliert sind, wobei mittels der Gateelektroden 59 Stromflüsse zwischen einem Sourceanschlussgebiet und dem Draingebiet 56 erzeugbar/steuerbar sind. Der Transistor ist als Source-Down-Transistor ausgeführt, indem der Rückseitenkontakt 52 als Sourceanschluss S dient, der Vorderseitenkontakt 51 als Drainanschluss D dient und das Substrat 54 als Sourceanschlussgebiet dient.
  • Das Draingebiet 56 weist einen hochdotierten Bereich 60, der dem Vorderseitenkontakt 51 zugewandt ist, und einen niedriger dotierten Bereich 61, der dem Rückseitenkontakt 52 zugewandt ist, auf.
  • Die vertikalen Positionen der oberen Enden der Gateelektroden 59 liegen vorzugsweise unterhalb der vertikalen Position der hochdotierten Bereiche 60 des Draingebiets 56.
  • Vorzugsweise weist zumindest eine der Gateelektroden 59 eine sich nach oben verjüngende Form auf, wie dies in der mittleren Gateelektrode angedeutet ist.
  • Die durch die Dotierung erzeugte Ladung innerhalb des niedriger dotierten Bereichs 61 des Draingebiets 56 beträgt vorzugsweise das Zweifache der Durchbruchsladung.
  • Die Dotierstärke des Draingebiets sollte, um den Emitterwirkungsgrad zu verringern, zumindest in einem an das Bodygebiet 55 angrenzenden Bereich 61 geringer ausfallen als die Dotierstärke des Bodygebiets 55 selbst.
  • Noch besser ist es, wie in 11 gezeigt ist, die Dotierstärke des Substrats 54 in einem an das Bodygebiet 55 angrenzenden Bereich 62 geringer ausfallen zu lassen als die Dotiestärke des Bodygebiets 55 selbst.
  • In sämtlichen beschriebenen Ausführungsformen kann innerhalb des Bodygebiets eine Rekombinationszone vorgesehen sein. Durch eine derartige Rekombinationszone kann die Spannungsfestigkeit des Feldeffekttransistors weiter erhöht werden.
  • In 10 ist gezeigt, wie sich die in den Trenches 57 befindliche Gateelektrodenstruktur 59 besonders vorteilhaft anschließen lässt.
  • P-Kanal-MOSFETs können mit floatender Body-Zone brauchbar bleiben, weil die Reduktion der Durchbruchspannung des parasitären p-n-p-Transistors tolerierbar ist (∼90% UCBO)).
  • In 9 reichen die Gate-Trenche ins p+-Substrat, und der floatende n-Body wird von dem Gateoxid-Bereich des Trench- Gates voll überdeckt. Eine p-Driftzone wird mit einem Maximum als Durchbruchsladung dotiert und teilweise schon mit dickem Gateoxid überdeckt. Oben wird die p+-Drain-Kontaktzone direkt, ohne Kontaktlöcher, mit dem ganzflächigen Drain-Metall kontaktiert. Das Gateoxid kann selbstverständlich kontinuierlich dicker werden, um die Wirkung der Kompensation voll auszunutzen.
  • Die Vorteile dieser Struktur sind: minimaler Pitch, beliebig hoher Drainspannungsbereich, herstellbar mit existierender Technologie. Mit reduzierter Lebensdauer in der n-Body-Zone (Bestrahlung oder Lebensdauer-Killing) kann die Spannungsfestigkeit weiter erhöht werden. Das Layout kann zellenartig, streifen- oder blockförmig, also zweckmäßig gewählt werden, um möglichst viel Kanalbreite zu erreichen. Die Gateelektrode kann bis über nicht angeschlossene p+-Drainzonen hinaufreichen, weil die nicht direkt kontaktierte, zusammenhängende p+-Drainzone hochohmig ist und praktisch keinen Strom zieht, aber für die Durchbruchspannung voll wirksam ist. Auf ähnliche Weise kann der Rand mit einer auf Dauerpotenzial gelegten, auf die Oberfläche ausgeführten Poly-Schicht, welche aus einem Gate-Ring-Rand ausgeht, erstellt werden.
  • Zur Verbesserung der Spannungsfestigkeit wird der Transistorverstärkungsfaktor β des parasitären Bipolartransistors, dessen Basis die Bodyzone ist, verringert. Dies kann z. B. mit einer Rekombinationszone im Body-Gebiet erfolgen. Alternativ kann die Struktur nach 11 mit einer Kontaktzone zur p-Source ausgestattet werden, welche keinen p+-Anschluss hat. Das mit Bezugsziffer 60 gekennzeichnete Gebiet kann also, wie im linken Teil der 11 angedeutet, weggelassen werden. Der so entstehende Metall (Al)-p-Übergang zwischen dem Vorderseitenkontakt 51 und dem niedrig dotierten p-Gebiet 61 ist nämlich immer ohmsch. Damit kann der Herstellungsprozess weiter vereinfacht werden.
  • Wenn die p-Zone niedriger dotiert ist als die Body-Zone, wird auch der Emitterwirkungsgrad des parasitären Bipolartransistors reduziert, was zur erwünschten β-Reduktion führt.
  • Die fehlende p+-Anschlussdotierung vereinfacht den Herstellungsprozess. Die Struktur ist einfach herzustellen und hat eine sehr hohe Packungsdichte (”kleiner Pitch”).

Claims (21)

  1. P-Kanal-MOS-Feldeffekttransistor (30), mit einem Vorderseitenkontakt (31), einem Rückseitenkontakt (32) sowie einem zwischen Vorderseitenkontakt (31) und Rückseitenkontakt (32) vorgesehenen Halbleiterkörper (33), wobei in dem Halbleiterkörper: – ein p-dotiertes Halbleitersubstrat (34), – eine auf dem Halbleitersubstrat (34) angeordnete, als floatendes Bodygebiet dienende n-dotierte Halbleiterschicht (35), – p-dotierte Sourcegebiete (36), die in der n-dotierten Halbleiterschicht (35) vorgesehen sind und, ausgehend von der dem Substrat (34) abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht (35), mit dem Substrat (34) in Verbindung stehen, – p-dotierte Draingebiete (38), die in der n-dotierten Halbleiterschicht (35) vorgesehen sind und sich, ausgehend von der dem Substrat (34) abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht (35), in die n-dotierte Halbleiterschicht (35) hinein erstrecken, – gegenüber ihrer Umgebung isolierte Gateelektroden (39), durch die Stromflüsse zwischen den Sourcegebieten (36) und den Draingebieten (38) erzeugbar/steuerbar sind, und die sich, ausgehend von der dem Substrat (34) abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht (35), in die n-dotierte Halbleiterschicht (35) hinein erstrecken, vorgesehen sind, wobei der Transistor als Source-Down-Transistor ausgeführt ist, indem: – der Rückseitenkontakt (32) als Sourceanschluss (S) dient, – der Vorderseitenkontakt (31) als Drainanschluss (D) dient, – das Substrat (34) als Sourceanschlussgebiet dient, – zwischen der dem Substrat (34) abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht (35) und dem Vorderseitenkontakt (31) eine Isolationsstruktur (40) ange ordnet ist, derart, dass durch den Vorderseitenkontakt (31) nur die Draingebiete (38) kontaktiert werden, – in dem Halbleiterkörper (33) Source-Trenches vorgesehen sind, die sich, ausgehend von der dem Substrat abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht (35), in die Sourcegebiete (36) hinein erstrecken, und/oder – in dem Halbleiterkörper (33) Drain-Trenches vorgesehen sind, die sich, ausgehend von der dem Substrat (34) abgewandten Hauptoberfläche (37) der n-dotierten Halbleiterschicht (35), in die Draingebiete (38) hinein erstrecken.
  2. Feldeffekttransistor (30) nach Anspruch 1, dadurch gekennzeichnet, dass die Source-Trenches mit leitfähigem Material gefüllt sind.
  3. Feldeffekttransistor (30) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Drain-Trenches mit leitfähigem Material gefüllt sind.
  4. P-Kanal-MOS-Feldeffekttransistor (50, 70) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Dotierstärke des Substrats (54) zumindest in einem an das Bodygebiet (55) angrenzenden Bereich (62) geringer ist als die Dotierstärke des Bodygebiets (55).
  5. Feldeffekttransistor (50, 70) nach Anspruch 4, dadurch gekennzeichnet, dass das Draingebiet (56) einen hochdotierten Bereich (60), der dem Vorderseitenkontakt (51) zugewandt ist, und einen niedriger dotierten Bereich (61) aufweist, der dem Rückseitenkontakt (52) zugewandt ist.
  6. Feldeffekttransistor (50, 70) nach Anspruch 5, dadurch gekennzeichnet, dass die vertikalen Positionen der oberen Enden der Gateelektroden (59) unterhalb der vertikalen Position des hochdotierten Bereichs (60) des Draingebiets (56) liegt.
  7. Feldeffekttransistor (50, 70) nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass zumindest eine Gateelektrode (59) eine sich nach oben verjüngende Form aufweist.
  8. Feldeffekttransistor (50, 70) nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die durch die Dotierung erzeugte Ladung innerhalb des niedriger dotierten Bereichs (61) des Draingebiets (56) das Zweifache der Durchbruchsladung beträgt.
  9. Feldeffekttransistor (50, 70) nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass die Dotierstärke des Draingebiets (56) zumindest in einem an das Bodygebiet (55) angrenzenden Bereich (61) geringer ist als die Dotierstärke des Bodygebiets (55).
  10. Feldeffekttransistor (50, 70) nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, dass innerhalb des Bodygebiets (55) eine Rekombinationszone vorgesehen ist.
  11. Halbbrücken-Schaltungsanordnung (1), mit: – einem n-Kanal-Transistor (2) und einem p-Kanal-Transistor (3), die jeweils ein Sourcegebiet (4), ein Draingebiet (5) und ein Gate (6) aufweisen, und – einer Ansteuer-Einheit (7), wobei das Sourcegebiet (4) des n-Kanal-Transistors (2) mit dem Draingebiet (5) des p-Kanal-Transistors (3), und die Ansteuer-Einheit (7) mit den Gates (6) des n-Kanal-Transistors (2) und des p-Kanal-Transistors (3) elektrisch verbunden sind, wobei der n-Kanal-Transistor (2) und der p-Kanal-Transistor (3) als Source-Down-Transistoren realisiert sind, und der p-Kanal-Transistor gemäß einem der Ansprüche 1 bis 10 ausgestaltet ist.
  12. Halbbrücken-Schaltungsanordnung (1) nach Anspruch 11, dadurch gekennzeichnet, dass der n-Kanal-Transistor (2) und der p-Kanal-Transistor (3) auf einem gemeinsamen Kühlkörper (21) aus elektrisch leitendem Material vorgesehen sind.
  13. Halbbrücken-Schaltungsanordnung (1) nach Anspruch 12, dadurch gekennzeichnet, dass ein Sourcebereich (5) des n-Kanal-Transistors direkt auf dem gemeinsamen Kühlkörper (21) aufliegt, und ein Sourcebereich (S) des p-Kanal-Transistors (3) direkt auf einer leitenden Schicht (23) aufliegt, wobei die leitende Schicht (23) gegenüber dem gemeinsamen Kühlkörper (21) mittels einer Isolationsstruktur (22) elektrisch isoliert ist.
  14. Halbbrücken-Schaltungsanordnung (1) nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass der gemeinsame Kühlkörper (21) auf Massepotenzial liegt.
  15. Halbbrücken-Schaltungsanordnung (1) nach Anspruch 11, dadurch gekennzeichnet, dass der Sourcebereich (S) des n-Kanal-Transistors (2) direkt auf einem ersten Kühlkörper (211 ), und der Sourcebereich (S) des p-Kanal-Transistors (3) direkt auf einem zweiten Kühlkörper (212 ) aufliegt, wobei der erste und der zweite Kühlkörper aus leitendem Material bestehen, und der erste Kühlkörper auf Massepotenzial, und der zweite Kühlkörper auf Versorgungspotenzial (11D ) liegt.
  16. Vollbrücken-Schaltungsanordnung (10, 20), mit: – wenigstens zwei Halbbrücken-Schaltungsanordnungen (1), wobei jede Halbbrücken-Schaltungsanordnung einen n-Kanal-Transistor (2) und einen p-Kanal-Transistor (3) beinhaltet, die jeweils ein Sourcegebiet (4), ein Draingebiet (5) und ein Gate (6) aufweisen, und wobei das Sourcegebiet (4) des n-Kanal-Transistors (2) einer Halbbrücken-Schaltungsanordnung (1) mit dem Draingebiet (5) des p-Kanal-Transistors (3) derselben Halbbrücken-Schaltungsanordnung (1) elektrisch verbunden ist, – einer Ansteuer-Einheit (7), die mit den Gates (6) der n-Kanal-Transistoren (2) und der p-Kanal-Transistoren (3) elektrisch verbunden ist, wobei die n-Kanal-Transistoren (2) und die p-Kanal-Transistoren (3) als Source-Down-Transistoren realisiert sind, und wenigstens ein p-Kanal-Transistor gemäß einem der Ansprüche 1 bis 10 ausgestaltet ist.
  17. Vollbrücken-Schaltungsanordnung (10, 20) nach Anspruch 16, dadurch gekennzeichnet, dass die n-Kanal-Transistoren (2) und die p-Kanal-Transistoren (3) auf einem gemeinsamen Kühlkörper (21) aus elektrisch leitendem Material vorgesehen sind.
  18. Vollbrücken-Schaltungsanordnung (10, 20) nach Anspruch 17, dadurch gekennzeichnet, dass die Sourcegebiete (4) der n-Kanal-Transistoren (2) Teile eines gemeinsamen Sourcebereichs (S) ausbilden, der direkt auf dem gemeinsamen Kühlkörper (21) aufliegt, und die Sourcegebiete (4) der p-Kanal-Transistoren (3) Teile eines gemeinsamen Sourcebereichs (S) ausbilden, der direkt auf einer leitenden Schicht (23) aufliegt, wobei die leitende Schicht (23) gegenüber dem gemeinsamen Kühlkörper (21) mittels einer Isolationsstruktur (22) elektrisch isoliert ist.
  19. Vollbrücken-Schaltungsanordnung (10, 20) nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass der gemeinsame Kühlkörper (21) auf Massepotenzial liegt.
  20. Vollbrücken-Schaltungsanordnung (10, 20) nach Anspruch 16, dadurch gekennzeichnet, dass die Sourcegebiete (4) der n-Kanal-Transistoren (2) Teile eines gemeinsamen Sourcebereichs (S) ausbilden, der direkt auf einem ersten Kühlkörper (211 ), und die Sourcegebiete (4) der p-Kanal-Transistoren (3) Teile eines gemeinsamen Sourcebereichs (S) ausbilden, der direkt auf einem zweiten Kühlkörper (212 ) aufliegt, wobei der erste und der zweite Kühlkörper aus leitendem Material bestehen, und der erste Kühlkörper auf Massepotenzial, und der zweite Kühlkörper auf Versorgungspotenzial (11D ) liegt.
  21. Vollbrücken-Schaltungsanordnung (10, 20) nach einem der Ansprüche 16 bis 20, dadurch gekennzeichnet, dass alle n-Kanal-Transistoren (2) zu einem ersten Chip (C1), und alle p-Kanal-Transistoren (3) zu einem zweiten Chip (C2) zusammengefasst sind.
DE200510013533 2005-03-23 2005-03-23 Halbbrücken-/Vollbrücken-Schaltungsanordnung sowie dafür geeigneter p-Kanal-MOS-Feldeffekttransistor Expired - Fee Related DE102005013533B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510013533 DE102005013533B4 (de) 2005-03-23 2005-03-23 Halbbrücken-/Vollbrücken-Schaltungsanordnung sowie dafür geeigneter p-Kanal-MOS-Feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510013533 DE102005013533B4 (de) 2005-03-23 2005-03-23 Halbbrücken-/Vollbrücken-Schaltungsanordnung sowie dafür geeigneter p-Kanal-MOS-Feldeffekttransistor

Publications (2)

Publication Number Publication Date
DE102005013533A1 DE102005013533A1 (de) 2006-10-26
DE102005013533B4 true DE102005013533B4 (de) 2010-04-29

Family

ID=37067707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510013533 Expired - Fee Related DE102005013533B4 (de) 2005-03-23 2005-03-23 Halbbrücken-/Vollbrücken-Schaltungsanordnung sowie dafür geeigneter p-Kanal-MOS-Feldeffekttransistor

Country Status (1)

Country Link
DE (1) DE102005013533B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087829B2 (en) 2011-08-05 2015-07-21 Infineon Technologies Ag Semiconductor arrangement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638439A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19638438A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
WO2000072359A2 (de) * 1999-05-21 2000-11-30 Infineon Technologies Ag Source-down-leistungstransistor
DE10249633A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Source-Down-Leistungstransistor
DE19935100B4 (de) * 1999-07-27 2004-10-28 Infineon Technologies Ag Halbbrückenkonfiguration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638439A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19638438A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
WO2000072359A2 (de) * 1999-05-21 2000-11-30 Infineon Technologies Ag Source-down-leistungstransistor
DE19935100B4 (de) * 1999-07-27 2004-10-28 Infineon Technologies Ag Halbbrückenkonfiguration
DE10249633A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Source-Down-Leistungstransistor

Also Published As

Publication number Publication date
DE102005013533A1 (de) 2006-10-26

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE60319898T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102008056574B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP0888639A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
WO2000033385A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102004041622A1 (de) Halbleiterbauteil
DE102013112608B4 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004029435A1 (de) Feldplattentrenchtransistor
DE102008055819A1 (de) Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung
DE102008059846A1 (de) Drain-Erweiterter Feldeffekttransistor
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE102004052610A1 (de) Anschluss, Ausgestaltung und Herstellung einer vergrabenen Halbleiterschicht (Buried-Layer)
DE102012104503A1 (de) Halbleitervorrichtung und integrierte Schaltung mit der Halbleitervorrichtung
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102007055290B4 (de) Halbleitervorrichtung
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE19647324B4 (de) Halbleiterbauelement
DE19534388A1 (de) IGBT-Transistorbauteil
DE102011079307B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee