DE102008055819A1 - Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102008055819A1
DE102008055819A1 DE102008055819A DE102008055819A DE102008055819A1 DE 102008055819 A1 DE102008055819 A1 DE 102008055819A1 DE 102008055819 A DE102008055819 A DE 102008055819A DE 102008055819 A DE102008055819 A DE 102008055819A DE 102008055819 A1 DE102008055819 A1 DE 102008055819A1
Authority
DE
Germany
Prior art keywords
conductivity type
density
low
type
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008055819A
Other languages
English (en)
Inventor
Sung Man Gwangmyeong-si Pang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008055819A1 publication Critical patent/DE102008055819A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement mit Gates sowohl eines vertikalen als auch eines horizontalen Typs und ein Verfahren zu seiner Herstellung zum Verwirklichen einer hohen Integration des Halbleiterbauelements und der Integration mit anderen Bauelementen bei gleichzeitiger Maximierung der Durchbruchspannung und der Schaltgeschwindigkeit und zum Verhindern von Schäden am Halbleiterbauelement.

Description

  • Diese Patentanmeldung beansprucht die Priorität der (am 5. November 2007 eingereichten) koreanischen Patentanmeldung Nr. 10-2007-0112124 , die hiermit durch Bezugnahme vollständig aufgenommen wird.
  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement und ein Verfahren zu seiner Herstellung und insbesondere auf einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Gates des vertikalen und des horizontalen Typs und ein Verfahren zu seiner Herstellung.
  • HINTERGRUND
  • Ein Leistungs-MOSFET hat eine viel einfachere Gate-Treiberschaltung als ein Bipolartransistor, weil er eine hohe Eingangsimpedanz hat. Außerdem ist der Leistungs-MOSFET als einpoliges Bauelement auch in Hinblick darauf vorteilhaft, dass er keine durch Ansammlung oder Rekombination irgendwelcher Minoritätsladungsträger bedingte Zeitverzögerung verursacht, während das Bauelement ausgeschaltet wird. Dementsprechend nahm die Verwendung des Leistungs-MOSFET auf den Gebieten Schaltnetzteil, Lampen-Vorschaltgerät, Motortreiberschaltung usw. zu.
  • Auf den Leistungs-MOSFET wurde im Allgemeinen unter Verwendung einer Planardiffusionstechnik eine Struktur eines doppelt diffundierten MOSFET (DMOSFET) angewendet. Doch wird ei ne Struktur eines MOSFET des Graben-Gate-Typs, Struktur eines MOSFET des Typs mit vertikalem Gate genannt, erforscht, bei der Gräben durch Ätzen eines Halbleitersubstrats bis auf eine vorbestimmte Tiefe ausgebildet sind und Gates in den Gräben ausgebildet sind. Der MOSFET des Graben-Gate-Typs ist imstande, eine hohe Integration und einen geringen Source-Drain-Durchlasswiderstand (Rds(on)) zu realisieren, indem er die Zellendichte je Flächeneinheit erhöht, während er einen Sperrschicht-Feldeffekttransistor-(JFET)-Widerstand zwischen den Bauelementen verringert.
  • Wie im Beispiel von 1 dargestellt, ist der MOSFET des Graben-Gate-Typs so aufgebaut, dass eine niedrigdichte N-Typ-Epitaxieschicht 2 auf und/oder über einem hochdichten N-Typ-Substrat 1 ausgebildet ist. Eine P-Typ-Epitaxieschicht 3 ist auf und/oder über der niedrigdichten N-Typ-Epitaxieschicht 2 ausgebildet. Die P-Typ-Epitaxieschicht 3 und die niedrigdichte N-Typ-Epitaxieschicht 2 sind bis auf eine vorbestimmte Tiefe geätzt, wodurch entsprechend ein Graben 4 ausgebildet ist. Eine Gate-Dielektrikumschicht 5 ist auf und/oder über Seitenwänden und einer Bodenwand des Grabens 4 aufgebracht. Eine Gate-Elektrode 6 ist auf und/oder über der Gate-Dielektrikumschicht 5 und zum Füllen des Grabens 4 ausgebildet. Ein hochdichtes N-Typ-Dotierstoffgebiet 7 ist auf und/oder über der P-Typ-Epitaxieschicht 3 um den mit der Gate-Elektrode 6 ausgebildeten Graben 4 ausgebildet. Entsprechend wird das hochdichte N-Typ-Dotierstoffgebiet 7 ein Source-Anschluss des MOSFET, während das hochdichte N-Typ-Substrat 1 ein Drain-Anschluss wird.
  • Doch der oben beschriebene MOSFET des Graben-Gate-Typs hat vielfältige Nachteile. Beispielsweise muss eine Unterseite des Substrats 1 elektrisch verbunden sein, um Signale an den Drain-Anschluss anzulegen. Daher kann der MOSFET des Graben-Gate-Typs nur als einzelnes Bauelement verwendet werden, ohne dass er mit einem Bauelement des horizontalen Typs integriert werden kann. Des Weiteren sind bei einem MOSFET mit Drain-Extension (DEMOS), bei dem es sich um ein Hochspannungsbauelement des horizontalen Typs handelt, Kanäle horizontal ausgebildet. Dementsprechend wird die von Chips belegte Fläche vergrößert, um wie gewünscht eine große Spannungs- und Strombelastbarkeit zu erzielen.
  • ZUSAMMENFASSUNG
  • Ausführungsformen beziehen sich auf ein Halbleiterbauelement und ein Verfahren zu seiner Herstellung und insbesondere auf einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) und ein Verfahren zur Herstellung desselben mit Gates des vertikalen Typs und Gates des horizontalen Typs.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs, das nicht nur eine hohe Integration, sondern auch die Integration mit anderen Bauelementen und eine Maximierung einer Durchbruchspannung hiervon ermöglicht, indem es Kanäle und Drains einbezieht, die in einer horizontalen Richtung ausgebildet sind, während es eine vertikale Kanalstruktur beibehält.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs, das mindestens eines von Folgendem umfassen kann: ein hochdichtes Halbleitersubstrat eines ersten Leitungstyps, eine auf und/oder über dem Halbleitersubstrat ausgebildete niedrigdichte Epitaxieschicht des ersten Leitungstyps, eine Vielzahl von beabstandet in einem vorbestimmten Gebiet der Epitaxie schicht ausgebildeten Basis-Gebieten eines zweiten Leitungstyps, eine Vielzahl von hochdichten Source-Gebieten des ersten Leitungstyps, die in den entsprechenden Basis-Gebieten mit Ausnahme der an einem oder beiden Anschlüssen des Bauelements angeordneten Basis-Gebieten ausgebildet sind, eine Vielzahl von hochdichten Drain-Gebieten des ersten Leitungstyps, die auf und/oder über der zwischen den entsprechenden Basis-Gebieten angeordneten Epitaxieschicht ausgebildet sind, eine Vielzahl von Gräben, welche die entsprechenden Source-Gebiete und die Basis-Gebiete durchdringen, eine in jedem der Gräben ausgebildete erste Gate-Elektrode, eine zwischen dem entsprechenden Drain-Gebiet und Basis-Gebiet ausgebildete Feldoxidschicht und eine Vielzahl von zweiten Gate-Elektroden, die auf und/oder über dem Basis-Gebiet zwischen dem entsprechenden Source-Gebiet und Drain-Gebiet ausgebildet sind, wobei ein hochdichtes Dotierstoffgebiet des zweiten Leitungstyps so in dem an einem oder beiden Anschlüssen des Halbleiterbauelements ausgebildeten Basis-Gebiet ausgebildet ist, dass eine Schutzdiode ausgebildet werden kann.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauelement, das mindestens eines von Folgendem umfassen kann: ein hochdichtes Substrat eines ersten Leitungstyps; eine niedrigdichte Epitaxieschicht des ersten Leitungstyps, die über dem hochdichten Substrat des ersten Leitungstyps ausgebildet ist; eine Vielzahl von ersten niedrigdichten Basis-Gebieten eines zweiten Leitungstyps und von zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps, die beabstandet in der niedrigdichten Epitaxieschicht des ersten Leitungstyps ausgebildet sind; ein hochdichtes Source-Gebiet des ersten Leitungstyps, das in den ersten und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps ausgebildet ist; ein hochdichtes Drain-Gebiet des ersten Leitungstyps, das in der Epitaxieschicht ausgebildet ist, die außerhalb der ersten und zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps angeordnet ist; ein hochdichtes Dotierstoffgebiet des zweiten Leitungstyps, das in den ersten niedrigdichten Basis-Gebieten des zweiten Leitungstyps ausgebildet ist; eine erste Gate-Elektrode, die so ausgebildet ist, dass sie sich durch das hochdichte Source-Gebiet des ersten Leitungstyps der zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps, die zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps und die ersten niedrigdichten Basis-Gebiete des zweiten Leitungstyps erstreckt; eine Feldoxidschicht, die über der niedrigdichten Epitaxieschicht des ersten Leitungstyps zwischen dem ersten und dem zweiten Basis-Gebiet und einem entsprechenden hochdichten Drain-Gebiet des ersten Leitungstyps ausgebildet ist; und eine zweite Gate-Elektrode, die über den ersten und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps zwischen dem hochdichten Source-Gebiet des ersten Leitungstyps und dem hochdichten Drain-Gebiet des ersten Leitungstyps ausgebildet ist.
  • Ausführungsformen beziehen sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements mit Gates eines vertikalen und eines horizontalen Typs, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden einer niedrigdichten Epitaxieschicht eines ersten Leitungstyps auf und/oder über einem hochdichten Substrat des ersten Leitungstyps, und dann Ausbilden einer Vielzahl auf und/oder über der Epitaxieschicht beabstandeter Basis-Gebiete eines zweiten Leitungstyps, und dann Ausbilden einer Vielzahl von hochdichten Source-Gebieten des ersten Leitungstyps in den entsprechenden Basis-Gebieten mit Ausnahme eines an einem oder beiden Anschlüssen des Halbleiterbauelements ausgebildeten Basis-Gebiets und einer Vielzahl von hochdichten Drain-Gebieten des ersten Leitungstyps auf der auf der Außenseite der Basis-Gebiete angeordneten Epitaxieschicht, und dann Ausbilden eines hochdichten Dotierstoffgebiets des zweiten Leitungstyps in dem darauf und/oder darüber an einem oder beiden Anschlüssen ausgebildeten Basis-Gebiet, und dann Ausbilden einer Vielzahl von Gräben, um die Mitten der Source-Gebiete und der Basis-Gebiete zu durchdringen, und dann Ausbilden einer ersten Gate-Elektrode in den entsprechenden Gräben, und dann Ausbilden einer Feldoxidschicht auf der zwischen dem Basis-Gebiet und dem Drain-Gebiet angeordneten Epitaxieschicht, und dann Ausbilden einer zweiten Gate-Elektrode auf dem zwischen dem Source-Gebiet und dem Drain-Gebiet angeordneten Basis-Gebiet.
  • Ausführungsformen beziehen sich [auf ein Verfahren], das mindestens einen der folgenden Schritte umfassen kann: Ausbilden einer Epitaxieschicht über einem Substrat; und dann gleichzeitiges Ausbilden einer Vielzahl von in der Epitaxieschicht beabstandeten ersten Basis-Gebieten und zweiten Basis-Gebieten; und dann gleichzeitiges Ausbilden eines Source-Gebiets in den ersten und zweiten Basis-Gebieten und eines Drain-Gebiets zwischen den ersten und zweiten Basis-Gebieten; und dann Ausbilden einer vom Source-Gebiet in den ersten Basis-Gebieten beabstandeten Schutzdiode; und dann Ausbilden einer Gate-Elektrode eines vertikalen Typs, die sich durch die ersten und zweiten Basis-Gebiete und teilweise in die Epitaxieschicht erstreckt, wobei die in den ersten Basisgebieten ausgebildete erste Gate-Elektrode zwischen dem Source-Gebiet und der Schutzdiode angeordnet ist; und dann Ausbilden einer LOCOS-Feldoxidschicht über der Epitaxieschicht zwischen dem Drain-Gebiet und den ersten und zweiten Basis-Gebieten; und dann Ausbilden einer Gate-Elektrode eines horizontalen Typs über der LOCOS-Feldoxidschicht.
  • Ausführungsformen beziehen sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden einer niedrigdichten Epitaxieschicht eines ersten Leitungstyps über einem hochdichtem Substrat des ersten Leitungstyps; und dann Ausbilden einer Vielzahl von in der niedrigdichten Epitaxieschicht des ersten Leitungstyps beabstandeten ersten niedrigdichten Basis-Gebieten eines zweiten Leitungstyps und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps; und dann gleichzeitiges Ausbilden eines hochdichten Source-Gebiets des ersten Leitungstyps in den ersten und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps und eines hochdichten Drain-Gebiets des ersten Leitungstyps in der Epitaxieschicht, die außerhalb der ersten und zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps angeordnet ist; und dann Ausbilden von hochdichten Dotierstoffgebieten des zweiten Leitungstyps in den ersten niedrigdichten Basis-Gebieten des zweiten Leitungstyps; und dann Ausbilden eines Grabens, um das hochdichte Source-Gebiet des ersten Leitungstyps der zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps, die zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps und die ersten niedrigdichten Basis-Gebiete des zweiten Leitungstyps zu durchdringen; und dann Ausbilden einer ersten Gate-Elektrode in einem entsprechenden Graben; und dann Ausbilden einer Feldoxidschicht über der niedrigdichten Epitaxieschicht des ersten Leitungstyps zwischen dem ersten und dem zweiten Basis-Gebiet und einem entsprechenden hochdichten Drain-Gebiet des ersten Leitungstyps; und dann Ausbilden einer zweiten Gate-Elektrode über den ersten und zweiten Basis-Gebieten zwischen dem hochdichten Source-Gebiet des ersten Leitungstyps und dem hochdichten Drain-Gebiet des ersten Leitungstyps.
  • ZEICHNUNGEN
  • Das Beispiel von 1 stellt einen MOSFET des Graben-Gate-Typs dar.
  • Die Beispiele von 2 bis 6 veranschaulichen ein Halbleiterbauelement mit Gates des vertikalen und des horizontalen Typs und ein Verfahren zu seiner Herstellung gemäß Ausführungsformen.
  • BESCHREIBUNG
  • Es wird nun im Einzelnen auf Ausführungsformen Bezug genommen, von denen in den begleitenden Figuren der Zeichnungen Beispiele veranschaulicht werden. Wo möglich, werden in allen Zeichnungen dieselben Bezugsziffern verwendet, um gleiche Teile zu bezeichnen.
  • Das Beispiel von 2 ist eine Querschnittsansicht, die den Aufbau eines Halbleiterbauelements mit Gates des vertikalen und des horizontalen Typs zeigt.
  • Wie im Beispiel von 2 dargestellt, ist eine niedrigdichte N-Typ-Epitaxieschicht 52 auf und/oder über einem hochdichten Substrat 50 ausgebildet, das einen ersten Leitungstyp wie z. B. einen N-Typ aufweist. Ein niedrigdichtes Basis-Gebiet 54, das einen zweiten Leitungstyp wie z. B. einen P-Typ aufweist, ist in der Epitaxieschicht 52 ausgebildet. Eine Vielzahl der Basis-Gebiete 54 können voneinander beabstandet bei einem vorbestimmten Gebiet der Epitaxieschicht 52 ausgebildet sein. Ein hochdichtes N-Typ-Source-Gebiet 56 ist im niedrigdichten Basis-Gebiet 54 ausgebildet. Ein hochdichtes N-Typ- Drain-Gebiet 57 ist in der Epitaxieschicht 52 angrenzend an das niedrigdichte Basis-Gebiet 54 ausgebildet. Ein Graben T ist auf einer vorbestimmten Tiefe in der Epitaxieschicht 52 ausgebildet und durchdringt das Source-Gebiet 56 und das Basis-Gebiet 54. Eine erste Gateoxidschicht 58 ist auf und/oder über Seitenwänden und einer Bodenwand des Grabens T ausgebildet, und eine erste Gate-Elektrode 60 ist auf und/oder über der ersten Gateoxidschicht 58 ausgebildet und füllt den Graben T. Eine zweite Gateoxidschicht 59 und eine zweite Gate-Elektrode 61 sind auf und/oder über dem niedrigdichten Basis-Gebiet 54 des zweiten Leitungstyps ausgebildet, das zwischen dem Source-Gebiet 56 und dem Drain-Gebiet 57 angeordnet ist. Ein Zwischenschichtdielektrikum 70 ist derart auf und/oder über einer obersten Oberfläche und Seitenwänden der ersten Gate-Elektrode 60 und der zweiten Gate-Elektrode 61 ausgebildet, dass ein Source-Kontaktloch und ein Gate-Kontaktloch beim Source-Gebiet 56 beziehungsweise beim Drain-Gebiet 57 ausgebildet sind. Eine Sourceleitungsschicht 81 und eine Drainleitungsschicht 82 sind so auf und/oder über dem Zwischenschichtdielektrikum 70 ausgebildet, dass sie durch die entsprechenden Kontaktlöcher mit dem Source-Gebiet 56 und dem Drain-Gebiet 57 in Verbindung stehen. Kontaktlöcher sind bei der ersten Gate-Elektrode 60 und der zweiten Gate-Elektrode 61 ausgebildet, und Gateleitungsschichten sind in Verbindung mit der ersten Gate-Elektrode 60 und der zweiten Gate-Elektrode 61 ausgebildet. Das Halbleiterbauelement kann daher unter Beibehaltung einer vertikalen Kanalstruktur zusätzlich in einer horizontalen Richtung ausgebildete Kanäle und Drains umfassen, wodurch seine Fläche verkleinert und die Integration mit anderen Bauelementen ermöglicht wird. Des Weiteren ist der Abstand zwischen dem Basis-Gebiet 54 und dem Drain-Gebiet 57 verkürzt, so dass die Größe des Halbleiterbauelements ab nimmt. Ein derartiges Design kann zu einer Abnahme einer inversen Durchbruchspannung führen.
  • Das Beispiel von 3 ist eine Draufsicht eines Halbleiterbauelements mit Gates des vertikalen und des horizontalen Typs, das Beispiel von 4 ist eine Querschnittsansicht entlang einer Linie I-I' des Beispiels von 3, und das Beispiel von 5 ist eine Querschnittsansicht entlang einer Linie II-II' des Beispiels von 3.
  • Wie in den Beispielen von 3 bis 5 dargestellt, ist ein Halbleiterbauelement mit Gates des vertikalen und des horizontalen Typs gemäß Ausführungsformen so aufgebaut, dass eine niedrigdichte N-Typ-Epitaxieschicht 12 auf und/oder über einer vergrabenen Schicht oder einem Substrat 10 hoher Dichte eines ersten Leitungstyps, z. B. eines N-Typs, ausgebildet ist. Ein Basis-Gebiet 14 niedriger Dichte eines zweiten Leitungstyps, z. B. eines P-Typs, ist in der Epitaxieschicht 12 ausgebildet. Das Basis-Gebiet 14 wird durch Implantieren von P-Typ-Dotierungsionen in einen vorbestimmten Teil der Epitaxieschicht 12 mit einer geometrischen Form ausgebildet, die einen Querschnitt eines Halbkreises wie einer Halbkugel, einer halbkugeligen Säule oder eines Kubus aufweist. Eine Vielzahl von Basis-Gebieten 14 kann beabstandet angeordnet sein. Ein hochdichtes N-Typ-Source-Gebiet 16 ist im Basis-Gebiet 14 ausgebildet, während ein hochdichtes N-Typ-Drain-Gebiet 17 angrenzend an das Basis-Gebiet 14 in der Epitaxieschicht 12 ausgebildet ist. Das Drain-Gebiet 17 kann in der Epitaxieschicht 12 in Zwischenräumen zwischen jeweiligen Basis-Gebieten 14 ausgebildet sein. Das Drain-Gebiet 17 kann sich durch die Epitaxieschicht 12 erstrecken, um mit der hochdichten vergrabenen N-Typ-Schicht oder dem Substrat 10 verbunden zu sein. Eine Lokale-Oxidation-von-Silizium-(LOCOS)-Feld oxidschicht 11 ist auf und/oder über der Epitaxieschicht 12 ausgebildet und zwischen dem Basis-Gebiet 14 und dem Drain-Gebiet 17 angeordnet. Die LOCOS-Feldoxidschicht 11 kann dazu dienen, die Durchbruchspannung zwischen einer horizontalen Gate-Elektrode 21, die anschließend ausgebildet wird, und dem Drain-Gebiet 17 zu erhöhen.
  • Ein Graben T ist auf einer vorbestimmten Tiefe in der Epitaxieschicht 12 ausgebildet und durchdringt das Source-Gebiet 16 und das Basis-Gebiet 14. Eine erste Gateoxidschicht 18 ist auf Seitenwänden und einer Bodenwand des Grabens T ausgebildet, und eine sich vertikal erstreckende erste Gate-Elektrode 20 ist auf und/oder über der ersten Gateoxidschicht 18 im Graben T ausgebildet. Eine zweite Gateoxidschicht 19 und die sich horizontal erstreckende zweite Gate-Elektrode 21 sind auf und/oder über der LOCOS-Feldoxidschicht 11 und dem zwischen dem Source-Gebiet 16 und dem Drain-Gebiet 17 angeordneten niedrigdichten Basis-Gebiet 14 des zweiten Leitungstyps ausgebildet. Eine Zwischendielektrikumschicht 30 ist derart auf und/oder über einer obersten Oberfläche und seitlichen Seitenwänden der ersten Gate-Elektrode 20 und der zweiten Gate-Elektrode 21 ausgebildet, dass ein Source-Kontaktloch und ein Gate-Kontaktloch beim Source-Gebiet 16 beziehungsweise Drain-Gebiet 17 ausgebildet sind. Eine Sourceleitungsschicht 41 und eine Drainleitungsschicht 42 sind so auf und/oder über der Zwischenschichtdielektrikum 30 ausgebildet, dass sie durch die jeweiligen Kontaktlöcher mit dem Source-Gebiet 16 und dem Drain-Gebiet 17 verbunden sind. Es sind auch Kontaktlöcher ausgebildet, welche die erste Gate-Elektrode 20 und die zweite Gate-Elektrode 21 freilegen, so dass die Gateleitungsschichten verbunden mit der ersten Gate-Elektrode 20 und der zweiten Gate-Elektrode 21 ausgebildet sind. Das heißt, dass die erste Gate-Elektrode 20 und die zweite Gate- Elektrode 21 an einem Anschluss des Halbleiterbauelements miteinander verbunden sind.
  • Von einem Hochspannungs-Halbleiterbauelement wird verlangt, dass es in einem AUS-Zustand eine hohe Spannung zwischen dem Drain und der Source erträgt, und dass es in einem EIN-Zustand eine große Menge hohen Strom zwischen dem Drain und der Source zulässt. Eine Body-Diode wird durch den P-N-Übergang des P-Typ-Basis-Gebiets 14 und der N-Typ-Epitaxieschicht 12 gebildet. Bei einem mit MOS-Elementen ausgestatteten Halbleiterbauelement gibt es, wenn eine Induktorlast durch einen Gegentaktaufbau oder Brückenaufbau angesteuert wird, einen Betriebsbereich eines Rückwärtsleiters und eines Vorwärtsleiters der Body-Diode. Wenn der Strom der Body-Diode groß ist, häufen sich Minoritätsladungsträger an und die Sperrung der Diode wird verzögert. Des Weiteren kann ein parasitärer Bipolartransistor betrieben werden.
  • Daher wird gemäß Ausführungsformen ein hochdichtes P-Typ-Dotierstoffgebiet 22 anstelle der Source-Gebiete in den Basis-Gebieten an einem oder beiden Anschlüssen des Halbleiterbauelements ausgebildet, um eine Schutzdiode auszubilden, um Schäden durch eine hohe Spannung am Halbleiterbauelement zu verhindern und gleichzeitig die Schaltgeschwindigkeit zu maximieren. Im Einzelnen wird die Schutzdiode an einem oder beiden Anschlüssen des Halbleiterbauelements mit Gates des vertikalen und des horizontalen Typs ausgebildet. Die selbe Struktur kann auf beide Anschlüsse angewendet werden.
  • Wie im Beispiel von 4 dargestellt, ist das erste hochdichte P-Typ-Dotierstoffgebiet 22 anstelle des Source-Gebiets in einem Basis-Gebiet 14a ausgebildet, das seitlich links von der ersten vertikalen Gate-Elektrode 20 angeordnet ist, die an einem Anschluss des Halbleiterbauelements ausgebildet ist, wodurch die Schutzdiode erzeugt wird.
  • Wie im Beispiel von 5 dargestellt, ist, während die Schutzdiode durch Ausbilden des hochdichten P-Typ-Dotierstoffgebiets 22 anstelle des Source-Gebiets im linken Basis-Gebiet 14a der ersten vertikalen Gate-Elektrode 20 am Anschluss ausgebildet ist, ein Source-Gebiet 16a auch in dem Basis-Gebiet 14a ausgebildet, das seitlich rechts von der ersten vertikalen Gate-Elektrode 20 am Anschluss angeordnet ist. Ferner ist ein zweites hochdichtes P-Typ-Dotierstoffgebiet 23 im Source-Gebiet 16a seitlich rechts von der ersten vertikalen Gate-Elektrode 20 am Anschluss ausgebildet. Das Flächenverhältnis des zweiten hochdichten P-Typ-Dotierstoffgebiets 23 zum Source-Gebiet 16a kann in einem Bereich zwischen ungefähr 1:10 bis 1:5 eingestellt werden. Demzufolge ist die Schutzdiode am Anschluss des Halbleiterbauelements ausgebildet, und eine Vorspannung des Basis-Gebiets 14 wird durch das hochdichte P-Typ-Dotierstoffgebiet 23 angelegt. Demgemäß kann das Halbleiterbauelement gegen Schäden durch die hohe Spannung geschützt werden, während seine Schaltgeschwindigkeit verbessert wird.
  • Die Beispiele von 6A bis 6E sind Querschnittsansichten entlang der Linie I-I' des Beispiels von 3, welche die Schritte der Herstellung eines Halbleiterbauelements gemäß Ausführungsformen darstellen.
  • Wie im Beispiel von 6A dargestellt, wird eine niedrigdichte N-Typ-Epitaxieschicht 12 auf und/oder über einem Substrat, das die vergrabene Schicht eines ersten Leitungstyps, beispielsweise eines N-Typs, umfasst, oder auf und/oder über einem Substrat 10 des ersten Leitungstyps, beispielsweise des N-Typs, aufgewachsen. Eine Vielzahl von niedrigdichten Basis-Gebieten 14, 14a eines zweiten Leitungstyps, beispielsweise des P-Typs, werden in der Epitaxieschicht 12 in beabstandeten vorbestimmten konstanten Abständen ausgebildet. Die Basis-Gebiete 14, 14a können mit einem von einem Querschnitt eines Rechtecks, einer Halbkugel, einer halbkugeligen Säule oder eines Kubus ausgebildet werden. Die Basis-Gebiete 14, 14a können erzeugt werden, indem Ionen von Bor (B) mit einer Dosierung in einem Bereich von ungefähr 1E13 bis 7E15 Ionen/cm2 (1013 bis 7·1015 Ionen/cm2) und einer Ionenimplantationsenergie in einem Bereich von ungefähr 40 bis 100 keV implantiert werden. Im Einzelnen wird eine erste lichtempfindliche Schicht 23 auf und/oder über der gesamten Oberfläche der Epitaxieschicht 12 aufgedampft und dann durch Belichtungs- und Entwicklungsvorgänge derart strukturiert, dass die Basis-Gebiete 14, 14a freiliegen. Unter Verwendung der strukturierten ersten lichtempfindlichen Schicht 23 als Maske werden die P-Typ-Dotierungsionen in die Epitaxieschicht 12 implantiert, wodurch die Basis-Gebiete 14, 14a erzeugt werden.
  • Wie im Beispiel von 6B dargestellt, werden dann die hochdichten Dotierungsionen des ersten Leitungstyps, z. B. des N-Typs, in die Basis-Gebiete 14, 14a und in einen zwischen den Basis-Gebieten 14, 14a angeordneten Bereich der Epitaxieschicht 12 implantiert, wodurch hochdichte N-Typ-Source-Gebiete 16, 16a und ein Drain-Gebiet 17 ausgebildet werden. Im Einzelnen wird, nachdem die erste lichtempfindliche Schicht 23 entfernt wurde, eine zweite lichtempfindliche Schicht 24 auf und/oder über der gesamten Oberfläche der Epitaxieschicht 12 aufgedampft und dann durch Belichtungs- und Entwicklungsvorgänge derart strukturiert, dass die Basis-Gebiete 14, 14a und ein zwischen den Basis-Gebieten 14, 14a angeordneter Bereich der Epitaxieschicht 12 freiliegen. Unter Verwendung der strukturierten zweiten lichtempfindlichen Schicht 24 als Maske werden N-Typ-Dotierungsionen mit hoher Dichte implantiert und erzeugen folglich die Source-Gebiete 16, 16a und das Drain-Gebiet 17. Arsen-(As)-Ionen werden mit einer Dosierung in einem Bereich von ungefähr 5E14 bis 1E16 Ionen/cm2 (5·1014 bis 1016 Ionen/cm2) und einer Ionenimplantationsenergie in einem Bereich zwischen ungefähr 20 und 100 keV implantiert. Wenn das Drain-Gebiet 17 mit der hochdichten vergrabenen N-Typ-Schicht oder dem Substrat 10 verbunden ist, wird eine höhere Ionenimplantationsenergie angewendet. Gemäß Ausführungsformen kann auch kein Source-Gebiet in dem an einem oder beiden Anschlüssen angeordneten Basis-Gebiet 14a ausgebildet werden, oder das Source-Gebiet 16a kann nur in einem Bereich des Basis-Gebiet 14a ausgebildet werden. Nachdem die zweite lichtempfindliche Schicht 24 entfernt wurde, wird das hochdichte P-Typ-Dotierstoffgebiet 22 durch Fotolithografie im Basis-Gebiet 14a (und/oder im Source-Gebiet 16a des Basis-Gebiets 14a) ausgebildet, wie in den Beispielen von 4 und 5 dargestellt ist.
  • Wie in den Beispielen der 6C und 6D dargestellt, wird eine Vielzahl von mittig in entsprechenden Basis-Gebieten 14, 14a angeordneten Gräben T so ausgebildet, dass sie das Source-Gebiet 16 und das Basis-Gebiet 14 durchdringen. Eine dritte lichtempfindliche Schicht 25 wird auf und/oder über der gesamten Oberfläche der Epitaxieschicht 12 aufgedampft und dann derart durch Belichtungs- und Entwicklungsvorgänge strukturiert, dass die Gebiete freiliegen, in denen die Gräben T ausgebildet werden. Die Epitaxieschicht 12 und das Basis-Gebiet 14 oder 14a werden unter Verwendung der strukturierten dritten lichtempfindlichen Schicht 25 als Maske teilweise geätzt, wodurch die Gräben T ausgebildet werden. Dann wird eine erste Gateoxidschicht 18 auf einer Innenwand von jedem Graben T ausgebildet, und eine leitende Schicht, beispielsweise ein mit Dotierstoffen aufgebrachtes Polysilizium, wird im Graben T und auf und/oder über der ersten Gateoxidschicht 18 ausgebildet. Demgemäß werden die ersten Gate-Elektroden 20 ausgebildet. Beispielsweise wird die Polysiliziumschicht bis zu einer mittleren Höhe der dritten lichtempfindlichen Schicht 25 ausgebildet, so dass sich die Polysiliziumschicht von der obersten Oberfläche der Basis-Gebiete 14, 14a ausdehnt. Die dritte lichtempfindliche Schicht 25 wird dann entfernt.
  • Wie im Beispiel von 6E dargestellt, wird eine LOCOS-Feldoxidschicht 11 auf und/oder über der zwischen dem Drain-Gebiet 17 und den Basis-Gebieten 14, 14a angeordneten Epitaxieschicht 12 ausgebildet. Die Feldoxidschicht 11 dient dazu, die Durchbruchspannung zwischen der horizontalen Gate-Elektrode 21 und dem Drain-Gebiet 17 zu erhöhen. Das hochdichte P-Typ-Dotierstoffgebiet 22 wird unter Verwendung einer lichtempfindlichen Schicht ausgebildet. Eine zweite Gateoxidschicht 19 und die zweite Gate-Elektrode 21 werden auf und/oder über den niedrigdichten Basis-Gebieten 14, 14a des zweiten Leitungstyps ausgebildet, die zwischen dem Source-Gebiet 16 und dem Drain-Gebiet 17 angeordnet sind. Ein Zwischenschichtdielektrikum 30 wird derart auf und/oder über einer obersten Oberfläche und seitlichen Seitenwänden der ersten Gate-Elektrode 20 und der zweiten Gate-Elektrode 21 ausgebildet, dass ein Source-Kontaktloch und ein Gate-Kontaktloch bei den Source-Gebieten 16, 16a beziehungsweise beim Drain-Gebiet 17 ausgebildet werden. Eine Sourceleitungsschicht 41 und eine Drainleitungsschicht 42 werden auf und/oder über dem Zwischenschichtdielektrikum 30 so ausgebildet, dass sie durch die jeweiligen Kontaktlöcher mit den Source-Gebieten 16a, 16b und dem Drain-Gebiet 17 verbunden sind. Die Kontaktlöcher werden bei der ersten Gate-Elektrode 20 und der zweiten Gate-Elektrode 21 ausgebildet, wodurch Gateleitungsschichten ausgebildet werden. Das heißt, dass die erste Gate-Elektrode 20 und die zweite Gate-Elektrode 21 an einem Anschluss des Halbleiterbauelements miteinander verbunden sind.
  • Gemäß Ausführungsformen haben ein Halbleiterbauelement mit Gates des vertikalen und des horizontalen Typs und ein Verfahren zu seiner Herstellung mindestens die folgenden Vorteile. Da Kanäle und Drains horizontal ausgebildet sind, während eine vertikale Kanalstruktur, die ein Vorteil eines MOS-Bauelements des Graben-Gate-Typs ist, beibehalten wird, kann nicht nur eine hohe Integration, sondern auch die Integration mit anderen Bauelementen verwirklicht werden. Ferner kann eine Durchbruchspannung des Halbleiterbauelements maximiert werden, weil die LOCOS-Oxidschicht auf und/oder über der zwischen dem Basis-Gebiet und dem Drain-Gebiet ausgebildeten Epitaxieschicht ausgebildet ist. Des Weiteren wird das hochdichte P-Typ-Dotierstoffgebiet 22 anstelle eines Source-Gebiets in dem seitlich von der ersten vertikalen Elektrode 20 des Anschlusses angeordneten Basis-Gebiet 14a ausgebildet, so das die Schutzdiode ausgebildet werden kann. Da das hochdichte P-Typ-Dotierstoffgebiet anstelle eines Source-Gebiets im Basis-Gebiet an einem oder beiden Anschlüssen ausgebildet ist und die Schutzdiode ausgebildet ist, kann das Halbleiterbauelement zudem vor einer Beschädigung durch die hohe Spannung bewahrt und zugleich in Hinblick auf die Arbeitsgeschwindigkeit verbessert werden.
  • Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fach leute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind verschiedene Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 10-2007-0112124 [0001]

Claims (20)

  1. Halbleiterbauelement, umfassend: ein hochdichtes Substrat eines ersten Leitungstyps; eine niedrigdichte Epitaxieschicht des ersten Leitungstyps, die über dem hochdichten Substrat des ersten Leitungstyps ausgebildet ist; eine Vielzahl von ersten niedrigdichten Basis-Gebieten eines zweiten Leitungstyps und von zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps, die beabstandet in der niedrigdichten Epitaxieschicht des ersten Leitungstyps ausgebildet sind; ein hochdichtes Source-Gebiet des ersten Leitungstyps, das in den ersten und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps ausgebildet ist; ein hochdichtes Drain-Gebiet des ersten Leitungstyps, das in der Epitaxieschicht ausgebildet ist, die außerhalb der ersten und zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps angeordnet ist; ein hochdichtes Dotierstoffgebiet des zweiten Leitungstyps, das in den ersten niedrigdichten Basis-Gebieten des zweiten Leitungstyps ausgebildet ist; eine erste Gate-Elektrode, die so ausgebildet ist, dass sie sich durch das hochdichte Source-Gebiet des ersten Leitungstyps der zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps, die zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps und die ersten niedrigdichten Basis-Gebiete des zweiten Leitungstyps erstreckt; eine Feldoxidschicht, die über der niedrigdichten Epitaxieschicht des ersten Leitungstyps zwischen dem ersten und dem zweiten Basis-Gebiet und einem entsprechenden hochdichten Drain-Gebiet des ersten Leitungstyps ausgebildet ist; und eine zweite Gate-Elektrode, die über den ersten und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps zwischen dem hochdichten Source-Gebiet des ersten Leitungstyps und dem hochdichten Drain-Gebiet des ersten Leitungstyps ausgebildet ist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die erste Gate-Elektrode in den ersten niedrigdichten Basis-Gebieten des zweiten Leitungstyps zwischen dem hochdichten Dotierstoffgebiet des zweiten Leitungstyps und dem hochdichten Source-Gebiet des ersten Leitungstyps ausgebildet ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die Gräben in der Mitte eines entsprechenden des ersten und des zweiten niedrigdichten Basis-Gebiets des zweiten Leitungstyps ausgebildet sind.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem das hochdichte Source-Gebiet des ersten Leitungstyps in den ersten niedrigdichten Basis-Gebieten des zweiten Leitungstyps ausgebildet ist, die seitlich auf einer Seite der ersten Gate-Elektrode angeordnet sind.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, bei dem das hochdichte Dotierstoffgebiet des zweiten Leitungstyps in den ersten niedrigdichten Basis-Gebieten des zweiten Leitungstyps ausgebildet ist, die seitlich auf einer anderen Seite der ersten Gate-Elektrode angeordnet sind.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem das hochdichte Dotierstoffgebiet des zweiten Leitungstyps eine Schutzdiode umfasst.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem das hochdichte Drain-Gebiet des ersten Leitungstyps mit dem hochdichten Substrat des ersten Leitungstyps elektrisch verbunden ist.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, ferner umfassend: eine Sourceleitung, welche die entsprechenden hochdichten Source-Gebiete des ersten Leitungstyps elektrisch verbindet; und eine Drainleitung, welche die entsprechenden hochdichten Drain-Gebiete des ersten Leitungstyps elektrisch verbindet;
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem die ersten Gate-Elektroden und die zweiten Gate-Elektroden an einem Anschluss des Halbleiterbauelements miteinander verbunden sind.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, bei dem die erste Gate-Elektrode eine Gate-Elektrode eines vertikalen Typs umfasst.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, bei dem die zweiten Gate-Elektroden Gate-Elektroden eines horizontalen Typs umfassen.
  12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, ferner umfassend eine Zwischendielektrikumschicht, die über einer obersten Oberfläche und seitlichen Seitenwänden der ersten Gate-Elektrode und der zweiten Gate-Elektrode ausgebildet ist.
  13. Halbleiterbauelement nach einem der Ansprüche 1 bis 12, ferner umfassend eine Sourceleitungsschicht, die mit einem entsprechenden hochdichten Source-Gebiet des ersten Leitungstyps elektrisch verbunden ist, und eine Drainleitungsschicht, die mit einem entsprechenden hochdichten Drain-Gebiet des ersten Leitungstyps elektrisch verbunden ist, über der Zwischendielektrikumschicht.
  14. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: Ausbilden einer niedrigdichten Epitaxieschicht eines ersten Leitungstyps über einem hochdichtem Substrat des ersten Leitungstyps; und dann Ausbilden einer Vielzahl von in der niedrigdichten Epitaxieschicht des ersten Leitungstyps beabstandeten ersten niedrigdichten Basis-Gebieten eines zweiten Leitungstyps und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps; und dann gleichzeitiges Ausbilden eines hochdichten Source-Gebiets des ersten Leitungstyps in den ersten und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps und eines hochdichten Drain-Gebiets des ersten Leitungstyps in der Epitaxieschicht, die außerhalb der ersten und zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps angeordnet ist; und dann Ausbilden hochdichter Dotierstoffgebiete des zweiten Leitungstyps in den ersten niedrigdichten Basis-Gebieten des zweiten Leitungstyps; und dann Ausbilden eines Grabens, um das hochdichte Source-Gebiet des ersten Leitungstyps der zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps, die zweiten niedrigdichten Basis-Gebiete des zweiten Leitungstyps und die ersten niedrigdichten Basis-Gebiete des zweiten Leitungstyps zu durchdringen; und dann Ausbilden einer ersten Gate-Elektrode in einem entsprechenden Graben; und dann Ausbilden einer Feldoxidschicht über der niedrigdichten Epitaxieschicht des ersten Leitungstyps zwischen den ersten und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps und einem entsprechenden hochdichten Drain-Gebiet des ersten Leitungstyps; und dann Ausbilden einer zweiten Gate-Elektrode über den ersten und zweiten niedrigdichten Basis-Gebieten des zweiten Leitungstyps zwischen dem hochdichten Source-Gebiet des ersten Leitungstyps und dem hochdichten Drain-Gebiet des ersten Leitungstyps.
  15. Verfahren nach Anspruch 14, bei dem die erste Gate-Elektrode in den ersten niedrigdichten Basis-Gebieten des zweiten Leitungstyps zwischen dem hochdichten Dotierstoffgebiet des zweiten Leitungstyps und dem hochdichten Source-Gebiet des ersten Leitungstyps ausgebildet wird.
  16. Verfahren nach Anspruch 14 oder 15, bei dem das hochdichte Drain-Gebiet des ersten Leitungstyps mit dem hochdichten Substrat des ersten Leitungstyps elektrisch verbunden wird.
  17. Verfahren, umfassend: Ausbilden einer Epitaxieschicht über einem Substrat; und dann gleichzeitiges Ausbilden einer Vielzahl von in der Epitaxieschicht beabstandeten ersten Basis-Gebieten und zweiten Basis-Gebieten; und dann gleichzeitiges Ausbilden eines Source-Gebiets in den ersten und zweiten Basis-Gebieten und eines Drain-Gebiets zwischen den ersten und zweiten Basis-Gebieten; und dann Ausbilden einer vom Source-Gebiet in den ersten Basis-Gebieten beabstandeten Schutzdiode; und dann Ausbilden einer Gate-Elektrode eines vertikalen Typs, die sich durch die ersten und zweiten Basis-Gebiete und teilweise in die Epitaxieschicht erstreckt, wobei die in den ersten Basisgebieten ausgebildete erste Gate-Elektrode zwischen dem Source-Gebiet und der Schutzdiode angeordnet ist; und dann Ausbilden einer LOCOS-Feldoxidschicht über der Epitaxieschicht zwischen dem Drain-Gebiet und den ersten und zweiten Basis-Gebieten; und dann Ausbilden einer Gate-Elektrode eines horizontalen Typs über der LOCOS-Feldoxidschicht.
  18. Verfahren nach Anspruch 17, bei dem jedes Drain-Gebiet mit dem Substrat elektrisch verbunden wird.
  19. Verfahren nach Anspruch 17 oder 18, ferner umfassend nach dem Ausbilden der Gate-Elektrode des vertikalen Typs und vor dem Ausbilden der Gate-Elektrode des horizontalen Typs: Ausbilden der LOCOS-Feldoxidschicht über der Epitaxieschicht zwischen dem Drain-Gebiet und den ersten und zweiten Basis-Gebieten.
  20. Verfahren nach einem der Ansprüche 17 bis 19, ferner umfassend nach dem Ausbilden der Gate-Elektrode des horizontalen Typs: Ausbilden einer Zwischendielektrikumschicht über einer obersten Oberfläche und seitlichen Seitenwänden der Gate-Elektrode des vertikalen Typs und der Gate-Elektrode des horizontalen Typs; und dann gleichzeitiges Ausbilden einer mit einem entsprechenden Source-Gebiet elektrisch verbundenen Sourceleitungsschicht und einer mit einem entsprechenden Drain-Gebiet elektrisch ver bundenen Drainleitungsschicht über der Zwischendielektrikumschicht.
DE102008055819A 2007-11-05 2008-11-04 Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung Withdrawn DE102008055819A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070112124A KR100953333B1 (ko) 2007-11-05 2007-11-05 수직형과 수평형 게이트를 갖는 반도체 소자 및 제조 방법
KR10-2007-0112124 2007-11-05

Publications (1)

Publication Number Publication Date
DE102008055819A1 true DE102008055819A1 (de) 2009-08-27

Family

ID=40587233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008055819A Withdrawn DE102008055819A1 (de) 2007-11-05 2008-11-04 Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US8022476B2 (de)
JP (1) JP2009117828A (de)
KR (1) KR100953333B1 (de)
CN (1) CN101431077B (de)
DE (1) DE102008055819A1 (de)
TW (1) TWI368950B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060128B1 (ko) * 2009-09-11 2011-08-29 (주) 트리노테크놀로지 모스 게이트 전력 반도체 소자
US8519477B2 (en) * 2009-11-20 2013-08-27 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates and trenched channel stop gates in termination
US8264035B2 (en) * 2010-03-26 2012-09-11 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices
CN102241217A (zh) * 2010-12-08 2011-11-16 上海市黄浦区新凌小学 多功能计算笔
WO2012106834A1 (en) * 2011-02-12 2012-08-16 Freescale Semiconductor, Inc. Are Semiconductor device and related fabrication methods
US8587074B2 (en) 2011-05-05 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Device having a gate stack
CN103548132B (zh) * 2011-06-30 2016-10-26 富士电机株式会社 半导体器件的制造方法
JP2013069861A (ja) 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
CN102496568B (zh) * 2011-12-27 2014-01-01 上海先进半导体制造股份有限公司 沟槽功率器件结构的制造方法
JP5223041B1 (ja) * 2012-02-10 2013-06-26 パナソニック株式会社 半導体装置及びその製造方法
US9087894B2 (en) 2012-02-10 2015-07-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device
ITTO20120742A1 (it) * 2012-08-24 2014-02-25 St Microelectronics Srl Dispositivo a semiconduttore con modalita' operative lineare e a commutazione migliorate, metodo di fabbricazione del dispositivo a semiconduttore, e metodo di polarizzazione del dispositivo a semiconduttore
DE102014202030A1 (de) * 2014-02-05 2015-08-06 Robert Bosch Gmbh Gleichrichterschaltung, elektronisches Bauelement, Generator und Verfahren zum Betreiben einer Gleichrichterschaltung
US10312151B1 (en) * 2017-11-20 2019-06-04 International Business Machines Corporation Monolithic co-integration of MOSFET and JFET for neuromorphic/cognitive circuit applications
US10741551B2 (en) * 2018-12-28 2020-08-11 General Electric Company Integrated vertical and lateral semiconductor devices
TW202215662A (zh) * 2020-10-05 2022-04-16 美商電源整合公司 垂直場效電晶體、場效電晶體以及疊接裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070112124A (ko) 2004-12-31 2007-11-22 구글 인코포레이티드 개인화된 네비게이션 라우팅

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249366A (ja) * 1984-05-25 1985-12-10 Hitachi Ltd 半導体装置
JP3617950B2 (ja) 1991-08-08 2005-02-09 株式会社東芝 半導体素子
US6163051A (en) * 1995-08-24 2000-12-19 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
DE19638439C2 (de) * 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
JPH11135778A (ja) * 1997-10-28 1999-05-21 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JPH11168211A (ja) * 1997-12-02 1999-06-22 Toyota Central Res & Dev Lab Inc 半導体装置
JP4816834B2 (ja) * 1999-05-21 2011-11-16 日産自動車株式会社 半導体装置
GB0003185D0 (en) * 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6649975B2 (en) * 2000-11-16 2003-11-18 Silicon Semiconductor Corporation Vertical power devices having trench-based electrodes therein
JP2002353452A (ja) 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
JP3979258B2 (ja) * 2002-05-21 2007-09-19 富士電機デバイステクノロジー株式会社 Ｍｉｓ半導体装置およびその製造方法
US7459750B2 (en) * 2002-12-10 2008-12-02 Nxp B.V. Integrated half-bridge power circuit
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
JP2005285913A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4843930B2 (ja) * 2004-10-27 2011-12-21 富士電機株式会社 半導体装置およびその製造方法
JP2006140372A (ja) * 2004-11-15 2006-06-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7566931B2 (en) * 2005-04-18 2009-07-28 Fairchild Semiconductor Corporation Monolithically-integrated buck converter
US7537970B2 (en) * 2006-03-06 2009-05-26 Semiconductor Components Industries, L.L.C. Bi-directional transistor with by-pass path and method therefor
JP2008034649A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置
KR100777593B1 (ko) * 2006-12-27 2007-11-16 동부일렉트로닉스 주식회사 트랜치 게이트 모스 소자 및 그 제조 방법
JP5132977B2 (ja) * 2007-04-26 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070112124A (ko) 2004-12-31 2007-11-22 구글 인코포레이티드 개인화된 네비게이션 라우팅

Also Published As

Publication number Publication date
JP2009117828A (ja) 2009-05-28
US20090114980A1 (en) 2009-05-07
KR20090046147A (ko) 2009-05-11
KR100953333B1 (ko) 2010-04-20
TW200921803A (en) 2009-05-16
US8022476B2 (en) 2011-09-20
CN101431077B (zh) 2011-05-04
TWI368950B (en) 2012-07-21
CN101431077A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
DE102008055819A1 (de) Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung
DE102007017002B4 (de) SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102011080891B4 (de) Halbleitervorrichtung
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102015221466B4 (de) Leistungshalbleitervorrichtung
DE112012004985B4 (de) Halbleitervorrichtung
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102010036501A1 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102008023316A1 (de) Halbleitereinrichtung
DE102013112608B4 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112016006380T5 (de) Halbleiterbauelement
DE102004057791B4 (de) Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102004057235B4 (de) Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102013107761A1 (de) Halbleitervorrichtung mit einer Diode und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601