CN103794640B - 包括单元区域和边缘区域的超结半导体器件 - Google Patents

包括单元区域和边缘区域的超结半导体器件 Download PDF

Info

Publication number
CN103794640B
CN103794640B CN201310038245.9A CN201310038245A CN103794640B CN 103794640 B CN103794640 B CN 103794640B CN 201310038245 A CN201310038245 A CN 201310038245A CN 103794640 B CN103794640 B CN 103794640B
Authority
CN
China
Prior art keywords
area
region
fringe region
super
unit area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310038245.9A
Other languages
English (en)
Other versions
CN103794640A (zh
Inventor
F.希尔勒
M.施密特
T.瓦尔斯
H.韦伯
R.韦斯
A.威尔梅罗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103794640A publication Critical patent/CN103794640A/zh
Application granted granted Critical
Publication of CN103794640B publication Critical patent/CN103794640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及包括单元区域和边缘区域的超结半导体器件。一种超结半导体器件可以包括单元区域中的一个或更多个掺杂区。漂移层提供在第一导电类型的掺杂层和一个或更多个掺杂区之间。漂移层包括第一导电类型的第一区域和第二导电类型的第二区域，第二导电类型与第一导电类型相反。在围绕单元区域的边缘区域中，第一区域可以包括在第一方向上分离第二区域的第一部分以及在与第一方向正交的第二方向上分离第二区域的第二部分。第一和第二部分被布置为使得边缘区域中的最长的第二区域至多是与该最长的第二区域平行的边缘区域的尺寸的一半长。

Description

包括单元区域和边缘区域的超结半导体器件
技术领域
本发明涉及包括单元区域和边缘区域的超结半导体器件。
背景技术
超结半导体器件的漂移层典型地包括n掺杂和p掺杂列。n掺杂列中的高杂质浓度导致了半导体器件的低导通电阻。另一方面，当施加反向电压时，耗尽区在n掺杂列和p掺杂列之间在横向方向上延伸，使得尽管n掺杂列中的高杂质浓度但仍可以实现高反向击穿电压。期望改进超结半导体器件的正向和反向特性。
发明内容
根据一个实施例，一种超结半导体器件包括单元区域中的一个或更多个掺杂区。漂移层提供在第一导电类型的掺杂层和一个或更多个掺杂区之间。漂移层包括第一导电类型的第一区域和第二导电类型的第二区域，第二导电类型与第一导电类型相反。在围绕单元区域的边缘区域中，第一区域包括在第一方向上分离第二区域的第一部分以及在与第一方向正交的第二方向上分离第二区域的第二部分。第一和第二部分被布置为使得边缘区域中的最长的第二区域至多是与最长的第二区域平行的边缘区域的尺寸的一半长。
根据另一实施例，一种超结半导体器件包括在单元区域中形成的一个或更多个掺杂区。漂移层提供在一个或更多个掺杂区和第一导电类型的掺杂层之间。漂移层包括第一导电类型的第一区域和第二导电类型的第二区域，第二导电类型与第一导电类型相反。在围绕单元区域的边缘区域中，第一区域的部分使边缘区域的第二区域与单元区域中的第二区域分离。耦接元件提供在单元区域的至少一个第二区域和边缘区域的一个第二区域之间。耦接元件适于至少在第一状态下将单元区域的该至少一个第二部分与边缘区域的该一个第二部分电耦接。
根据另一实施例，一种超结半导体器件包括在单元区域中形成的一个或更多个掺杂区。漂移层提供在一个或更多个掺杂区和第一导电类型的掺杂层之间。漂移层包括交替布置的带形的第一导电类型的第一区域和带形的第二导电类型的第二区域，第二导电类型与第一导电类型相反。在围绕单元区域的边缘区域中，第一和第二区域在距第一表面的第一距离处形成。
根据涉及一种制造超结半导体器件的方法的实施例，漂移层的至少一部分在第一导电类型的掺杂层上形成。使用带开口的一个或更多个注入掩模将第一导电类型的第一掺杂剂和第二导电类型的第二掺杂剂注入到漂移层中，其中以交替的顺序形成第一导电类型的带形的第一注入区域和第二导电类型的带形的第二注入区域。执行热处理，用于控制来自注入区域的注入的第一和第二掺杂剂的扩散，以形成第一导电类型的带形的第一区域和第二导电类型的带形的第二区域。
在阅读以下详细描述并且观看附图之后，本领域技术人员将认识到另外的特征和优点。
附图说明
附图被包括以提供对本发明的进一步的理解并且被并入本说明书并构成本说明书的一部分。附图图示了本发明的实施例并且连同描述一起用于解释本发明的原理。本发明的其他实施例以及预期的优点当通过参照以下详细描述而变得更好理解时将被容易地认识到。
图1A是根据涉及边缘区域中的互连的第一导电类型的第一区域的实施例的超结半导体器件在与半导体管芯表面平行的平面中的示意性横截面视图。
图1B是图1A的超结半导体器件沿线B-B的示意性横截面视图。
图2A是根据涉及沿单元区域的边缘连接的第一区域的实施例的、用于图示第一和第二区域的布置的超结半导体器件的半导体管芯的示意性平面视图。
图2B是根据涉及从单元区域突出到边缘区域中的第一和第二区域的实施例的、用于图示第一和第二区域的布置的超结半导体器件的半导体管芯的示意性平面视图。
图2C是根据涉及在边缘区域中正交取向的第一和第二区域的实施例的、用于图示第一和第二区域的布置的超结半导体器件的半导体管芯的示意性平面视图。
图2D是根据涉及边缘区域中的竖直分段的第二区域的实施例的、超结半导体器件的一部分的示意性横截面视图。
图3A是根据涉及用于连接边缘区域和单元区域的第二区域的耦接元件的实施例的、超结半导体器件的半导体管芯的示意性平面视图。
图3B是图3A的超结半导体器件的一部分沿线B-B的示意性横截面视图。
图4A是根据提供增强型可控耦接元件和不可控耦接元件的实施例的、超结半导体器件的半导体管芯的示意性平面视图。
图4B是图4A的超结半导体器件沿线B-B的示意性横截面视图。
图5A是根据涉及耗尽型可控耦接元件以及从单元区域突出到边缘区域中的第一和第二区域的实施例的、超结半导体器件的半导体管芯的示意性平面视图。
图5B是图5A的超结半导体器件沿线B-B的示意性横截面视图。
图6A是根据涉及环形可控耦接元件以及边缘区域中的正交的第一和第二区域的实施例的、超结半导体器件的半导体管芯的示意性平面视图。
图6B是根据涉及两件式可控耦接元件以及边缘区域中的正交的第一和第二区域的实施例的、超结半导体器件的半导体管芯的示意性平面视图。
图7A是根据提供结终止区的实施例的、超结半导体器件的半导体本体的边缘区域的示意性横截面视图。
图7B是根据提供浅边缘注入区的实施例的、超结半导体器件的边缘区域的一部分的示意性透视图。
图7C是根据提供结终止区的埋入延伸的实施例的、超结半导体器件的半导体本体的边缘区域的示意性横截面视图。
图7D是根据提供具有弯曲内缘的场电极的实施例的、超结半导体器件的半导体管芯的角部分的示意性平面视图。
图8A是根据提供弯曲环形注入区的实施例的、超结半导体器件的半导体管芯的角部分的示意性平面视图。
图8B是根据提供具有笔直和弯曲部分的环形注入区的实施例的、超结半导体器件的半导体管芯的角部分的示意性平面视图。
图9A是根据涉及边缘区域中的减薄的第一和第二区域的实施例的、超结半导体器件的半导体管芯的角部分的示意性平面视图。
图9B是根据具有边缘区域中的减薄的第一和第二区域以及带笔直和弯曲部分的环形注入区的实施例的、超结半导体器件的半导体管芯的角部分的示意性平面视图。
图9C是根据提供具有比正交部分宽的角部分的框状过渡区域的实施例的、超结半导体器件的半导体管芯的一部分的示意性平面视图。
图9D是根据涉及具有比正交部分窄的角部分的框状过渡区域的实施例的、超结半导体器件的半导体管芯的角部分的示意性平面视图。
图10A是根据另一实施例的制造超结半导体器件的方法的示意性流程图。
图10B是用于图示关于制造超结半导体器件的实施例的叠置的掩模开口的示意性平面视图。
图10C是根据提供场板的实施例的、超结半导体器件的半导体本体的边缘区域的示意性横截面视图。
具体实施方式
在下面的详细描述中，参照构成该详细描述的一部分的附图，并且在附图中借助于图示示出了其中可以实践本发明的具体实施例。将理解，可以利用其他实施例并且在不偏离本发明的范围的情况下可以进行结构或逻辑上的修改。例如，针对一个实施例图示或描述的特征可以用于其他实施例或者与其他实施例结合使用以产生又一实施例。本发明意图包括这样的修改和变化。使用具体的语言描述了这些示例，这些语言不应被解释为对所附权利要求的范围的限制。附图并非依比例绘制并且仅用于说明性目的。为了清楚起见，如果未作另外说明，在不同的附图中相同的元件由相同的附图标记表示。
术语“具有”、“包含”、“包括（including、comprising）”等是开放的并且这些术语指示所陈述的结构、元件或特征的存在，但是并未排除另外的元件或特征。除非上下文明确指示其他情况，否则冠词“一个（a、an）”以及“该”旨在包括复数和单数。
附图通过接着掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意味着比“n”掺杂区域的掺杂浓度低的掺杂浓度，而“n+”掺杂区域具有比“n-”掺杂区域高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可能具有相同或不同的绝对掺杂浓度。
术语“电连接”描述了电连接在一起的元件之间的低欧姆连接，例如相关元件之间的直接接触或者经由金属和/或高掺杂半导体的连接。术语“电耦接”包括，适于信号传输的一个或更多个中间元件可以提供在电耦接的元件之间，例如可被控制以在第一状态下临时提供低欧姆连接并且在第二状态下临时提供高欧姆电解耦的元件。
图1A和1B涉及超结半导体器件500，其中图1A是由图1B中的线A-A指示的、与半导体本体100的第一表面101平行的平面中的横截面视图。图1B是沿图1A中的线B-B的、与图1A的横截面平面垂直的横截面视图。
超结半导体器件500的半导体本体100由单晶半导体材料提供，例如硅Si、碳化硅SiC、锗Ge、锗硅晶体SiGe或者砷化镓GaAs。半导体本体100具有第一表面101和与第一表面101平行的第二表面102。第一和第二表面101、102之间的距离高达几百微米或更大并且与反向击穿电压密切相关，反向击穿电压是使半导体器件500击穿的在反向方向上的最小施加电压。半导体本体100可以具有矩形形状，其边缘长度在几毫米的范围内。第一和第二表面101、102的法线限定了竖直方向并且与法线正交的方向是横向方向。
半导体本体100包括第一导电类型的掺杂层130。掺杂层130中的净掺杂剂浓度是相对高的并且作为示例，可以至少是1017cm-3。掺杂层130可以沿与第二表面102平行的半导体本体100的整个横截面平面延伸。根据一个实施例，掺杂层130直接邻接第二表面102。根据其他实施例，另外的层可以提供在掺杂层130和第二表面102之间。例如，与第一导电类型相反的第二导电类型的另一掺杂层可以布置在掺杂层130和第二表面102之间。
掺杂层130和漂移层120之间的界面与第一和第二表面101、102平行。漂移层120在第一表面101和掺杂层130之间形成。漂移层120包括第一导电类型的第一区域121和第二导电类型的第二区域122。第二区域122可以与掺杂层130直接接触。根据其他实施例，第二区域122被形成为远离掺杂层130，使得漂移层120包括在一方面的第一和第二区域121、122的埋入边缘与在另一方面的掺杂层130之间延伸的第一导电类型的连续部分。
半导体本体100包括单元区域210和在横向方向上围绕单元区域210的边缘区域290。边缘区域290沿半导体本体100的边缘延伸。边缘区域290可以直接邻接单元区域210。根据其他实施例，过渡区域可以分离边缘区域和单元区域290、210，其中在过渡区域中可以不存在表征单元区域210或边缘区域290的一些特征。
半导体本体100进一步包括在单元区域210中形成的一个或更多个掺杂区110。一个或更多个掺杂区110具有相同的导电类型。在半导体器件500的导通状态下，导通状态电流或正向电流通过漂移层120在一个或更多个掺杂区110和掺杂层130之间流动。
根据一个实施例，提供第一导电类型的多个掺杂区110，其中每个掺杂区110直接邻接第二导电类型的基区115。每个基区115可以直接邻接单元区域210中的至少一个第一区域121和一个第二区域122以形成超结IGFET（绝缘栅场效应晶体管）或者超结IGBT（绝缘栅双极型晶体管）器件。根据另一实施例，第二导电类型的一个单掺杂区110直接邻接单元区域210中的第一和第二部分121、122以形成超结二极管。
至少掺杂区110在单元区域210内排他地形成并且不存在于边缘区域290中。基区115提供在单元区域210中并且可以存在于或者不存在于边缘区域290中。
对于IGFET和IGBT，栅极电极结构150可以被提供为控制掺杂区110和相应的第一区域121之间的基区115中的少数电荷载流子分布。栅极电介质151可以在栅极电极结构150和相应的基区115之间形成。栅极电极结构150可以布置在第一表面101上方。根据其他实施例，栅极电极结构150可以提供在从第一表面101延伸到半导体本体100中的沟槽中。
第一电极191可以通过栅极电极结构150之间的介电层180中的开口电连接到掺杂区110和基区115，其中在与第一电极191直接接触的基区115中可以形成高掺杂接触区。第一电极191和半导体本体100之间的介电层180可以使第一电极191与边缘区域290中的第一区域121以及栅极电极结构150电绝缘。
第二电极192可以直接邻接掺杂层130。根据涉及IGBT的实施例，第二导电类型的另一掺杂层可以在掺杂层130和第二电极192之间形成。根据图示实施例，第一导电类型是n型，第二导电类型是p型，第一电极191是源极电极，掺杂区110是源极区，并且第二电极192是漏极电极。根据其他实施例，第一导电类型是p型。
根据涉及边缘区域290中的第一导电类型的连接区域的实施例，边缘区域290中的第一区域291包括在第一方向上分离第二区域122的第一部分121a以及在与第一方向正交的第二方向上分离第二区域122的第二部分121b。至少一些第一部分121a的宽度和至少一些第二部分121b的宽度等于或大于单元区域210中的第一区域121的平均宽度。第一部分121a可以具有均匀的第一宽度并且第二部分121b可以具有均匀的第二宽度123，其中宽度是在各个第一或第二部分121a、121b的相对侧的最近的相邻的第二区域122之间的距离。
第一和第二部分121a、121b被布置为使得边缘区域290中的最长的第二区域122至多是与最长的第二区域122平行的边缘区域的尺寸的一半长。根据一个实施例，边缘区域290中的最长的第二区域122可以至多是单元区域210中的任何第二区域122的一半长。
根据另一实施例，在位于单元区域210的第一和第二区域121、122投影到其中的单元区域210的各边的第一边缘区域291中，第一部分121a沿第二方向的比线电阻至少等于第二部分121b沿第一方向的比线电阻，其中不同的宽度可以补偿第一和第二部分121a、121b中的不同的掺杂剂浓度。在沿与第一和第二区域121、122的投影方向平行的单元区域210的两条边延伸的第二边缘区域292中，第二部分121b沿第一方向的比线电阻至少等于第一部分121a沿第二方向的比线电阻，其中不同的宽度可以补偿第一和第二部分121a、121b中的不同的掺杂剂浓度。
边缘区域290中的第一和第二部分121a、121b的布置提供了第二区域122之间的间隙，导致边缘区域290的至少一部分、大部分或者全部的第一区域121a、121b与单元区域210中的第一区域121的低欧姆连接，使得即便是边缘区域290中的至少一些第一区域121a、121b也能够承载一部分导通状态电流并且对器件的导通电阻的进一步减少有贡献。
第一和第二区域121、122可以是带形的，其中单元区域210中的第一区域121可以具有均匀的宽度。根据一个实施例，所有第一区域121可以具有均匀的宽度并且第二部分121b的第二宽度123等于或大于单元区域210中的第一区域121的宽度。
根据另一实施例，第一和第二部分121a、121b使分配给边缘区域290中的第一区域121的至少50%（例如75%或更大、90%或更大或者全部）的面积与单元区域210中的一个或更多个第一区域121连接。第一和第二部分121a、121b可以连接在具有单元区域210的一个或更多个第一区域121的单元区域210的四条边的区域。对于单元区域210的每条边，在边缘区域290中，沿与单元区域210的一个边缘平行并且与第二区域122相交的至少一条线或每条线，第一或第二部分121a、121b的总长度与第二区域122的总长度的比大于20%。
根据实施例，边缘区域290的至少50%（例如75%或更大、90%或更大或者全部）的第二区域122与单元区域210中的第二区域122断开连接。在边缘区域290中，沿与第一和第二方向平行的线，提供超过两个第一或第二部分121a、121b以使最大数目的第一和第二部分121a、121b的连接中的欧姆电阻最小。
图2A涉及基于单元区域210中的带形的第一和第二区域121、122的规则布置的实施例。第一和第二区域121、122交替布置并且彼此平行。在边缘区域290中，第一区域121的第二部分121b沿第二方向分离相邻的第二部分122，其中单元区域210中的第一和第二区域121、122沿第二方向延伸。第二部分121b可以沿分离线布置，所述分离线沿第一方向走向，其中第一方向与单元区域210中的带形的第一和第二区域121、122正交。两个分离线提供在单元区域210的相对侧并且直接邻接单元区域210。根据图示实施例，第一和第二方向是横向方向。
在位于单元区域210的第一和第二区域121、122投影到其中的单元区域210的各边的第一边缘区域291中，直接邻接单元区域210的两条分离线使第一边缘区域291的第二区域122与单元区域210中的第二区域122完全分离，使得单元区域210外部的所有第二区域122可以浮置。在沿与第一和第二区域121、122的投影方向平行的单元区域210的两条边延伸的第二边缘区域292中，半导体管芯105的边缘和单元区域210之间的另外的分离线提供了朝向半导体管芯105的各个边缘取向的第一区域121和单元区域210中的第一区域121之间的低电阻路径。
图2B中所示的实施例与图2A中的实施例的不同之处在于，单元区域210的第一和第二区域121、122投影到第一边缘区域291中。尽管图2A的实施例可以提供边缘区域和单元区域290、210的第一区域121之间的较低欧姆连接，但是图2B的实施例甚至可以在第一边缘区域291在单元区域210外部的部分中提供横向耗尽区并且可以提供增加的反向击穿稳定性。
图2C的实施例与图2A中所示的实施例的不同之处在于，在第二边缘区域292中，第一和第二区域121、122与单元区域210的第一和第二区域121、122垂直取向。在第二边缘区域292中，较低欧姆连接可以提供在单元区域210中的第一区域121和边缘区域290的每个第二部分121b之间。
图2D涉及其中第二方向是竖直方向的实施例。第二部分121b在相对于半导体本体100的第一和第二表面101、102的竖直方向上划分第二区域122。
对于栅极电极结构150提供在半导体本体100的轮廓外部的实施例，第一区域121基本上在第一表面101和第二区域122的埋入边缘之间延伸，或者在涉及栅极电极结构150提供在从第一表面101延伸到半导体本体100中的沟槽中的实施例的情况下，第一区域121可以从基区115的下边缘延伸到第二区域122的埋入边缘。
根据上述实施例，边缘区域290中的第二区域122没有到用于提供信号或固定电位的结构的连接，使得边缘区域290中的第二区域122浮置并且对器件的输出电容Coss没有贡献，使得在操作期间减少了开关损耗。
根据以下实施例，耦接元件160可以提供在单元区域210的至少一个第二区域122和边缘区域290的一个、一些、大部分或所有第二区域122之间。每个耦接元件160至少在耦接元件160的第一状态下电连接单元区域和边缘区域210、290的相关的第二区域122，其中耦接元件160的状态可以对应于半导体器件的状态。
图3A和3B涉及带形的第一和第二区域121、122交替布置成彼此平行并且形成规则图案的实施例。在布置在单元区域210的第一和第二区域121、122的投影方向上的第一边缘区域291中，第二区域122的第一部分122a布置在单元区域210的第二区域122的投影中。在与单元区域210的第一和第二区域121、122平行的单元区域210的相对侧延伸的第二边缘区域292中，第二区域122的第二部分122b沿与投影方向正交的方向延伸。边缘区域290中的第一区域121的第一部分121a被形成为单元区域210的第一区域121的延伸，并且使第一边缘区域291中的第二区域122的相邻的第一部分122a彼此分离。在第二边缘区域292中，第一区域121的第二部分121b使第二区域122的相邻的第二部分122b分离。在第一边缘区域291中，第一区域121的第一部分121a使第二区域122的第一部分122a与单元区域210中的第二区域122分离。
耦接元件160提供在单元区域210中的第二区域122和边缘区域290的第二区域122的第一和第二部分122a、122b之间。耦接元件160可以是第二导电类型的区域，其具有低杂质浓度，例如低于1016cm-3。根据一个实施例，低杂质浓度的区域被形成为接近或者直接邻接第一表面101。竖直方向上的不可控耦接元件160的延伸比第一和第二区域121、122的延伸小得多，例如小20%。边缘区域290中的第一区域121的第一和第二部分121a、121b的部分从低杂质浓度的区域的埋入边缘延伸到第二区域122的埋入边缘。通过耦接元件160，边缘区域290中的第二区域122的第一和第二部分122a、122b的电位被限制到单元区域210的第二区域122的电位，该电位可以是第一电极191的电位。
由于耦接元件160使边缘区域290中的第二区域122的第一和第二部分122a、122b与单元区域210的第二区域122连接，因此不会有电荷或者仅有极少的电荷在边缘区域290的第二部分122中积累。结果，当器件从断开状态或反向状态切换到导通状态时，边缘区域290以极大减少的延迟达到最大导电。作为另一结果，器件消耗较少的功率。
图4A和4B涉及可控耦接元件160被布置成在第一状态下使边缘区域290的一个、一些或所有第二部分122与单元区域210中的一个、一些或所有第二部分122电连接并且在第二状态下使它们断开电连接的实施例。可控耦接元件160可以是场效应晶体管，其中耦接栅极结构161布置在可以与第一电极191连接的单元区域210的一个或更多个第二区域122和与单元区域210相邻并且其间未布置另外的第二区域122的边缘区域290的一个、一些或所有那些第二区域122之间。耦接栅极结构161被布置成在分离单元区域和边缘区域210、290的相关的第二区域122的第一区域121中形成第二导电类型的电荷载流子的沟道。
根据图示实施例，耦接栅极结构161被布置在半导体本体100的轮廓外部距第一表面101的某个距离处。根据另一实施例，耦接栅极结构161可以提供在从第一表面101延伸到半导体本体100中的沟槽中。
图4A示出了具有沿单元区域210的边缘延伸的环形耦接栅极结构161的环形可控耦接元件161。此外，不可控耦接元件160可以提供在边缘区域290中的能够通过可控耦接元件160控制其电位的这样的第二区域122和边缘区域290的不与可控耦接元件160直接相邻的这样的第二区域122之间。另外的不可控耦接元件160可以通过使边缘区域290和单元区域210中的最远的第一区域121之间的距离最小的方式相对于单元区域210对称布置。可控耦接元件160可以被自动操作或者经由另外的元件进行控制。
根据图4B，耦接栅极结构161被自动控制并且电耦接到单元区域210中的栅极电极结构150。根据另一实施例，耦接栅极结构161电耦接到第一电极191。当开关操作的速度低时，仅有低位移电流流动，在耦接栅极结构161下方的第一区域121中未形成第二导电类型的沟道，并且可控耦接元件160保持断开状态。当器件的开关操作充分快时，第二导电类型的电荷载流子的高电流在边缘区域290和第一电极191之间流动。耦接栅极结构161下方的区域可以达到在栅极耦接结构161下方形成穿过第一区域121的第二导电类型的电荷载流子的沟道的电位，使得边缘区域290中的第二区域122的电位被限制到单元区域210中的第二区域122的电位，该电位可以是第一电极191的电位。根据一个实施例，第二导电类型是p型并且p型沟道在半导体本体100中在接近耦接栅极结构170的区域中动态地形成。
图5A和5B涉及耦接栅极结构161通过另外的元件被控制并且电耦接到半导体管芯105的端子193的实施例。根据一个相似的实施例，耦接栅极结构161电耦接到集成在同一半导体管芯105上的驱动器电路的输出。耦接栅极结构161的电位的控制可以对应于参照图4A和4B描述的控制。根据图示实施例，耦接元件160是增强型FET（场效应晶体管）。
当耦接栅极结构161的电位未被限制到第一电极191或者单元区域210的栅极电极结构150时，增强型FET需要耦接栅极结构161处的负电位，用于实现导通状态，其中边缘区域290的第二区域122电连接到单元区域210中的第二区域122。对于断开状态，增强型FET需要耦接栅极结构161处的减少的电位，例如第一电极191处的电位。
根据图示实施例，耦接元件160包括第二导电类型的沟道区162。沟道区162直接邻接边缘区域290和单元区域210的相关的第二区域122之间的第一表面101。可控耦接元件160形成耗尽FET。在耗尽FET的导通状态下，可以向耦接栅极结构161提供第一电极191的电位以电耦接边缘区域290和单元区域210的相关的第二区域122。为了将耦接元件160切换到断开状态，将正电位施加到耦接栅极结构161。不需要负的驱动器输出电压。用于控制可控耦接元件160的驱动器电路的设计不太复杂并且该驱动器电路需要较少的资源。
此外，根据图5A的实施例，可控环形耦接元件160完全包围单元区域210，其中在可控耦接元件160和第一边缘区域291中的单元区域210之间提供某个距离。
根据图6A的实施例，第二边缘区域292中的第二部分122的走向与第一边缘区域291中的第二区域122正交。分配给第二部分122的较大的面积可以可控地直接电耦接到单元区域210的第二区域122，即仅通过可控连接元件160电耦接。
图6B与图6A的版图的不同之处在于，可控连接元件160仅沿朝向第二边缘区域292取向的单元区域210的两个相对的边提供。
图1A至1B和2A至2D的实施例中的每个可以配备有耦接元件160。更一般地，涉及耦接元件的实施例提供了包括在单元区域中形成的一个或更多个掺杂区的超结半导体器件。漂移层提供在一个或更多个掺杂区和第一导电类型的掺杂层之间。漂移层包括第一导电类型的第一区域和第二导电类型的第二区域，第二导电类型与第一导电类型相反。在围绕单元区域的边缘区域中，第一区域的部分使边缘区域的第二区域与单元区域中的第二区域分离。耦接元件提供在单元区域的至少一个第二区域和边缘区域的一个第二区域之间。耦接元件适于至少在第一状态下将单元区域的该至少一个第二部分电耦接到边缘区域的该一个第二部分。耦接元件可以是图3A至3B、图4A至4B、5A至5B、或6A至6B的耦接元件中的一个。
图7A和7B涉及漂移层120在半导体本体100中在第一表面101和第一导电类型的掺杂层130之间形成的超结半导体器件的实施例。漂移层120包括第一导电类型的第一区域121和第二导电类型的第二区域122，第二导电类型与第一导电类型相反。第一和第二区域121、122是带形的并且交替布置以形成规则的带图案。边缘区域290围绕包括邻接第一表面101的掺杂区的单元区域210。
在边缘区域290中，第一和第二区域121、122在距第一表面101的第一距离处形成。在漂移层120的外延生长期间或之后通过注入形成第一和第二区域121、122的情况下，不执行被提供为接近第一表面101的注入，例如距第一表面101最近的注入、距第一表面101最近的两个注入或三个注入。根据一个实施例，第一距离等于或大于单元区域210中的相邻的第一区域121之间的平均距离的一半。
图7B示出了具有提供在半导体本体100的轮廓外部的边缘区域290中的第一场板195和第二场板193的半导体管芯105。介电层180使第一和第二场板195、193与半导体本体100分离。第一场板195可以是漏极场板并且第二场板193可以是栅极场板或源极场板。尽管场板193、195的边缘推动电场远离第一表面101，但是电场仍在接近第一表面101处具有其最大值。在距第一表面101的充分距离处提供第一和第二区域121、122减少了沿半导体本体100和介电层180之间的界面的最大电场强度。边缘区域290的最小击穿电压增加。
根据图示实施例，第二导电类型的结终止区124可以在第一表面101和至少在过渡区域250中的第一和第二区域121、122之间形成。过渡区域250分离单元区域210和边缘区域290。在过渡区域250中，结终止区124的第一部分124a直接邻接第一表面101。结终止区124可以包括边缘区域290的内部部分294中的第二部分124b。边缘区域290的内部部分294直接邻接过渡区域250。结终止区124的第二部分124b在第一表面101和在距第一表面101的第一距离处形成的那些第一和第二区域121、122之间形成。结终止区124的第二部分124b中的第二导电类型的净掺杂剂浓度低于第一部分124a中的净掺杂剂浓度。在其他实施例中，内部部分294和结终止区124的第二部分124b可以不存在。
边缘区域290进一步包括外部部分299。外部部分299沿半导体管芯105的边缘延伸。在外部部分299中，第二导电类型的第二区域122不存在并且仅注入第一导电类型的杂质，例如在具有相同宽度的一个、两个或更多个平行的带中注入，以形成框状环形注入区129。环形注入区129中的掺杂剂浓度可以高于边缘区域290的第一区域121或其他部分中的掺杂剂浓度。在接近第一表面101的部分中，环形注入区129中的杂质浓度随着距第一表面101的距离的减小而减小。例如，在用于形成环形注入区129的注入序列中，不执行最接近第一表面101的注入、最接近第一表面101的两个注入或者最接近第一表面101的更多个注入。
根据图7A的实施例，在过渡区域250或边缘区域290的内部部分294和边缘区域290的外部部分299之间在边缘区域290的中心部分295中形成近似本征区125。根据图7B的实施例，在结终止区124和环形注入区129之间的中心部分295中提供浅边缘注入区126。作为示例，浅边缘注入区126的杂质浓度可以在1015cm-3至1016cm-3的范围内。
浅边缘注入区126具有第一导电类型并且在边缘区域290中直接邻接第一表面101。根据图7B的实施例，浅边缘注入区126在结终止区124的横向方向上形成并且浅边缘注入区126不与结终止区124重叠。根据其他实施例，浅边缘注入区126至少部分地与边缘区域290中的结终止区124重叠。根据一个实施例，浅边缘注入区126在内部部分294和外部部分299之间在边缘区域290的中心部分295中形成，其中在内部部分294中，结终止区124邻接第一表面101。
根据图7C中所示的实施例，浅边缘注入区126在结终止区124邻接第一表面101的区域之间的中心部分295中形成，并且延伸到外部部分299中。结终止区124邻接第一表面101的区域可以是过渡区域250或者边缘区域290的内部部分294。
结终止区124的第三埋入部分124c在浅边缘注入区126与在距第一表面101的第一距离处形成的第一和第二区域121、122之间的中心部分295中形成。结终止区124的第三部分124c可以包括第一子部分，其朝向单元区域210取向并且具有比朝向外部部分299取向的第二子部分高的掺杂剂浓度。作为示例，第一子部分中的净掺杂剂浓度可以在1015cm-3和1016cm-3之间，并且第二子部分中的净掺杂剂浓度可以在1014cm-3和1015cm-3之间。浅边缘注入区126可以以均匀的第一重叠延伸到边缘区域290的外部部分299中，其中对于环形注入区129，不执行最接近第一表面101的一个或更多个注入。
图7D示出了围绕边缘区域290的外部部分299中的第一和第二区域121、122的环形注入区129。框状场板195布置在半导体本体100外部的外部部分299中的距第一表面101的某个距离处。浅边缘注入区126可以在由第一表面101的法线限定的竖直方向上具有与场板195的均匀重叠。根据图示实施例，框状场板195具有带角部分的内部边缘195a，该角部分与半导体管芯105的第一表面101的角对应。内部边缘195a的角部分基本上具有近似“凹入的”形状，即内部边缘195a切割由场板195的正交部分形成的角。例如，角部分是圆的一段。其中在距第一表面101的第一距离（其可以大于单元区域210中相邻第一区域121之间的距离）处形成第一和第二区域121、122的边缘区域290的部分可以具有均匀的宽度，导致即使在半导体管芯105的角中也存在与第一场板195的均匀的重叠。此外，浅边缘注入区124的第二部分124b可以具有均匀的宽度。
根据图8A的实施例，在任何回火之前，由注入工艺形成的环形注入区129包括均匀宽度的平行带并且具有朝向单元区域210取向的内部边缘129a。内部边缘129a包括与半导体管芯105的第一表面101的角对应的角部分。每个角部分具有近似地“凹入形状”，其中内部边缘129a切割环形注入区129的正交部分形成的角。例如角部分是圆的一段，例如四分之一圆。边缘区域290的第一区域121与环形注入区129互连。每个第二区域122和环形注入区129之间的最小距离相等。
朝向环形注入区129的第二区域122的角沿着形成四分之一圆的第一线128a设置，该四分之一圆具有距环形注入区129的均匀距离。在第一回火或退火之前，第一线128a和环形注入区129之间的距离可以与环形注入区129和其中两个结构彼此平行或正交走向的部分中的相邻的第二区域122之间的距离相同。在注入的杂质在后继的热处理（如例如回火或退火）期间从注入区129外扩散之后，均匀的距离导致了由第一线128a得到的杂质区和由环形注入区129得到的杂质区之间的均匀的杂质浓度过渡。
图8B的实施例与图8A的实施例的不同之处在于，在注入之后并且在任何热处理之前，内部边缘195a的每个角部分具有形成圆的一段的第一部分和相对环形注入区129的正交部分倾斜走向的第二笔直部分。第一部分联接内部边缘195a相对第一和第二区域121、122正交走向的部分，并且第二部分联接内部边缘195a的与第一和第二区域121、122平行走向的部分。换言之，对于单元区域210的角127，与第一和第二区域121、122平行走向的环形注入区129笔直走向直至第一角度β1。角部分的笔直部分以β2-β1的倾角联接，并且在第二角度β2处，在形成圆的一段的角部分的第一部分中联接。第二区域122因此在角127的方向上延伸。再次地，每个第二区域122和环形注入区129之间的最小距离相等。第二角度β2可以在40和50度之间，例如45度。第一角度β1可以在20和25度之间，例如22.5度。
尽管在图8A的实施例中，在第一区域119中不存在第二区域122，但是图8B的实施例避免了第二区域122缺失的区域或者减少了这样的区域。因此，图8B的实施例避免了在其中作为与第一区域121对应的部分的第二区域122缺失的区域中的局部电场强度的增加。根据其他实施例，环形注入具有角部分中的阶梯式内部边缘195a，其中据此调节第二区域122的长度。
根据图7A至7D和8A至8B的实施例，第一和第二区域121、122在边缘区域290和单元区域210中具有相同的杂质浓度分布（profile）和宽度。
图9A的实施例与图7C的实施例的不同之处在于，限定第一和第二区域121、122的注入掩模中的开口的宽度在过渡区域250中从单元区域210中的第一宽度逐步减少到边缘区域290中的第二宽度。第二宽度比第一宽度窄出第一宽度的至少10%。注入掩模中的开口的宽度减少10%对应于杂质数量或掺杂剂水平减少10%。宽度在过渡区域250的平行于第一和第二区域121、122的部分中逐个区域地缩窄。宽度在过渡区域250的与第一和第二区域121、122正交的部分中沿第一和第二区域121、122的长度延伸而缩窄。宽度在过渡区域250的以约45度的倾角连接正交过渡区域部分的角部分中根据这两个方案而缩窄。关于注入区域的宽度变化导致了已经历制造工艺期间的热处理（例如，退火和回火）的完成器件中的相应的杂质浓度和掺杂剂水平的变化。
图9B将图9A的宽度变化方案与图8B的实施例组合。
宽度变化可以导致，在边缘区域290中，击穿电压高于单元区域210中的击穿电压，使得半导体器件的雪崩击穿稳定性得到改进。边缘区域290的宽度可以减小，从而提高了器件的面积效率。根据一个实施例，宽度在过渡区域250中在单个步骤中从单元区域210的宽度减小到边缘区域290中的宽度。例如，宽度可以减少到单元区域210中的宽度的80%。根据另一实施例，宽度在不止一个步骤中，例如在至少四个步骤中减少，每个步骤使宽度减少单元区域210中的宽度的5%。例如，宽度减少可以在使用同一掩模或者单元区域250和边缘区域290中的注入掩模中的相同的开口宽度的情况下通过减少注入剂量来实现。
根据图9C的实施例，角部分255以45度的倾角连接过渡区域250的两个正交部分252。角部分255具有通过使正交部分252的宽度d乘以获得的宽度dc2。宽度在正交部分252中并沿角部分255中的对角方向以同一速率减少。
图9D示出了以45度的倾角连接过渡区域250的两个正交部分252的过渡区域250的角部分255。角部分255具有通过使正交部分252的宽度d除以获得的宽度dc1。第一和第二区域121、122的宽度可以通过相同数目的步骤在正交部分和角部分252、255两者中在正交方向上在过渡区域250中以相同的速率减少。由于具有较高绝对杂质浓度的区域部分在图9D的实施例中较低，因此较之图9D的实施例，击穿电压或者雪崩击穿稳定性可以提高。
图10A涉及制造超结半导体器件的方法。漂移层的至少一部分在第一导电类型的掺杂层上形成（902）。使用带开口的一个或更多个注入掩模将第一导电类型的第一掺杂剂和第二导电类型的第二掺杂剂注入到漂移层中，其中以交替的顺序形成第一导电类型的带形的第一注入区域和第二导电类型的带形的第二注入区域（904）。执行热处理，用于控制来自注入区域的注入的第一和第二掺杂剂的扩散，以形成第一导电类型的带形的第一区域和第二导电类型的带形的第二区域（906）。
根据一个实施例，控制扩散，使得相邻的第一和第二区域彼此直接邻接。
根据一个实施例，提供包围第一和第二区域的第一导电类型的环形注入区。根据一个实施例，环形注入区包括一个或更多个平行带。
根据一个实施例，第一导电类型的带形的第一注入区域被提供为比带形的第二注入区域长。
根据一个实施例，第一导电类型的带形的第一注入区域被提供为与环形注入区的注入区域连接。
根据一个实施例，第二导电类型的带形的第二注入区域被提供为与环形注入区的注入区域分离。
根据一个实施例，环形注入区的注入区域被提供为比第一和第二注入区域宽，导致环形注入区中的较高的有效掺杂浓度。较短的第二区域和较高掺杂的环形注入区的组合导致了第一导电类型的掺杂剂的局部过剩，这减小了最外面的pn结处的电场强度。结果，边缘区域的击穿电压增加。
图10B叠置了用于第一导电类型的带形的第一注入区域的第一掩模开口910、用于带形的第二注入区域的第二掩模开口920和用于环形注入区的第三掩模开口930。掩模开口910、920、930可以在一个掩模中或者不同的掩模中形成。例如，第一掩模开口910可以在第一掩模中形成，并且第二和第三掩模开口920、930可以在第二掩模中形成。掩模被对准，使得第一导电类型的注入区域与第二导电类型的注入区域按均匀的距离901分离。
根据图10C的实施例，提供框状场板195，其具有带有与半导体管芯105的第一表面101的角对应的角部分的内部边缘195a。内部边缘195a的角部分基本上具有近似“凹入”形状，即内部边缘195a切割由场板195的正交部分形成的角。例如，角部分是圆的一段或者四分之一圆。框状场板195使沿弓形的内部边缘195a的电场集中并且防止半导体管芯105的边缘中的可能的过剩的场强度。
将理解，除非另外明确指出，否则这里描述的各实施例的特征可以彼此组合。
尽管这里图示并描述了具体实施例，但是本领域普通技术人员将认识到，在不偏离本发明的范围的情况下可以使用多种替选的和/或等同的实现方案替换所示出和描述的具体实施例。本申请旨在涵盖这里讨论的具体实施例的任何调整或变化。因此，本发明意图仅由所附权利要求及其等同物限定。

Claims (22)

1.一种超结半导体器件，包括：
在单元区域中形成的一个或更多个掺杂区；
第一导电类型的掺杂层；以及
在所述掺杂层和所述一个或更多个掺杂区之间在竖直方向上布置的漂移层，所述漂移层包括所述第一导电类型的第一区域和第二导电类型的第二区域，所述第二导电类型与所述第一导电类型相反；其中
在单元区域中的第一区域和第二区域的部分是带形的并且从单元区域的一边延伸到单元区域的相对边，
在围绕所述单元区域的边缘区域中，所述第一区域包括在第一方向上分离所述第二区域的第一部分以及在与所述第一方向正交的第二方向上分离所述第二区域的第二部分，其中所述第一方向和第二方向两者都是与竖直方向垂直的横向方向，所述边缘区域中的第二区域与所述单元区域中的第二区域分离，并且所述第一部分和第二部分被布置为使得所述边缘区域中的最长的第二区域至多是所述单元区域中的第二区域中的最长第二区域的一半长；并且
所述单元区域的至少一个第二区域和所述边缘区域的至少一个第二区域之间的耦接元件，
其中所述耦接元件能够控制并且操作以在第一状态下电耦接所述单元区域的所述至少一个第二区域和所述边缘区域的所述一个第二区域并且在第二状态下将它们电解耦。
2.根据权利要求1所述的超结半导体器件，其中
所述第一部分和第二部分具有等于或大于所述第一区域在所述单元区域中的平均宽度的宽度。
3.根据权利要求1所述的超结半导体器件，其中
所述边缘区域的第一区域的超过50%的面积与所述单元区域的一个或更多个第一区域连接。
4.根据权利要求1所述的超结半导体器件，其中
所述边缘区域的第二区域的超过50%的面积与所述单元区域的所述第二区域断开连接。
5.根据权利要求1所述的超结半导体器件，其中
对于所述单元区域的每条边，在所述边缘区域中，沿与所述单元区域的一个边缘平行且与第二区域相交的至少一条线或每条线，所述第一部分或所述第二部分的总长度与所述第二区域的总长度的比大于20%。
6.根据权利要求1所述的超结半导体器件，其中
所述第一部分和第二部分布置在所述单元区域的四条边上。
7.根据权利要求1所述的超结半导体器件，其中
所述耦接元件包括耦接栅极结构，其布置在所述单元区域的所述至少一个第二区域和所述边缘区域的所述一个第二区域之间，并且所述半导体器件被配置成操作所述耦接元件以在使所述单元区域的所述第二区域与所述边缘区域的所述第二区域分离的第一区域中形成所述第二导电类型的电荷载流子的沟道。
8.根据权利要求7所述的超结半导体器件，其中
所述耦接栅极结构电连接到所述掺杂区或者栅极电极结构，所述栅极电极结构能够操作以控制在所述单元区域中流过所述漂移层的电流。
9.根据权利要求7所述的超结半导体器件，其中
所述耦接栅极结构电耦接到端子或驱动器电路并且与栅极电极结构电分离，所述栅极电极结构能够操作以控制在所述单元区域中流过所述漂移层的电流。
10.根据权利要求1所述的超结半导体器件，进一步包括：
所述单元区域的所述至少一个第二区域和所述边缘区域的所述一个第二区域之间的所述第二导电类型的沟道区。
11.一种超结半导体器件，包括：
邻接单元区域中的第一表面的掺杂区；
第一导电类型的掺杂层；
所述第一表面和所述掺杂层之间的漂移层，所述漂移层包括交替布置的所述第一导电类型的带形的第一区域和第二导电类型的带形的第二区域，所述第二导电类型与所述第一导电类型相反，其中在围绕所述单元区域的边缘区域中，所述第一区域和第二区域在距所述第一表面的第一距离处形成，所述第一距离大于第一区域和第二区域距所述单元区域中的第一表面的对应距离；
在所述第一表面与所述边缘区域的内部部分中的第一区域和第二区域之间的所述第二导电类型的结终止区；
使所述结终止区与场板分离的电介质结构；以及
在所述边缘区域中邻接所述第一表面的所述第一导电类型的浅边缘注入区；
其中所述浅边缘注入区在所述边缘区域的中心部分中形成并且从所述结终止区延伸到边缘区域的外部部分中的第一导电类型的环形区，并且其中在所述边缘区域的外部部分中不存在所述第二区域。
12.根据权利要求11所述的超结半导体器件，其中
所述第一距离等于或大于所述单元区域中的相邻的第一区域之间的平均距离的一半。
13.根据权利要求11所述的超结半导体器件，其中
所述结终止区的一部分是在所述单元区域和所述边缘区域之间的过渡区域中，所述结终止区邻接所述第一表面。
14.根据权利要求13所述的超结半导体器件，其中
在所述结终止区中，在所述边缘部分的内部部分中的所述第二导电类型的净掺杂剂浓度低于其在所述过渡区域中的净掺杂剂浓度。
15.根据权利要求11所述的超结半导体器件，其中
在所述边缘区域的中心部分中，所述结终止区包括在所述浅边缘注入区与所述第一区域和第二区域之间形成的部分。
16.根据权利要求11所述的超结半导体器件，进一步包括：
在所述边缘区域中布置在距所述第一表面的一距离处的框状场板，其中所述浅边缘注入区在相对于所述第一表面竖直的方向上具有与所述框状场板的均匀的重叠。
17.根据权利要求11所述的超结半导体器件，其中：
所述第一导电类型的环形区在所述边缘区域的没有所述第二区域的外部部分中围绕所述第一区域和第二区域，所述外部部分邻接包括所述漂移层的半导体本体的边缘，并且
所述环形区具有内部边缘，其包括与所述第一表面的角对应的角部分，所述角部分具有凹入形状，并且每个第二区域和所述环形区之间的最小距离相等。
18.根据权利要求17所述的超结半导体器件，其中
所述角部分包括形成圆的一段的第一部分以及向所述环形区的正交部分倾斜的第二笔直部分，所述第一部分联接所述内部边缘的与所述第一区域和第二区域正交走向的部分，并且所述第二笔直部分联接所述内部边缘的与所述第一区域和第二区域平行走向的部分。
19.根据权利要求11所述的超结半导体器件，其中
所述第一区域和第二区域在所述边缘区域中的掺杂剂水平均比其在所述单元区域中的掺杂剂水平低至少10%。
20.根据权利要求13所述的超结半导体器件，其中
所述第一区域和第二区域的掺杂剂水平在所述过渡区域中从所述单元区域中的第一掺杂剂水平逐步减少到所述边缘区域中的第二掺杂剂水平，所述第二掺杂剂水平至少比所述第一掺杂剂水平低10%。
21.根据权利要求20所述的超结半导体器件，其中
所述过渡区域具有以45度的倾角连接所述过渡区域的两个正交部分的角部分，所述角部分的宽度是所述正交部分的宽度除以，并且其中所述第一区域和第二区域的掺杂剂水平在所述正交部分和所述角部分中在正交方向上以相同的速率减少。
22.一种超结半导体器件，包括：
在单元区域中形成的邻接第一表面的一个或更多个掺杂区；
第一导电类型的掺杂层；
所述掺杂层和所述一个或更多个掺杂区之间的漂移层，所述漂移层包括所述第一导电类型的第一区域和第二导电类型的第二区域，所述第二导电类型与所述第一导电类型相反，其中在围绕所述单元区域的边缘区域中，所述第一区域的部分使所述边缘区域的第二区域与所述单元区域中的第二区域分离；以及
耦接元件，包括耦接栅极，其中所述耦接元件提供在所述单元区域的至少一个第二区域和所述边缘区域的一个第二区域之间，所述超结半导体器件被配置成操作所述耦接元件以经由邻接第一表面的沟道区域在第一状态下提供所述单元区域的所述至少一个第二区域和所述边缘区域的所述一个第二区域之间的低欧姆连接并且在第二状态下使所述单元区域的所述至少一个第二区域和所述边缘区域的所述一个第二区域电绝缘。
CN201310038245.9A 2012-10-31 2013-01-31 包括单元区域和边缘区域的超结半导体器件 Active CN103794640B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/664924 2012-10-31
US13/664,924 US9184277B2 (en) 2012-10-31 2012-10-31 Super junction semiconductor device comprising a cell area and an edge area
US13/664,924 2012-10-31

Publications (2)

Publication Number Publication Date
CN103794640A CN103794640A (zh) 2014-05-14
CN103794640B true CN103794640B (zh) 2017-06-09

Family

ID=50479853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310038245.9A Active CN103794640B (zh) 2012-10-31 2013-01-31 包括单元区域和边缘区域的超结半导体器件

Country Status (3)

Country Link
US (2) US9184277B2 (zh)
CN (1) CN103794640B (zh)
DE (1) DE102013112009B4 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
KR101982362B1 (ko) * 2014-07-18 2019-08-29 매그나칩 반도체 유한회사 초접합 반도체 소자
KR102098996B1 (ko) * 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
JP6477174B2 (ja) 2015-04-02 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6668687B2 (ja) * 2015-04-02 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US9881997B2 (en) 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN105529246B (zh) * 2015-12-03 2018-10-09 中国科学院半导体研究所 一种通过激光刻蚀碳化硅制备碳化硅超结结构的方法
DE102016100519B4 (de) * 2016-01-13 2023-05-17 Infineon Technologies Austria Ag Halbleitervorrichtungen, die eine Randkonstruktion mit geraden Abschnitten und Eckabschnitten umfassen
DE102016101647A1 (de) * 2016-01-29 2017-08-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
TWI567978B (zh) * 2016-04-21 2017-01-21 帥群微電子股份有限公司 超接面半導體元件
CN107305910B (zh) * 2016-04-21 2019-12-31 帅群微电子股份有限公司 超接面半导体组件
US11075264B2 (en) 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
DE102016115805B4 (de) * 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US10312710B1 (en) * 2017-01-31 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Energy recovery pulse forming network
DE102017114681A1 (de) * 2017-06-30 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
US20190035899A1 (en) * 2017-07-28 2019-01-31 Sanken Electric Co., Ltd. Semiconductor Device and Method for Manufacturing the Semiconductor Device
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
CN112447826B (zh) * 2020-11-24 2023-03-24 北京工业大学 平面型igbt结构
CN115188800A (zh) * 2022-06-30 2022-10-14 深圳市千屹芯科技有限公司 超级结功率器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645458A (zh) * 2008-08-08 2010-02-10 索尼株式会社 半导体器件和制造半导体器件的方法
CN102569357A (zh) * 2010-12-28 2012-07-11 瑞萨电子株式会社 半导体器件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126893A (ja) * 1997-10-23 1999-05-11 Nikon Corp 固体撮像素子とその製造方法
US6081009A (en) 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3636345B2 (ja) 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
DE10049861A1 (de) 2000-10-09 2002-04-18 Infineon Technologies Ag Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10205345B9 (de) 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4253558B2 (ja) 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
DE102004052153B4 (de) * 2004-10-26 2016-02-04 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
JP4860929B2 (ja) * 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
JP4996848B2 (ja) 2005-11-30 2012-08-08 株式会社東芝 半導体装置
JP2007173418A (ja) 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7592668B2 (en) 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP4980663B2 (ja) * 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP2011054885A (ja) * 2009-09-04 2011-03-17 Sony Corp 半導体装置及び半導体装置の製造方法
US8476698B2 (en) * 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
JP5718627B2 (ja) * 2010-03-15 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645458A (zh) * 2008-08-08 2010-02-10 索尼株式会社 半导体器件和制造半导体器件的方法
CN102569357A (zh) * 2010-12-28 2012-07-11 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
DE102013112009B4 (de) 2020-10-29
CN103794640A (zh) 2014-05-14
US9484400B2 (en) 2016-11-01
US20140117437A1 (en) 2014-05-01
DE102013112009A1 (de) 2014-04-30
US20160104768A1 (en) 2016-04-14
US9184277B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
CN103794640B (zh) 包括单元区域和边缘区域的超结半导体器件
US10586851B2 (en) Silicon carbide semiconductor device and method of manufacturing
JP3634830B2 (ja) 電力用半導体素子
CN101868856B (zh) 用于功率器件的超结结构及制造方法
US20210343834A1 (en) Trenched power device with segmented trench and shielding
JP3908572B2 (ja) 半導体素子
US9911803B2 (en) Semiconductor device
CN111199969B (zh) 具有集成体二极管的SiC功率半导体器件
US20160149028A1 (en) Semiconductor device with charge compensation region underneath gate trench
CN106298932A (zh) 横向超级结mosfet器件及端接结构
JP2007116190A (ja) 半導体素子およびその製造方法
KR101683751B1 (ko) 전력 반도체 디바이스
CN108493247B (zh) 一种具有p柱区和n柱区阶梯掺杂的sj-vdmos器件及制造方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
KR102144625B1 (ko) 측면 확산 금속 산화물 반도체 전계 효과 트랜지스터
JP2003101022A (ja) 電力用半導体素子
KR20170030122A (ko) 전력용 반도체 소자
WO2006122328A2 (en) Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
CN104518007B (zh) 半导体装置
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
CN105027290A (zh) 自适应电荷平衡的mosfet技术
CN106887451A (zh) 超结器件及其制造方法
US20040201078A1 (en) Field plate structure for high voltage devices
KR101870808B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870826B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant