JP2739004B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2739004B2 JP2739004B2 JP4005785A JP578592A JP2739004B2 JP 2739004 B2 JP2739004 B2 JP 2739004B2 JP 4005785 A JP4005785 A JP 4005785A JP 578592 A JP578592 A JP 578592A JP 2739004 B2 JP2739004 B2 JP 2739004B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- layer
- insulating layer
- conductive
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 239000003990 capacitor Substances 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 55
- 230000005684 electric field Effects 0.000 description 22
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000012141 concentrate Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体表面上に敷設
された導電膜によって生じる半導体中の電界の集中を緩
和する技術に関するものである。
された導電膜によって生じる半導体中の電界の集中を緩
和する技術に関するものである。
【０００２】
【従来の技術】通常、半導体装置の表面上には結線され
るべき不純物領域が露呈しており、結線に用いられる導
電膜は絶縁層を介して半導体装置上を走行する。
るべき不純物領域が露呈しており、結線に用いられる導
電膜は絶縁層を介して半導体装置上を走行する。
【０００３】図１２に、従来の半導体装置の断面図を示
す。基板となるｎ- 層１の表面にはｐ型拡散領域２とｎ
型拡散領域３が、それぞれ重ならないように形成されて
いる。ｎ- 層１の表面において両者の間は、絶縁層６ｂ
で分離されている。導電膜５ａは拡散領域２とコンタク
トし、それ以外とは絶縁層６ａ，６ｂで分離されてい
る。導電膜５ｅは拡散領域３とコンタクトし、それ以外
とは絶縁層６ａ，６ｂで分離されている。導電膜５ａ乃
至５ｅは互いに絶縁層６ａ，６ｂで絶縁されつつオーバ
ーラップし、隣同士で容量結合している。
す。基板となるｎ- 層１の表面にはｐ型拡散領域２とｎ
型拡散領域３が、それぞれ重ならないように形成されて
いる。ｎ- 層１の表面において両者の間は、絶縁層６ｂ
で分離されている。導電膜５ａは拡散領域２とコンタク
トし、それ以外とは絶縁層６ａ，６ｂで分離されてい
る。導電膜５ｅは拡散領域３とコンタクトし、それ以外
とは絶縁層６ａ，６ｂで分離されている。導電膜５ａ乃
至５ｅは互いに絶縁層６ａ，６ｂで絶縁されつつオーバ
ーラップし、隣同士で容量結合している。
【０００４】導電膜４は拡散領域３と接続され、ここか
ら拡散領域２の上方にかけて形成され、他の領域とは絶
縁層６ａで分離されている。また導電膜４は導電膜５ａ
乃至５ｄと容量結合している。
ら拡散領域２の上方にかけて形成され、他の領域とは絶
縁層６ａで分離されている。また導電膜４は導電膜５ａ
乃至５ｄと容量結合している。
【０００５】このような構造の半導体装置において拡散
領域２に低電位（−Ｖ）を、拡散領域３に高電位（＋
Ｖ）を印加すると、ｎ- 層１と拡散領域２からなる接合
Ｊ１から空乏層が伸びる。これはｎ- 層１の表面（絶縁
層６ｂの直下）では、拡散領域２から拡散領域３に向か
って空乏層が伸びることになる。
領域２に低電位（−Ｖ）を、拡散領域３に高電位（＋
Ｖ）を印加すると、ｎ- 層１と拡散領域２からなる接合
Ｊ１から空乏層が伸びる。これはｎ- 層１の表面（絶縁
層６ｂの直下）では、拡散領域２から拡散領域３に向か
って空乏層が伸びることになる。
【０００６】このような構造の半導体装置においては、
ｎ- 層１の表面での空乏層の伸びは導電膜４の電位の影
響を受けることになる。つまり、導電膜４の電位は拡散
領域３と同じなので導電膜４は空乏層の伸びを制御する
ように働き、拡散領域２の近傍において電界が集中する
ことになる。このため半導体装置の耐圧を十分に確保す
ることが困難となる。逆に、もし導電膜４が拡散領域３
と接続され、その電位が拡散領域２と同じであるとすれ
ば導電膜４は空乏層を伸ばすように働き、拡散領域３の
近傍において電界が集中する。
ｎ- 層１の表面での空乏層の伸びは導電膜４の電位の影
響を受けることになる。つまり、導電膜４の電位は拡散
領域３と同じなので導電膜４は空乏層の伸びを制御する
ように働き、拡散領域２の近傍において電界が集中する
ことになる。このため半導体装置の耐圧を十分に確保す
ることが困難となる。逆に、もし導電膜４が拡散領域３
と接続され、その電位が拡散領域２と同じであるとすれ
ば導電膜４は空乏層を伸ばすように働き、拡散領域３の
近傍において電界が集中する。
【０００７】これを回避するため、導電膜５ａ乃至５ｅ
同士の結合容量を導電膜４と導電膜５ａ乃至５ｄのそれ
ぞれとの間の結合容量より十分大きくなる構造をとるこ
とができる。これによって、ほとんど導電膜４の電位に
関係なく導電膜５ａ乃至５ｅまでの電位を最適化する事
が可能となる。従って、ｎ- 層１の表面での空乏層の伸
びは導電膜４の電位の影響をほとんど受けなくなり、導
電膜４からの電界による半導体装置の耐圧の低下を防ぐ
ことができる。
同士の結合容量を導電膜４と導電膜５ａ乃至５ｄのそれ
ぞれとの間の結合容量より十分大きくなる構造をとるこ
とができる。これによって、ほとんど導電膜４の電位に
関係なく導電膜５ａ乃至５ｅまでの電位を最適化する事
が可能となる。従って、ｎ- 層１の表面での空乏層の伸
びは導電膜４の電位の影響をほとんど受けなくなり、導
電膜４からの電界による半導体装置の耐圧の低下を防ぐ
ことができる。
【０００８】
【発明が解決しようとする課題】しかし、従来の構造で
は導電膜５ａ乃至５ｅが互いにオーバーラップし、隣同
士での容量結合を十分大きくする構造をとる事が必要で
ある。このため導電膜５ａ乃至５ｅの形成を２回にわけ
て積層構造とする必要が生じ、プロセスが複雑になると
いう問題点があった。
は導電膜５ａ乃至５ｅが互いにオーバーラップし、隣同
士での容量結合を十分大きくする構造をとる事が必要で
ある。このため導電膜５ａ乃至５ｅの形成を２回にわけ
て積層構造とする必要が生じ、プロセスが複雑になると
いう問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、製造工程が簡単であり、配線導
電膜からの電界の影響による耐圧の低下を防ぐ半導体装
置を提供する事を目的とする。
ためになされたもので、製造工程が簡単であり、配線導
電膜からの電界の影響による耐圧の低下を防ぐ半導体装
置を提供する事を目的とする。
【００１０】
【課題を解決するための手段】この発明の半導体装置
は、第１および第２の主面を有する第１導電型の第１半
導体層と、第１主面に選択的に形成された第２導電型の
第２半導体層と、第１主面に、第２半導体層と離れて選
択的に形成された第１導電型の第３半導体層と、第１主
面上の第２半導体層と第３半導体層の間と、少なくとも
第２及び第３半導体層上の一部に形成された第１絶縁層
と、第１絶縁層上に形成された少なくとも一つの第１導
電膜と、少なくとも第１絶縁層上に形成され、第２半導
体層と電気的に結合する第２導電膜と、少なくとも第１
絶縁層上に形成され、第３半導体層と電気的に結合する
第３導電膜と、第１、第２、第３導電膜と、第１絶縁層
と、第２、第３半導体層とを覆う第２絶縁層と、第２絶
縁層上に形成され、第１、第２、第３導電膜のうち隣接
する二つと容量結合する、少なくとも二つの第４導電膜
と、第２絶縁層上で、第２導電膜の上部から第３導電膜
の上部にかけて、第４導電膜の形成されている領域以外
に形成された配線導電膜と、を備える。そして第４導電
膜が第１、第２、第３導電膜と結合して作る容量のいず
れもが、配線導電膜が第１、第２、第３導電膜と結合し
て作る容量のいずれと比較しても大きい。
は、第１および第２の主面を有する第１導電型の第１半
導体層と、第１主面に選択的に形成された第２導電型の
第２半導体層と、第１主面に、第２半導体層と離れて選
択的に形成された第１導電型の第３半導体層と、第１主
面上の第２半導体層と第３半導体層の間と、少なくとも
第２及び第３半導体層上の一部に形成された第１絶縁層
と、第１絶縁層上に形成された少なくとも一つの第１導
電膜と、少なくとも第１絶縁層上に形成され、第２半導
体層と電気的に結合する第２導電膜と、少なくとも第１
絶縁層上に形成され、第３半導体層と電気的に結合する
第３導電膜と、第１、第２、第３導電膜と、第１絶縁層
と、第２、第３半導体層とを覆う第２絶縁層と、第２絶
縁層上に形成され、第１、第２、第３導電膜のうち隣接
する二つと容量結合する、少なくとも二つの第４導電膜
と、第２絶縁層上で、第２導電膜の上部から第３導電膜
の上部にかけて、第４導電膜の形成されている領域以外
に形成された配線導電膜と、を備える。そして第４導電
膜が第１、第２、第３導電膜と結合して作る容量のいず
れもが、配線導電膜が第１、第２、第３導電膜と結合し
て作る容量のいずれと比較しても大きい。
【００１１】望ましくは第２主面上に形成され、第２半
導体層と同電位が印加される第２導電型の第４半導体層
を更に備える。
導体層と同電位が印加される第２導電型の第４半導体層
を更に備える。
【００１２】また望ましくは第２主面上に形成された第
３絶縁層と、第３絶縁層上に形成され、第２半導体層と
同電位が印加される第５導電膜とを更に備える。
３絶縁層と、第３絶縁層上に形成され、第２半導体層と
同電位が印加される第５導電膜とを更に備える。
【００１３】
【作用】配線導電膜の無い領域で第４導電膜と第１、第
２、又は第３導電膜が容量結合し、これによる容量は、
配線導電膜と第１、第２、又は第３導電膜とが結合する
ことによる容量よりも大きいので、配線導電膜のある領
域でも第１導電膜の電位が配線導電膜の電位に関係無く
最適化される。また、第４導電膜は配線導電膜と同一の
プロセスで形成されるので、簡単なプロセスで配線導電
膜からの電界による耐圧の低下を防ぐ半導体装置を得る
ことができる。
２、又は第３導電膜が容量結合し、これによる容量は、
配線導電膜と第１、第２、又は第３導電膜とが結合する
ことによる容量よりも大きいので、配線導電膜のある領
域でも第１導電膜の電位が配線導電膜の電位に関係無く
最適化される。また、第４導電膜は配線導電膜と同一の
プロセスで形成されるので、簡単なプロセスで配線導電
膜からの電界による耐圧の低下を防ぐ半導体装置を得る
ことができる。
【００１４】
【実施例】図１にこの発明の第１実施例である、半導体
装置の平面図を示す。絶縁層６ａから島状に露呈したｐ
型拡散領域２には配線導電膜４が接続されており、これ
を避けつつ導電膜４ｂ，４ｄが拡散領域２の周囲を囲む
ようにして絶縁層６ａ上に形成されている。ｎ型拡散領
域３は、更に導電膜４ｂ，４ｄの周囲を囲むようにして
絶縁層６ａから露呈している。
装置の平面図を示す。絶縁層６ａから島状に露呈したｐ
型拡散領域２には配線導電膜４が接続されており、これ
を避けつつ導電膜４ｂ，４ｄが拡散領域２の周囲を囲む
ようにして絶縁層６ａ上に形成されている。ｎ型拡散領
域３は、更に導電膜４ｂ，４ｄの周囲を囲むようにして
絶縁層６ａから露呈している。
【００１５】図２に、図１の一部領域Ｓの断面斜視図を
示す。５Ωｃｍ程度の抵抗率を有するｎ- 層１の表面に
おいて、拡散領域２と拡散領域３がそれぞれ重ならない
ように形成されている。ｎ- 層１の表面において両者の
間は、絶縁層６ｂで分離されている。導電膜５ａは拡散
領域２とコンタクトし、それ以外とは絶縁層６ａ，６ｂ
で分離されている。導電膜５ｅは拡散領域３とコンタク
トし、それ以外とは絶縁層６ａ，６ｂで分離されてい
る。導電膜５ｃは、絶縁層６ｂ上に形成され、それ以外
とは絶縁層６ａ，６ｂで分離されている。簡単のために
図示されていないが、導電膜５ａ，５ｃ，５ｅは導電膜
４ｂ，４ｄと概平行に形成されている。
示す。５Ωｃｍ程度の抵抗率を有するｎ- 層１の表面に
おいて、拡散領域２と拡散領域３がそれぞれ重ならない
ように形成されている。ｎ- 層１の表面において両者の
間は、絶縁層６ｂで分離されている。導電膜５ａは拡散
領域２とコンタクトし、それ以外とは絶縁層６ａ，６ｂ
で分離されている。導電膜５ｅは拡散領域３とコンタク
トし、それ以外とは絶縁層６ａ，６ｂで分離されてい
る。導電膜５ｃは、絶縁層６ｂ上に形成され、それ以外
とは絶縁層６ａ，６ｂで分離されている。簡単のために
図示されていないが、導電膜５ａ，５ｃ，５ｅは導電膜
４ｂ，４ｄと概平行に形成されている。
【００１６】配線導電膜４と、導電膜４ｂ，４ｄとはい
ずれも絶縁層６ａ上の異なる場所に形成されている。従
って、これらは同時に形成されることができる。
ずれも絶縁層６ａ上の異なる場所に形成されている。従
って、これらは同時に形成されることができる。
【００１７】導電膜４の無い領域で導電膜５ａ，５ｃ，
５ｅと導電膜４ｂ，４ｄは互いにオーバーラップし、順
に容量結合している。つまり導電膜４ｂは導電膜５ａ，
５ｃと、また導電膜４ｄは導電膜５ｃ，５ｅと、それぞ
れ重なっている。例えば導電膜４ｂ，４ｄの幅が１５μ
ｍの場合、重なる幅は５μｍに選ばれる。この場合に
は、導電膜５ａ，５ｅがそれぞれ拡散領域２，３からは
み出る幅は、１０乃至２０μｍに選ばれる。
５ｅと導電膜４ｂ，４ｄは互いにオーバーラップし、順
に容量結合している。つまり導電膜４ｂは導電膜５ａ，
５ｃと、また導電膜４ｄは導電膜５ｃ，５ｅと、それぞ
れ重なっている。例えば導電膜４ｂ，４ｄの幅が１５μ
ｍの場合、重なる幅は５μｍに選ばれる。この場合に
は、導電膜５ａ，５ｅがそれぞれ拡散領域２，３からは
み出る幅は、１０乃至２０μｍに選ばれる。
【００１８】配線導電膜４が、導電膜５ａ，５ｃ，５ｅ
と隔たる距離は絶縁層６ａの厚さで定まり、導電膜４
ｂ，４ｄが導電膜５ａ，５ｃ，５ｅと隔たる距離に等し
い。ここで配線導電膜４は，その幅が６μｍ程度に選ば
れて、単に導電膜５ａ，５ｃ，５ｅを横断するだけであ
るのに対し、導電膜４ｂ，４ｄは導電膜５ａ，５ｃ，５
ｅと一定の幅（例えば前述のように５μｍ）で重なりつ
つこれらと平行に設けられる。従って、図１に示すよう
に導電膜４ｂ，４ｄが拡散領域２の周囲に沿って形成さ
れている場合には、導電膜５ａ，５ｃ，５ｅと導電膜４
ｂ，４ｄが結合して作る容量は、配線導電膜４と導電膜
５ａ，５ｃ，５ｅとが作る容量よりもかなり大きくなる
構造となっている。
と隔たる距離は絶縁層６ａの厚さで定まり、導電膜４
ｂ，４ｄが導電膜５ａ，５ｃ，５ｅと隔たる距離に等し
い。ここで配線導電膜４は，その幅が６μｍ程度に選ば
れて、単に導電膜５ａ，５ｃ，５ｅを横断するだけであ
るのに対し、導電膜４ｂ，４ｄは導電膜５ａ，５ｃ，５
ｅと一定の幅（例えば前述のように５μｍ）で重なりつ
つこれらと平行に設けられる。従って、図１に示すよう
に導電膜４ｂ，４ｄが拡散領域２の周囲に沿って形成さ
れている場合には、導電膜５ａ，５ｃ，５ｅと導電膜４
ｂ，４ｄが結合して作る容量は、配線導電膜４と導電膜
５ａ，５ｃ，５ｅとが作る容量よりもかなり大きくなる
構造となっている。
【００１９】このような構造の半導体装置では表面近傍
における電界集中が以下のようにして低減される。拡散
領域２に低電位（−Ｖ）を、拡散領域３に高電位（＋
Ｖ）を印加すると、ｎ- 層１と拡散領域２からなる接合
Ｊ１から空乏層が伸びる。これはｎ- 層１の表面（絶縁
層６ｂの直下）では、拡散領域２から拡散領域３に向か
って空乏層が伸びることになる。導電膜４の電位は拡散
領域２と同じなので導電膜４は空乏層の伸びを伸ばすよ
うに働く。従って、配線導電膜４直下での等電位線は、
導電膜４ｂ，４ｄがない場合には図３の一点鎖線に示す
ようになり、導電膜５ｅの端部近傍において電界が集中
する場所Ｈが生じる。
における電界集中が以下のようにして低減される。拡散
領域２に低電位（−Ｖ）を、拡散領域３に高電位（＋
Ｖ）を印加すると、ｎ- 層１と拡散領域２からなる接合
Ｊ１から空乏層が伸びる。これはｎ- 層１の表面（絶縁
層６ｂの直下）では、拡散領域２から拡散領域３に向か
って空乏層が伸びることになる。導電膜４の電位は拡散
領域２と同じなので導電膜４は空乏層の伸びを伸ばすよ
うに働く。従って、配線導電膜４直下での等電位線は、
導電膜４ｂ，４ｄがない場合には図３の一点鎖線に示す
ようになり、導電膜５ｅの端部近傍において電界が集中
する場所Ｈが生じる。
【００２０】しかし、導電膜４ｂ，４ｄがある場合（配
線導電膜４に隠れて図示されていない）には、導電膜５
ａ，５ｃ，５ｅとこれらとの結合の方が、導電膜５ａ，
５ｃ，５ｅと配線導電膜４との結合よりも強い。従っ
て、配線導電膜４直下での空乏層の伸びは図４に示すよ
うになり、配線導電膜４からの電界が直接ｎ- 層１内の
電界に与える影響が低減され、電界集中は生じなくな
る。配線導電膜４の存在する領域では導電膜４ｂ，４ｄ
は導電膜５ａ，５ｃ，５ｅとオーバーラップせず、図１
の一部領域Ｓ近傍で導電膜４ｂ，４ｄには隙間が生じ
る。しかし、配線絶縁膜４の幅を十分小さくしてこの隙
間を狭くすることや、また導電膜５ａ，５ｅがそれぞれ
拡散領域２，３から絶縁層６ａへ向かって突き出る長さ
を最適化することによって、配線導電膜４直下であって
も配線導電膜４からの電界による耐圧の低下を防ぐこと
ができる。
線導電膜４に隠れて図示されていない）には、導電膜５
ａ，５ｃ，５ｅとこれらとの結合の方が、導電膜５ａ，
５ｃ，５ｅと配線導電膜４との結合よりも強い。従っ
て、配線導電膜４直下での空乏層の伸びは図４に示すよ
うになり、配線導電膜４からの電界が直接ｎ- 層１内の
電界に与える影響が低減され、電界集中は生じなくな
る。配線導電膜４の存在する領域では導電膜４ｂ，４ｄ
は導電膜５ａ，５ｃ，５ｅとオーバーラップせず、図１
の一部領域Ｓ近傍で導電膜４ｂ，４ｄには隙間が生じ
る。しかし、配線絶縁膜４の幅を十分小さくしてこの隙
間を狭くすることや、また導電膜５ａ，５ｅがそれぞれ
拡散領域２，３から絶縁層６ａへ向かって突き出る長さ
を最適化することによって、配線導電膜４直下であって
も配線導電膜４からの電界による耐圧の低下を防ぐこと
ができる。
【００２１】第１実施例とは逆に、配線導電膜４が拡散
領域３に接続された場合も電界集中を低減することがで
きる。図５にこの発明の第２実施例である、半導体装置
の平面図を示す。絶縁層６ａから島状に露呈した拡散領
域３には配線導電膜４が接続されており、これを避けつ
つ導電膜４ｂ，４ｄが拡散領域３の周囲を囲むようにし
て絶縁層６ａ上に形成されている。ｐ型拡散領域２は、
更に導電膜４ｂ，４ｄの周囲を囲むようにして絶縁層６
ａから露呈している。このような構造は、高耐圧デバイ
スにおいて適用される。例えば図６に示す様な構造を持
つＮチャネルＭＯＳにおいて適用される。
領域３に接続された場合も電界集中を低減することがで
きる。図５にこの発明の第２実施例である、半導体装置
の平面図を示す。絶縁層６ａから島状に露呈した拡散領
域３には配線導電膜４が接続されており、これを避けつ
つ導電膜４ｂ，４ｄが拡散領域３の周囲を囲むようにし
て絶縁層６ａ上に形成されている。ｐ型拡散領域２は、
更に導電膜４ｂ，４ｄの周囲を囲むようにして絶縁層６
ａから露呈している。このような構造は、高耐圧デバイ
スにおいて適用される。例えば図６に示す様な構造を持
つＮチャネルＭＯＳにおいて適用される。
【００２２】第１実施例と同様に、導電膜５ａ，５ｃ，
５ｅと導電膜４ｂ，４ｄは一部領域Ｓにおいて図２に示
される構造をとり、導電膜５ａ，５ｃ，５ｅと導電膜４
ｂ，４ｄが結合して作る容量は、配線導電膜４と導電膜
５ａ，５ｃ，５ｅとが作る容量よりもかなり大きな構造
となっている。
５ｅと導電膜４ｂ，４ｄは一部領域Ｓにおいて図２に示
される構造をとり、導電膜５ａ，５ｃ，５ｅと導電膜４
ｂ，４ｄが結合して作る容量は、配線導電膜４と導電膜
５ａ，５ｃ，５ｅとが作る容量よりもかなり大きな構造
となっている。
【００２３】導電膜４の電位は拡散領域２と同じなので
導電膜４は空乏層の伸びを抑制するように働く。従っ
て、配線導電膜４直下での等電位線は、導電膜４ｂ，４
ｄがない場合には図７の一点鎖線に示すようになり、導
電膜５ａの端部近傍の領域Ｈにおいて電界が集中するこ
とになる。
導電膜４は空乏層の伸びを抑制するように働く。従っ
て、配線導電膜４直下での等電位線は、導電膜４ｂ，４
ｄがない場合には図７の一点鎖線に示すようになり、導
電膜５ａの端部近傍の領域Ｈにおいて電界が集中するこ
とになる。
【００２４】しかし、導電膜４ｂ，４ｄがある場合に
は、導電膜５ａ，５ｃ，５ｅとこれらとの結合の方が、
導電膜５ａ，５ｃ，５ｅと配線導電膜４との結合よりも
強い。従って、配線導電膜４直下での空乏層の伸びは図
８に示すようになり、配線導電膜４からの電界が直接ｎ
- 層１内の電界に影響を及ぼす事はなくなり、電界集中
は低減される。以上、第１実施例と第２実施例より、配
線導電膜４の電位が低電位（拡散領域２に接続）の状態
から、高電位（拡散領域３に接続）の状態まで効果的に
電界集中を低減する事が可能であり、また、配線導電膜
４の電位がさらに広い範囲で変化する場合でも、電界集
中を低減できる事は明かである。
は、導電膜５ａ，５ｃ，５ｅとこれらとの結合の方が、
導電膜５ａ，５ｃ，５ｅと配線導電膜４との結合よりも
強い。従って、配線導電膜４直下での空乏層の伸びは図
８に示すようになり、配線導電膜４からの電界が直接ｎ
- 層１内の電界に影響を及ぼす事はなくなり、電界集中
は低減される。以上、第１実施例と第２実施例より、配
線導電膜４の電位が低電位（拡散領域２に接続）の状態
から、高電位（拡散領域３に接続）の状態まで効果的に
電界集中を低減する事が可能であり、また、配線導電膜
４の電位がさらに広い範囲で変化する場合でも、電界集
中を低減できる事は明かである。
【００２５】なお、導電膜５ａ，５ｅと拡散領域２，３
の各々の間の電位差によって著しく耐圧が低下する事が
なければ、導電膜５ａ，５ｅは、それぞれ拡散領域２，
３に必ずしも接続されなければならないということはな
い。
の各々の間の電位差によって著しく耐圧が低下する事が
なければ、導電膜５ａ，５ｅは、それぞれ拡散領域２，
３に必ずしも接続されなければならないということはな
い。
【００２６】図９にこの発明の第３実施例である半導体
層装置の断面斜視図を示す。図２に示した構造と異なる
のは、導電膜５ｅが拡散領域３と直接に接続されずに絶
縁層６ｂを介して容量結合している点のみである。この
ような構造においても、導電膜５ｅと絶縁層６ｂが作る
結合を、十分大きくすることにより、第１及び第２実施
例と同様な効果を得る事ができる。
層装置の断面斜視図を示す。図２に示した構造と異なる
のは、導電膜５ｅが拡散領域３と直接に接続されずに絶
縁層６ｂを介して容量結合している点のみである。この
ような構造においても、導電膜５ｅと絶縁層６ｂが作る
結合を、十分大きくすることにより、第１及び第２実施
例と同様な効果を得る事ができる。
【００２７】図１０にこの発明の第４実施例である半導
体装置の断面斜視図を示す。図２に示した構造と異なる
のは、ｎ- 層１がｐ- 基板７の表面上に形成されている
という点だけである。
体装置の断面斜視図を示す。図２に示した構造と異なる
のは、ｎ- 層１がｐ- 基板７の表面上に形成されている
という点だけである。
【００２８】拡散領域２を低電位、拡散領域３を高電位
にすると、ｎ- 層１と拡散領域２からなる接合Ｊ１から
空乏層が伸びる。よってｎ- 層１の表面（絶縁層６ｂの
直下）では、拡散領域３に向かって空乏層が伸びる。一
方、ｐ- 基板７にも低電位を与えると、ｎ- 層１とｐ-
基板７からなる接合Ｊ２からも空乏層が伸び、これは拡
散領域２の近傍の電界集中を緩和する効果があるため、
半導体装置の耐圧を上げる効果がある。
にすると、ｎ- 層１と拡散領域２からなる接合Ｊ１から
空乏層が伸びる。よってｎ- 層１の表面（絶縁層６ｂの
直下）では、拡散領域３に向かって空乏層が伸びる。一
方、ｐ- 基板７にも低電位を与えると、ｎ- 層１とｐ-
基板７からなる接合Ｊ２からも空乏層が伸び、これは拡
散領域２の近傍の電界集中を緩和する効果があるため、
半導体装置の耐圧を上げる効果がある。
【００２９】このような断面構造を有する半導体装置に
おいても、図１に示すように配線導電膜４の電位が拡散
領域２と同じ場合には配線導電膜４は空乏層をのばすよ
うに働き、図５に示すように配線導電膜４の電位が拡散
領域３と同じ場合には配線導電膜４は空乏層の伸びを制
御するように働く。
おいても、図１に示すように配線導電膜４の電位が拡散
領域２と同じ場合には配線導電膜４は空乏層をのばすよ
うに働き、図５に示すように配線導電膜４の電位が拡散
領域３と同じ場合には配線導電膜４は空乏層の伸びを制
御するように働く。
【００３０】しかしいずれの場合でも、それぞれ第１お
よび第２実施例と同様にして、導電膜５ａ，５ｃ，５ｅ
と導電膜４ｂ，４ｄ相互の結合容量を導電膜４と導電膜
５ｃの間の結合容量より十分大きくする事により、導電
膜５ｃと導電膜４ｂ，４ｄの電位をほとんど導電膜４の
電位に関係なく最適化する事が可能となり、第１および
第２実施例と同様の効果を得ることができる。
よび第２実施例と同様にして、導電膜５ａ，５ｃ，５ｅ
と導電膜４ｂ，４ｄ相互の結合容量を導電膜４と導電膜
５ｃの間の結合容量より十分大きくする事により、導電
膜５ｃと導電膜４ｂ，４ｄの電位をほとんど導電膜４の
電位に関係なく最適化する事が可能となり、第１および
第２実施例と同様の効果を得ることができる。
【００３１】図１１にこの発明の第５実施例である半導
体装置の断面斜視図を示す。図１０に示した構造と異な
るのは、ｎ- 層１の裏面には、ｐ- 基板７の代わりに絶
縁層８を介して導電膜９が形成されているという点だけ
である。
体装置の断面斜視図を示す。図１０に示した構造と異な
るのは、ｎ- 層１の裏面には、ｐ- 基板７の代わりに絶
縁層８を介して導電膜９が形成されているという点だけ
である。
【００３２】拡散領域２と導電膜９を低電位、拡散領域
３を高電位にすると、ｎ- 層１と拡散領域２からなる接
合Ｊ１から空乏層が伸びる。よってｎ- 層１の表面（絶
縁層６ｂの直下）では、拡散領域３に向かって空乏層が
伸びる。一方、ｎ- 層１と絶縁層８からなる界面Ｊ３は
導電膜９の電界の影響で空乏層が伸びやすくなってお
り、これは拡散領域２の近傍の電界集中を緩和する効果
があるため、半導体装置の耐圧を上げる効果がある。
３を高電位にすると、ｎ- 層１と拡散領域２からなる接
合Ｊ１から空乏層が伸びる。よってｎ- 層１の表面（絶
縁層６ｂの直下）では、拡散領域３に向かって空乏層が
伸びる。一方、ｎ- 層１と絶縁層８からなる界面Ｊ３は
導電膜９の電界の影響で空乏層が伸びやすくなってお
り、これは拡散領域２の近傍の電界集中を緩和する効果
があるため、半導体装置の耐圧を上げる効果がある。
【００３３】このような断面構造を有する半導体装置に
おいても、図１に示すように配線導電膜４の電位が拡散
領域２と同じ場合には配線導電膜４は空乏層をのばすよ
うに働き、図５に示すように配線導電膜４の電位が拡散
領域３と同じ場合には配線導電膜４は空乏層の伸びを制
御するように働く。
おいても、図１に示すように配線導電膜４の電位が拡散
領域２と同じ場合には配線導電膜４は空乏層をのばすよ
うに働き、図５に示すように配線導電膜４の電位が拡散
領域３と同じ場合には配線導電膜４は空乏層の伸びを制
御するように働く。
【００３４】しかしいずれの場合でも、それぞれ第１お
よび第２実施例と同様にして、導電膜５ａ，５ｃ，５ｅ
と導電膜４ｂ，４ｄ相互の結合容量を導電膜４と導電膜
５ｃの間の結合容量より十分大きくする事により、導電
膜５ｃと導電膜４ｂ，４ｄの電位をほとんど導電膜４の
電位に関係なく最適化する事が可能となり、第１および
第２実施例と同様の効果を得ることができる。
よび第２実施例と同様にして、導電膜５ａ，５ｃ，５ｅ
と導電膜４ｂ，４ｄ相互の結合容量を導電膜４と導電膜
５ｃの間の結合容量より十分大きくする事により、導電
膜５ｃと導電膜４ｂ，４ｄの電位をほとんど導電膜４の
電位に関係なく最適化する事が可能となり、第１および
第２実施例と同様の効果を得ることができる。
【００３５】
【発明の効果】この発明における第１、第２、第３及び
第４導電膜は、配線導電膜が第１半導体層に与える電界
の影響を低減する。しかも第４導電膜は配線導電膜と同
一のプロセスで形成されるので、簡単なプロセスで配線
導電膜からの電界による耐圧の低下を防ぐ効果がある。
第４導電膜は、配線導電膜が第１半導体層に与える電界
の影響を低減する。しかも第４導電膜は配線導電膜と同
一のプロセスで形成されるので、簡単なプロセスで配線
導電膜からの電界による耐圧の低下を防ぐ効果がある。
【図１】本発明の第１実施例を示す平面図である。
【図２】本発明の第１実施例を示す断面斜視図である。
【図３】本発明の第１実施例の動作を説明する断面図で
ある。
ある。
【図４】本発明の第１実施例の動作を説明する断面図で
ある。
ある。
【図５】本発明の第２実施例を示す平面図である。
【図６】ＮチャネルＭＯＳを示す断面図である。
【図７】本発明の第２実施例の動作を説明する断面図で
ある。
ある。
【図８】本発明の第２実施例の動作を説明する断面図で
ある。
ある。
【図９】この発明の第３実施例を示す断面斜視図であ
る。
る。
【図１０】この発明の第４実施例を示す断面斜視図であ
る。
る。
【図１１】この発明の第５実施例を示す断面斜視図であ
る。
る。
【図１２】従来の技術を説明する断面図である。
１ ｎ- 層 ２ ｐ型拡散領域 ３ ｎ型拡散領域 ４ 配線導電膜 ４ｂ，４ｄ，５ａ，５ｂ，５ｃ，５ｄ，５ｅ，９ 導電
膜 ６ａ，６ｂ，８ 絶縁層 ７ ｐ- 基板
膜 ６ａ，６ｂ，８ 絶縁層 ７ ｐ- 基板
Claims (3)
- 【請求項１】 第１および第２の主面を有する第１導電
型の第１半導体層と、 前記第１主面に選択的に形成された第２導電型の第２半
導体層と、 前記第１主面に、前記第２半導体層と離れて選択的に形
成された第１導電型の第３半導体層と、 前記第１主面上の前記第２半導体層と前記第３半導体層
の間と、少なくとも前記第２及び第３半導体層上の一部
に形成された第１絶縁層と、 前記第１絶縁層上に形成された少なくとも一つの第１導
電膜と、 少なくとも前記第１絶縁層上に形成され、前記第２半導
体層と電気的に結合する第２導電膜と、 少なくとも前記第１絶縁層上に形成され、前記第３半導
体層と電気的に結合する第３導電膜と、 前記第１、第２、第３導電膜と、前記第１絶縁層と、前
記第２、第３半導体層とを覆う第２絶縁層と、 前記第２絶縁層上に形成され、前記第１、第２、第３導
電膜のうち隣接する二つと容量結合する、少なくとも二
つの第４導電膜と、 前記第２絶縁層上で、前記第２導電膜の上部から前記第
３導電膜の上部にかけて、前記第４導電膜の形成されて
いる領域以外に形成された配線導電膜と、 を備え、 前記第４導電膜が前記第１、第２、第３導電膜と結合し
て作る容量のいずれもが、前記配線導電膜が前記第１、
第２、第３導電膜と結合して作る容量のいずれと比較し
ても大きい半導体装置。 - 【請求項２】前記第２主面上に形成され、前記第２半導
体層と同電位が印加される第２導電型の第４半導体層を
更に備える、請求項１記載の半導体装置。 - 【請求項３】前記第２主面上に形成された第３絶縁層
と、 前記第３絶縁層上に形成された第５導電膜と、 を更に備え、 前記第５導電膜には前記第２半導体層と同電位が印加さ
れる、請求項１記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005785A JP2739004B2 (ja) | 1992-01-16 | 1992-01-16 | 半導体装置 |
| EP92309266A EP0551712B1 (en) | 1992-01-16 | 1992-10-12 | Semiconductor device with field plates |
| DE69218753T DE69218753T2 (de) | 1992-01-16 | 1992-10-12 | Halbleiteranordnung mit Feldplatten |
| US08/329,052 US5455439A (en) | 1992-01-16 | 1994-10-26 | Semiconductor device which moderates electric field concentration caused by a conductive film formed on a surface thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005785A JP2739004B2 (ja) | 1992-01-16 | 1992-01-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190693A JPH05190693A (ja) | 1993-07-30 |
| JP2739004B2 true JP2739004B2 (ja) | 1998-04-08 |
Family
ID=11620763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005785A Expired - Lifetime JP2739004B2 (ja) | 1992-01-16 | 1992-01-16 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5455439A (ja) |
| EP (1) | EP0551712B1 (ja) |
| JP (1) | JP2739004B2 (ja) |
| DE (1) | DE69218753T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112016006955T5 (de) | 2016-06-10 | 2019-02-21 | Mitsubishi Electric Corporation | Halbleiterschaltung und Halbleitervorrichtung |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2159044A1 (en) * | 1994-09-26 | 1996-03-27 | Falko-Guenter Falkner | Method of quantitating nucleic acids |
| JP3846796B2 (ja) * | 2002-11-28 | 2006-11-15 | 三菱電機株式会社 | 半導体装置 |
| JP4094984B2 (ja) * | 2003-04-24 | 2008-06-04 | 三菱電機株式会社 | 半導体装置 |
| JP4326835B2 (ja) | 2003-05-20 | 2009-09-09 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法 |
| JP4593126B2 (ja) | 2004-02-18 | 2010-12-08 | 三菱電機株式会社 | 半導体装置 |
| JP4667756B2 (ja) * | 2004-03-03 | 2011-04-13 | 三菱電機株式会社 | 半導体装置 |
| JP4973238B2 (ja) * | 2007-02-28 | 2012-07-11 | 三菱電機株式会社 | 半導体装置 |
| JP2010157582A (ja) * | 2008-12-26 | 2010-07-15 | Rohm Co Ltd | 半導体装置 |
| JP5391447B2 (ja) * | 2009-04-06 | 2014-01-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP5376365B2 (ja) | 2009-04-16 | 2013-12-25 | 三菱電機株式会社 | 半導体装置 |
| US8618627B2 (en) | 2010-06-24 | 2013-12-31 | Fairchild Semiconductor Corporation | Shielded level shift transistor |
| JP5172907B2 (ja) * | 2010-07-26 | 2013-03-27 | 三菱電機株式会社 | 半導体装置 |
| US20120292740A1 (en) * | 2011-05-19 | 2012-11-22 | Macronix International Co., Ltd. | High voltage resistance semiconductor device and method of manufacturing a high voltage resistance semiconductor device |
| CN102842577B (zh) * | 2011-06-20 | 2015-09-09 | 旺宏电子股份有限公司 | 高压电阻半导体装置与制造高压电阻半导体装置的方法 |
| JP5640969B2 (ja) | 2011-12-26 | 2014-12-17 | 三菱電機株式会社 | 半導体素子 |
| JP2014204038A (ja) | 2013-04-08 | 2014-10-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN105789051A (zh) * | 2014-12-24 | 2016-07-20 | 北大方正集团有限公司 | 一种ldmos晶体管及制作方法 |
| CN105070756B (zh) * | 2015-08-18 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 超高压ldmos器件结构 |
| CN110612598B (zh) | 2018-04-16 | 2023-02-14 | 新唐科技日本株式会社 | 半导体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4379305A (en) * | 1980-05-29 | 1983-04-05 | General Instrument Corp. | Mesh gate V-MOS power FET |
| JPS56169368A (en) * | 1980-05-30 | 1981-12-26 | Sharp Corp | High withstand voltage mos field effect semiconductor device |
| JPS62173764A (ja) * | 1986-01-27 | 1987-07-30 | Matsushita Electric Works Ltd | 半導体装置 |
| JPS6327044A (ja) * | 1986-07-18 | 1988-02-04 | Nec Corp | 半導体装置 |
| JP2638969B2 (ja) * | 1988-08-08 | 1997-08-06 | 凸版印刷株式会社 | スピンコート方法 |
| US5204545A (en) * | 1989-11-22 | 1993-04-20 | Mitsubishi Denki Kabushiki Kaisha | Structure for preventing field concentration in semiconductor device and method of forming the same |
| JPH0783048B2 (ja) * | 1989-11-22 | 1995-09-06 | 三菱電機株式会社 | 半導体装置における電界集中防止構造およびその形成方法 |
| US5040045A (en) * | 1990-05-17 | 1991-08-13 | U.S. Philips Corporation | High voltage MOS transistor having shielded crossover path for a high voltage connection bus |
| JP2556175B2 (ja) * | 1990-06-12 | 1996-11-20 | 三菱電機株式会社 | 半導体装置における電界集中防止構造 |
-
1992
- 1992-01-16 JP JP4005785A patent/JP2739004B2/ja not_active Expired - Lifetime
- 1992-10-12 DE DE69218753T patent/DE69218753T2/de not_active Expired - Lifetime
- 1992-10-12 EP EP92309266A patent/EP0551712B1/en not_active Expired - Lifetime
-
1994
- 1994-10-26 US US08/329,052 patent/US5455439A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112016006955T5 (de) | 2016-06-10 | 2019-02-21 | Mitsubishi Electric Corporation | Halbleiterschaltung und Halbleitervorrichtung |
| US10497698B2 (en) | 2016-06-10 | 2019-12-03 | Mitsubishi Electric Corporation | Semiconductor circuit and semiconductor device |
| DE112016006955B4 (de) | 2016-06-10 | 2023-02-02 | Mitsubishi Electric Corporation | Halbleiterschaltung und Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69218753D1 (de) | 1997-05-07 |
| EP0551712A3 (en) | 1993-09-29 |
| EP0551712B1 (en) | 1997-04-02 |
| DE69218753T2 (de) | 1997-08-14 |
| EP0551712A2 (en) | 1993-07-21 |
| US5455439A (en) | 1995-10-03 |
| JPH05190693A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2739004B2 (ja) | 半導体装置 | |
| US7999333B2 (en) | Semiconductor device | |
| US5894156A (en) | Semiconductor device having a high breakdown voltage isolation region | |
| JP2556175B2 (ja) | 半導体装置における電界集中防止構造 | |
| JP4039998B2 (ja) | 半導体装置及び半導体集積回路装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JP2941816B2 (ja) | Ｍｏｓ型トランジスタ | |
| JPS626661B2 (ja) | ||
| JP2002094033A (ja) | 半導体装置 | |
| US3453506A (en) | Field-effect transistor having insulated gates | |
| JP2002222918A (ja) | 半導体装置 | |
| JPH0441499B2 (ja) | ||
| JP2784360B2 (ja) | インダクタンス素子 | |
| JP3264402B2 (ja) | 半導体装置 | |
| JPH05110075A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0618251B2 (ja) | 半導体装置 | |
| JP3130645B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JP2001189427A (ja) | スタンダードセル及びそれを用いた半導体集積回路 | |
| JP2002368100A (ja) | 半導体装置 | |
| JPH0511667B2 (ja) | ||
| KR20030066291A (ko) | 반도체장치 | |
| JPH03201479A (ja) | 高耐圧半導体装置 | |
| JPS61268036A (ja) | 半導体装置 | |
| JPS61180467A (ja) | 積層型半導体装置 | |
| JP2001077370A (ja) | Ｓｏｉ半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |