JPS6327044A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6327044A JPS6327044A JP61170215A JP17021586A JPS6327044A JP S6327044 A JPS6327044 A JP S6327044A JP 61170215 A JP61170215 A JP 61170215A JP 17021586 A JP17021586 A JP 17021586A JP S6327044 A JPS6327044 A JP S6327044A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- polycrystalline silicon
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 230000005684 electric field Effects 0.000 abstract description 8
- 239000011229 interlayer Substances 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 4
- 230000005611 electricity Effects 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に内部回路を外部からの
静電気による破壊から守る為の入力保護回路、なかんず
く多結晶シリコン層配線を入力保護抵抗として用いられ
、かつ半導体装置が形成されている基板が電源電位もし
くは接地電位に置かれている場合の入力保護回路を備え
た半導体装置に関する。
静電気による破壊から守る為の入力保護回路、なかんず
く多結晶シリコン層配線を入力保護抵抗として用いられ
、かつ半導体装置が形成されている基板が電源電位もし
くは接地電位に置かれている場合の入力保護回路を備え
た半導体装置に関する。
従来この種の半導体装置はポンディングパッドが、眉間
絶縁膜に開孔された接続窓を通じて多結晶シリコン層か
らなる抵抗に接続され、これが入力信号回路の初段トラ
ンジスタへ至る配線の一部として構成されていた。さら
に抵抗の前後またはこれと並列にＰＮ接合やトランジス
タの降伏電圧を利用した保護回路が設けられることが多
い。いずれにしろ、多結晶シリコン層による抵抗は層間
絶縁膜を介して基板上に配され、下には基板と反対導電
型の不純物拡散領域や、金属、多結晶シリコン配線等は
何も置かれない場合が多い。
絶縁膜に開孔された接続窓を通じて多結晶シリコン層か
らなる抵抗に接続され、これが入力信号回路の初段トラ
ンジスタへ至る配線の一部として構成されていた。さら
に抵抗の前後またはこれと並列にＰＮ接合やトランジス
タの降伏電圧を利用した保護回路が設けられることが多
い。いずれにしろ、多結晶シリコン層による抵抗は層間
絶縁膜を介して基板上に配され、下には基板と反対導電
型の不純物拡散領域や、金属、多結晶シリコン配線等は
何も置かれない場合が多い。
半導体装置の高度密度化に伴い、デザインルールは平面
的に配線幅や間隔が縮小されてゆくと同時に、使用され
る不純物拡散領域の深度は浅くなり層間絶縁膜の厚さも
薄くなっている。この為、こうした高密度化適応のプロ
セス登用いて設計する際、従来問題とならなかった新た
な障害を避ける為の工夫が必要となってくる。
的に配線幅や間隔が縮小されてゆくと同時に、使用され
る不純物拡散領域の深度は浅くなり層間絶縁膜の厚さも
薄くなっている。この為、こうした高密度化適応のプロ
セス登用いて設計する際、従来問題とならなかった新た
な障害を避ける為の工夫が必要となってくる。
前述した従来の入力保護回路においても、半導体装置自
体が１い層間絶縁膜を使用する結果、多結晶シリコンに
よる抵抗と基板との距離が短かくなり、従来に無かった
障害が発生する。高電圧の静電気印加により多結晶シリ
コン抵抗が層間絶縁膜を突き破り、基板へ注入すること
により生じる、基板との短絡である。基板が例えば電源
電位にあれば、結局、入力信号線は電源に短絡されてし
まう。
体が１い層間絶縁膜を使用する結果、多結晶シリコンに
よる抵抗と基板との距離が短かくなり、従来に無かった
障害が発生する。高電圧の静電気印加により多結晶シリ
コン抵抗が層間絶縁膜を突き破り、基板へ注入すること
により生じる、基板との短絡である。基板が例えば電源
電位にあれば、結局、入力信号線は電源に短絡されてし
まう。
上述した従来の半導体装置は、入力保護抵抗が絶縁膜を
介して半導体基板上に設けられているので、高密度化に
伴い絶縁膜が薄くなってくると実際にパッドから静電気
が印加された場合に高電界が生じ保護回路が破壊すると
いう欠点がある。
介して半導体基板上に設けられているので、高密度化に
伴い絶縁膜が薄くなってくると実際にパッドから静電気
が印加された場合に高電界が生じ保護回路が破壊すると
いう欠点がある。
本発明の半導体装置は、信号入力端子に接続されたポン
ディングパッドと内部回路の初段のトランジスタの間に
挿入され、半導体基板上に絶縁膜を介して設けられた抵
抗層を入力保護抵抗として有する半導体装置において、
前記抵抗層と前記半導体基板との間に導電層が直流的に
周囲と絶縁されて設けられているものである。
ディングパッドと内部回路の初段のトランジスタの間に
挿入され、半導体基板上に絶縁膜を介して設けられた抵
抗層を入力保護抵抗として有する半導体装置において、
前記抵抗層と前記半導体基板との間に導電層が直流的に
周囲と絶縁されて設けられているものである。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の主要部を示す半導体
チップの平面図、第１図（ｂ）は第１図（ａ）のｘ−ｘ
’線断面図である。
チップの平面図、第１図（ｂ）は第１図（ａ）のｘ−ｘ
’線断面図である。
この実施例は、信号入力端子に接続されたポンディング
パッド１と内部回路の初段の電界効果トランジスタのゲ
ートとの間に挿入され、半導体基板８上に絶縁膜を介し
て設けられた多結晶シリコンからなる抵抗層を入力保護
抵抗２として有する半導体装置において、前述の抵抗層
と前記半導体基板８との間に多結晶シリコンからなる導
電層５が直流的に周囲と絶縁されて設けられているもの
である。
パッド１と内部回路の初段の電界効果トランジスタのゲ
ートとの間に挿入され、半導体基板８上に絶縁膜を介し
て設けられた多結晶シリコンからなる抵抗層を入力保護
抵抗２として有する半導体装置において、前述の抵抗層
と前記半導体基板８との間に多結晶シリコンからなる導
電層５が直流的に周囲と絶縁されて設けられているもの
である。
詳述すると、ポンディングパッド１はこの実施例を製造
する半導体プロセスにおいては最後に形成される配線層
であるアルミニウム層をパターニングして形成される０
層の厚さは約１，２μｍである。多結晶シリコン層によ
る入力保護抵抗２は厚さ０．４μｍ、幅２．５μｍであ
って、−端が、この多結晶シリコン層の形成後ポンディ
ングパッド１を形成する以前に形成される厚さ０．３μ
ｍの酸化シリコンからなる眉間絶縁膜３に開孔された接
続窓４部においてポンディングパッド１に接続され、他
端は入力保護回路を構成するトランジスタ等を介するか
、または直接に、内部回路の初段のトランジスタ（図示
しない）のゲート電極へ接続されている。他の多結晶シ
リコン層からなる導電層５（厚さ０．４μｍ〉は眉間絶
縁膜３とは異なる層間絶縁膜６（厚さ０，３５μｍ）を
介して、入力保護抵抗２の直下の領域を含む領域に形成
されている。言い換えれば導電層５は入力保護抵抗２か
ら半導体基板８をみた時にちょうど相互をさえぎる状態
で置かれていることになる。導電層５は半導体装置内の
いかなる配線にも接続されていない、半導体基板８はし
かるべき場所で電源線に接続されている。
する半導体プロセスにおいては最後に形成される配線層
であるアルミニウム層をパターニングして形成される０
層の厚さは約１，２μｍである。多結晶シリコン層によ
る入力保護抵抗２は厚さ０．４μｍ、幅２．５μｍであ
って、−端が、この多結晶シリコン層の形成後ポンディ
ングパッド１を形成する以前に形成される厚さ０．３μ
ｍの酸化シリコンからなる眉間絶縁膜３に開孔された接
続窓４部においてポンディングパッド１に接続され、他
端は入力保護回路を構成するトランジスタ等を介するか
、または直接に、内部回路の初段のトランジスタ（図示
しない）のゲート電極へ接続されている。他の多結晶シ
リコン層からなる導電層５（厚さ０．４μｍ〉は眉間絶
縁膜３とは異なる層間絶縁膜６（厚さ０，３５μｍ）を
介して、入力保護抵抗２の直下の領域を含む領域に形成
されている。言い換えれば導電層５は入力保護抵抗２か
ら半導体基板８をみた時にちょうど相互をさえぎる状態
で置かれていることになる。導電層５は半導体装置内の
いかなる配線にも接続されていない、半導体基板８はし
かるべき場所で電源線に接続されている。
いま、ポンディングパッド１に接地電位と基準にマイナ
ス方向に静電圧を印加したとする。従来例では導電層５
が無い為に、入力保護抵抗２と半導体基板８との間には
高電界が生じ、これにより加速された多結晶シリコンの
一部が入力保護抵抗２から半導体基板８へ注入される結
果として、入力端子ピンと電源との短絡が発生した。
ス方向に静電圧を印加したとする。従来例では導電層５
が無い為に、入力保護抵抗２と半導体基板８との間には
高電界が生じ、これにより加速された多結晶シリコンの
一部が入力保護抵抗２から半導体基板８へ注入される結
果として、入力端子ピンと電源との短絡が発生した。
この実施例においては、導電層５の介在により上記高電
界は緩められ、上述の様な現象は極めて発生しにくい、
さらに、弁室にまれに、注入が発生するとしても、注入
された多結晶シリコンは眉間絶縁膜６を突破して導電層
５になかだが達するのみで、その下の基板とのフィール
ド絶縁膜７をも突破することは無い、従って、本実施例
により、保護抵抗を形成する多結晶シリコンがら基板へ
の注入による漏れ電流不良は解決される。
界は緩められ、上述の様な現象は極めて発生しにくい、
さらに、弁室にまれに、注入が発生するとしても、注入
された多結晶シリコンは眉間絶縁膜６を突破して導電層
５になかだが達するのみで、その下の基板とのフィール
ド絶縁膜７をも突破することは無い、従って、本実施例
により、保護抵抗を形成する多結晶シリコンがら基板へ
の注入による漏れ電流不良は解決される。
これは、入力保護抵抗２と半導体基板間に加わる電圧が
入力保護抵抗２と導電層５間の静電容量及び導電層５と
半導体基板８間の静電容量によって分割されるため危険
分散されるほか、導電層５の面積を入力保護抵抗のそれ
より大きくすることによって導電層５と半導体基板８間
の電界強度が小となるからである。
入力保護抵抗２と導電層５間の静電容量及び導電層５と
半導体基板８間の静電容量によって分割されるため危険
分散されるほか、導電層５の面積を入力保護抵抗のそれ
より大きくすることによって導電層５と半導体基板８間
の電界強度が小となるからである。
以上説明したように本発明は、入力保護抵抗と半導体基
板との間に浮遊状態にある導電層を設けて、危険分散及
び電界緩和を図ることにより、信号入力端子の漏れ電流
の発生を抑えることができる効果がある。
板との間に浮遊状態にある導電層を設けて、危険分散及
び電界緩和を図ることにより、信号入力端子の漏れ電流
の発生を抑えることができる効果がある。
第１図（ａ）は本発明の一実施例の主要部を示す半導体
チップの平面図、第１図（ｂ）は第１図（ａ＞のｘ−ｘ
′線断面図である。 １・・・ポンディングパッド、２・−・多結晶シリコン
からなる入力保護抵抗、３・・・アルミニウムー多結晶
シリコン層間の眉間絶縁膜、４・・・接続窓、５・・・
他の多結晶シリコン層からなる導電層、６・・・多結晶
シリコン層間の眉間絶縁膜、７・・・フィールド絶縁膜
、８・・・半導体基板。
チップの平面図、第１図（ｂ）は第１図（ａ＞のｘ−ｘ
′線断面図である。 １・・・ポンディングパッド、２・−・多結晶シリコン
からなる入力保護抵抗、３・・・アルミニウムー多結晶
シリコン層間の眉間絶縁膜、４・・・接続窓、５・・・
他の多結晶シリコン層からなる導電層、６・・・多結晶
シリコン層間の眉間絶縁膜、７・・・フィールド絶縁膜
、８・・・半導体基板。
Claims (1)
- 信号入力端子に接続されたボンディングパッドと内部回
路の初段のトランジスタの間に挿入され、半導体基板上
に絶縁膜を介して設けられた抵抗層を入力保護抵抗とし
て有する半導体装置において、前記抵抗層と前記半導体
基板との間に導電層が直流的に周囲と絶縁されて設けら
れていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170215A JPS6327044A (ja) | 1986-07-18 | 1986-07-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170215A JPS6327044A (ja) | 1986-07-18 | 1986-07-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6327044A true JPS6327044A (ja) | 1988-02-04 |
| JPH0511667B2 JPH0511667B2 (ja) | 1993-02-16 |
Family
ID=15900803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61170215A Granted JPS6327044A (ja) | 1986-07-18 | 1986-07-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327044A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455439A (en) * | 1992-01-16 | 1995-10-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device which moderates electric field concentration caused by a conductive film formed on a surface thereof |
| US8106474B2 (en) | 2008-04-18 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| DE102005040342B4 (de) * | 2004-09-14 | 2020-09-10 | Denso Corporation | Halbleitervorrichtung |
-
1986
- 1986-07-18 JP JP61170215A patent/JPS6327044A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455439A (en) * | 1992-01-16 | 1995-10-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device which moderates electric field concentration caused by a conductive film formed on a surface thereof |
| DE102005040342B4 (de) * | 2004-09-14 | 2020-09-10 | Denso Corporation | Halbleitervorrichtung |
| US8106474B2 (en) | 2008-04-18 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511667B2 (ja) | 1993-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638462B2 (ja) | 半導体装置 | |
| JP2626229B2 (ja) | 半導体入力保護装置 | |
| JP3116916B2 (ja) | 回路装置、その製造方法 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JPS5987873A (ja) | Ｍｏｓ形半導体装置 | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| JPH02177358A (ja) | 半導体集積回路の入力保護装置 | |
| JPS6327044A (ja) | 半導体装置 | |
| JPH05505060A (ja) | 低トリガ電圧ｓｃｒ保護装置及び構造 | |
| JP3191209B2 (ja) | 静電破壊防止装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPS6221018Y2 (ja) | ||
| JPS626661B2 (ja) | ||
| TWI843628B (zh) | 靜電放電保護裝置及電晶體結構 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPS63274177A (ja) | 半導体装置の保護回路 | |
| JPH0556657B2 (ja) | ||
| JPH06151715A (ja) | 半導体集積回路の静電保護回路素子 | |
| JPS63301555A (ja) | 半導体装置 | |
| JPS62165362A (ja) | 半導体集積回路装置 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPS61263276A (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH0774353A (ja) | 入出力保護回路 | |
| JPH04354158A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |