JPS63274177A - 半導体装置の保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置特に集積回路の保護回路に関するも
のである。

（従来の技術） 従来の集積回路（ＩＣという）においては。

第３図、第４図に示す如くその外部入力端子１ノからＩ
Ｃ内部回路Ｊｊｔでには、保護抵抗１３と保護ダイオー
ド１′４が有シ、その保護抵抗１３は半導体基板１５上
の酸化ＩｐＨ１ｇ上に形成され、その保護抵抗Ｉ３によ
りサージ電圧が直接内部回路１２１／Ｃ伝搬するのを防
いでいる。この時半導体基板１５は接地（Ｖｓｓ　）も
しくは動作電源電位（ＶＤＤ　）に固定されている。

（発明が解決しようとする問題点） 従来技術では、入力端子１１Ｖｃ印加されたす−ジ電圧
Ｖｓｕｒが保護抵抗１３０入力端子側にかかることから
、製品として保証すべ（Ｖｓｕｒがその下の酸化膜１６
の永久破壊耐圧（酸化膜４０００Ａとすると通常４００
Ｖ）を越えたシ、また酸化膜１６が薄くなったり、もし
くは薄くする必要のある場合、保護抵抗１３０入力端子
側と半導体基板１５間の酸化膜１６が破壊パス１７を介
して破壊してしまい、入力端子１ノと基板１５がンｗ　
−トしてしまい、不良となる。

本発明は、保護抵抗の入力端子側と半導体基体中の絶縁
膜にかかるサージ′セ位を減少させることを目的とする
。

〔発明の構成〕

（問題点を解決するための手段と作用）半導体保護回路
を有する半導体基体表面の絶縁膜上に形成された入力保
護抵抗の直下の前記半導体基体に形成され、電気的にフ
ローティングなＰＮ接合を有する不純物領域を具備し、
該不純物領域は、前記半導体基体の表面に形成された該
基体と逆導電型の第１の不純物領域と、該領域に含まれ
る前記基体と同導電型の第２の不純物領域を具備するこ
とを特徴とする。即ち１本発明は保護抵抗直下の半導体
基体中に、絶縁膜による容量と直列となる様、電気的に
フローティングな不純物層を前記絶縁膜に接する型で入
れ、この不純物層と半導体基体からなる接合容量と、絶
縁膜の容量により絶縁膜にかかるサージ耐圧を上記２つ
の容量に分配し、絶縁膜にかかる電位をさげる、すなわ
ちサージ耐圧の上昇をもたらすようにしたものである。

（実施例） 以下図面を参照して本発明の一実施１）１１　’を説明
する。第１図は同実施例を示すが、これは第４図と対応
させた場合の例であるから、対応個所には同一符号を付
して説明を省略し、特徴とする点の説明を行なう。本実
施例の特徴は、基板１５の表面の酸化膜１６上に形成さ
れた入力保護抵抗１３の直下にＮ型領域１９が形成され
、これを内に含むような形でＰ型領域１８が形成されて
いることである。ここでＮ型基板１５は電源ｖＤＤに接
続されているが、頗城１Ｂ、１９は電気的にブローティ
ング状態である。また平面的に見て領域１８゜１９が保
護抵抗層１３よシ大きいのは、各部で酸化膜容量が形成
され、サージに対し弱い部分がないようにするためであ
る。第１図の構成により酸化膜容ｆ　Ｃ１が形成され、
領域Ｉｌｌ、１９で接合容量Ｃ１が形成され、領域１５
．Ｉｌｌで接合容量Ｃ８が形成される。

ここでは−例としてＮ型の半導体基板１５を用いている
。また入力端子には正のサージ電圧が印加されるものと
する。この時酸化法１６が破壊されたとしたら酸化膜１
６が短絡状態に等しく、領域１８．１９がなければ、入
力端子１１に接地電圧ｃ″′０′）が加わった場合、基
板１５け接地となる。従ってＮ型基板１５は最悪の場合
接地状態となる。故に従来方式では、サージ電位が全て
一酸化膜１６に印加する。これに対して正のサージ電位
に対して逆方向の接合を形成する必要があることから、
保護抵抗１３の直下領域の半導体基板１５ｔｌＣはｐ−
ｗｅｌ１７＆中に形成されたＮ型領域１９の存在が必要
となる。このとき酸化膜Ｉ６をンリコン酸化膜とすると
容ｆＣｔの単位面積当り約０．０９７１７２ｍ　の容量
となる。また保護抵抗１３の面積は約１０μｍ”である
ことから０．９　、Ｉ’Ｆのシリコン酸化膜容ＩｋＣｔ
　となる。この容５ｋ　Ｃ＋と同程度の容量Ｃ＊　を基
板１５中に形成すればよい。基板中の容量Ｃ２はＰ−ｗ
ｅｌｌｚＢ中に形成され九Ｎ　領域１９とのｐ　−ｎ接
合によりもたらせる。また領域１５と１８で容量Ｃ１が
もたらされ、入力端子１１からの正のサージに対しては
容量Ｃ３とＣ２で分圧し、負のサージに対しては、容量
Ｃ１とＣ８で分圧され、酸化膜１６にかかるサージ電圧
を下げるものである。

その製造方法は、フローティング状態のＰ−ｗｅ１１１
８を通常のプロセスにより形成し、その前後に、　ｐ−
ｗｅｌｌ　Ｊ　ｌｔ内にとりこまれる形でＮ−領域１９
ｔ−形成するが、Ｎ　領域１９の形成は、Ｎ−ｗｅｌｌ
もしくは、ＰＭＯ８−ＰＭＯ８の素子分離用Ｓｉｎ、直
下のＮ型のイオン注入工程を用いるのが望ましい。また
特別のプロセスを追加してｐ−ｗｅｌｌ領域にＮｆａ域
を形成してもよい。またＮ領域１９は少なくとも保護抵
抗１３の直下でかつ平面的に見て保護抵抗１３と等しい
かまたはそれよシ大きいことが望ましい。

第２図は本発明の他の実施例で、第１図の場合とは層関
係をＰＮ逆転させた場合の例である。こ＜１ の場合も第１図の場合と同様の作用効果が纏られる。

〔発明の効果〕

本発明の方法を用いることにより、保護抵抗と、半導体
裁板間の酸化膜に、サージ印加時にかかるサージ電位が
、半導体基板中に形成されたＰＮ接合とに分割されるこ
とから、みかけ上の酸化膜にかかる電位すなわちサージ
耐圧が上昇する。

しかも半導体基体中に、異なる導電型のフローティング
半尋体層’に２１１ｍ設けたことで、正、負のサージに
対し効果がある。

【図面の簡単な説明】

第１図は本発明の一笑施例の構成図、第２図は本発明の
他の実施例の構成図、第３図は従来の保護回路図、第４
図は同回路の問題点の説ＦｉＡ図である。 １ノ・・・入力端子％１２・・・内部回路、１３・・・
保護抵抗、１４・・・保護ダイオード、１５・・・半導
体基板、１６・・・酸化膜、１８・・・ＰまたはＮ型領
域、１９・・・ＮまたはＰ型領域、Ｃ１・・・酸化膜容
量、Ｃ，、Ｃ。 ・・・接合容量。 出願人代理人　弁理士　　鈴　　江　　武　　彦第１図 第２図

Claims (3)

【特許請求の範囲】
1. （１）半導体保護回路を有する半導体基体表面の絶縁膜
   上に形成された入力保護抵抗の直下の前記半導体基体に
   形成され、電気的にフローティングなＰＮ接合を有する
   不純物領域を具備し、該不純物領域は、前記半導体基体
   の表面に形成された該基体と逆導電型の第１の不純物領
   域と、該領域に含まれる前記基体と同導電型の第２の不
   純物領域を具備することを特徴とする半導体装置の保護
   回路。
2. （２）前記不純物領域が前記保護抵抗の直下で、かつ平
   面的に見て前記保護抵抗と等しいかまたはそれより大き
   い形でレイアウトされていることを特徴とする特許請求
   の範囲第１項に記載の半導体装置の保護回路。
3. （３）前記第１の不純物領域を第１のウェル工程で、前
   記第２の不純物領域を第２のウェル工程もしくは素子分
   離用イオン注入で形成することを特徴とする特許請求の
   範囲第１項に記載の半導体装置の保護回路。