JP3549916B2 - 過電圧保護回路 - Google Patents
過電圧保護回路 Download PDFInfo
- Publication number
- JP3549916B2 JP3549916B2 JP04639394A JP4639394A JP3549916B2 JP 3549916 B2 JP3549916 B2 JP 3549916B2 JP 04639394 A JP04639394 A JP 04639394A JP 4639394 A JP4639394 A JP 4639394A JP 3549916 B2 JP3549916 B2 JP 3549916B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal conductor
- connection pad
- punch
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、一般に集積回路の保護回路に関し、更に詳細には、損傷を与える高電圧を集積回路から向け直す新規な過電圧保護回路に関する。
【０００２】
集積回路（以下、ＩＣという）は高電圧静電放電（以下、ＥＳＤという）が外部ピンを通して回路に入ると損傷する。たとえば、人は１０，０００ボルトの静電荷を蓄積し且つ携えることができる。もし人がそのときＩＣに手を触れれば、蓄積された静電エネルギをその外部ピンの一つを通してＩＣ内に放電することができる。高電圧エネルギが突然移動するとＩＣ内の能動装置および受動装置またはこれらの装置を相互に接続している細かい導体または絶縁物が損傷を受ける。いずれの場合でも、ＩＣは損傷し、交換しなければならない。
【０００３】
同様なＩＣの損傷はＩＣの外部入出力ピンに結合されている信号線から到来する電圧スパイクおよび電流サージから生ずる可能性がある。たとえば、ＩＣの電源ピンおよび接地ピンは内部導体を通してＩＣの能動および受動装置に結合されている。外部電源ピンおよび接地ピンはこうしてそれぞれ電源および接地端子に接続される。
【０００４】
ＥＳＤからの損傷を防止するには、パンチスルー装置またはダイオードを電源接続パッドと大地との間に設置する。たとえば、代表的なパンチスルー装置は、そのドレイン・ソース間電圧が所定の電圧レベルより上昇したとき電流を通す無ゲート電界効果トランジスタから構成されている。パンチスルー装置のドレインはＩＣ内部の内部接続パッドに結合されている。パンチスルー装置のソースは接地されている。したがって、ＩＣの外部ピンに過大な電圧がかかるとパンチスルー装置は導通し、ピンを大地に短絡する。これにより高電圧または高電流がＩＣの敏感な内部構成要素から大地に導かれる。
【０００５】
この形式のＥＳＤ保護を利用するには、接地リング（リング状接地部）をＩＣダイの周辺の周りに設置する。接続パッドを接地リングの内側に設置し、内部の電力導体、接地導体、またはデータ信号導体の一つに接続する。次にパンチスルー装置を各接続パッドと外部接地リングとの間に結合する。
【０００６】
【発明が解決しようとする課題】
この技術に伴う問題点は、パンチスルー装置が接続パッド・ブロックの周辺にあるということである。接続パッド・ブロック（すなわち、セル）は導体に取り付けられた接続パッドから構成されている。それで接続パッド・セルは上述の接続パッドおよび導体回路、およびこの回路を囲む既定の区域により規定される。接続パッドは接続パッド・セル導体を介してＩＣ内の内部導体に結合されている結合線を受ける。混信によるラッチアップおよび信号妨害を避けるには、接続パッド・セルを最短距離だけ離して設置するという設計規則が必要である。これらの規則はまた防護リングを各セルの周りに設置するということを必要とする。しかし、パンチスルー装置の方位および位置により隣接する接続パッド・セルを互いにどれだけ近づけて設置することができるかが決まる。たとえば、パンチスルー装置をセルを規定する区域の外周に設置すれば、隣接する接続パッド・セルを互いに離さなければならない距離が大きくなる。
【０００７】
その他に、単独パンチスルー装置を外部ＩＣピンと大地との間に結合すると、限られたＥＳＤ保護しか得られない。たとえば、各種電力導体および接地導体がＩＣ内に存在する。これら導体は必ずしも過電圧保護装置により大地に結合されない。したがって、これらの導体に過電圧状態が生ずるとＩＣを損傷する。パンチスルー装置を一つだけ使用し、接地ピンを不注意に切り離せば、ＩＣは過電圧状態に対して保護されないままである。代わりに、過大電流が接続パッドに伝わると、一つのパンチスルー装置では電荷全体を運ぶことができないことがある。
【０００８】
それ故、冗長なパンチスルー装置を接続パッドとＩＣ内の複数の電力導体および接地導体との間に設置すれば、更に効果的な過電圧保護が可能になろう。この技術は、しかし、別のパンチスルー装置を必要とする。パンチスルー装置が多いとセル間の所要最短距離が大きくなるばかりでなく、各セルに必要な空間の量も多くなる。セルが大きくなり且つセル間の距離が大きくなると、ＩＣダイの大きさが増し、ＩＣの外側の周りに設置し得るピンの数が減る。他に、パンチスルー装置が複数あれば各接続パッド・セルに対して異なるマスクが必要になる。このためＩＣを設計する時間および費用が増大する。
【０００９】
したがって、冗長な過電圧保護を行うのに複数のパンチスルー装置を使用することができる一般的接続パッド・セルの必要性がなお存在する。
【００１０】
それ故、複数のパンチスルー装置を用いてＩＣの過電圧保護を改善するのが本発明の目的である。
【００１１】
本発明の他の目的は、冗長過電圧保護を行う際使用される空間の量を減らすことによりＩＣを小型化しやすくすることである。
【００１２】
本発明の更に他の目的は、複数の入出力信号に対して過電圧保護を行うのに一般的接続パッド・セルを使用することによりＩＣを設計する時間と費用を少なくすることである。
【００１３】
【課題を解決するための手段】
本発明は第１および第２の金属レベル（すなわち、それぞれ金属１および金属２）から成る接続パッド・セルである。ＩＣ内の内部導体は、第２の金属レベル（すなわち、金属２）で形成され、各種電力信号、接地信号、およびデータ信号をＩＣ内の能動装置および受動装置と結合する。接続パッド・セルは、代表的には、ＩＣの外縁に実質上垂直な方向に細長く、種々の金属２の導体に結合された一つ以上の島状部（アイランド）を備えている。複数のパンチスルー装置が金属２の導体と金属１の接続パッドとの間に結合されている。各パンチスルー装置は、所定の電圧電位が金属２の導体と接続パッドとの間に存在するとき、そのそれぞれの金属２の導体を接続パッドに結合する。
【００１４】
本発明の第１の実施例では、各接続パッド・セルは結合線および溝により分離されている第１および第２の平行の接続パッド脚を取り付けるための結合領域（接続パッド）を備えている。第１および第２の接続パッド脚はＩＣダイの外縁に実質上垂直である。各接続パッド・セルの第１と第２の接続パッド脚との外縁間の距離は関連結合領域の幅にほぼ等しい。これにより接続パッド・セルの面積が最少限になり、隣接セルを共に更に近づけて設置することができる。
【００１５】
【作用】
別の迂回容量を増すのに背中合わせパンチスルー装置を使用することができる。一方のパンチスルー装置を各金属２の導体の下に設置して冗長過電圧保護を行う。背中合わせ構成では、各パンチスルー装置は第１、第２、および第３のＮ +ドーピング領域を備えた基板を備えている。第１および第２のドーピング領域はパンチスルー装置の第１および第２のドレイン領域として動作し、第３のドーピング領域は第１および第２のドレイン領域と関連する共通ソース領域として動作する。第１および第２のドーピング領域は、それぞれ、接続パッド・セルの第１および第２の脚の直下に設けられており、第３のドーピング領域は金属１の島状部の一つの直下に設けられている。したがって、第１および第２の領域は、それぞれ、第１および第２の脚に接触しており、第３の領域は金属１の島状部に接触している。典型的には、各ドーピング領域はＮ+ ドーピング・レベルにより構成されている。代わりに、ＩＣの外縁を囲む防護リングをパンチスルー装置により接続パッドに結合させることもできる。
【００１６】
金属１の島状部の組、すなわち各パッド・セルに関連する一組、は接続パッド溝の中にある。その組の各島状部はＩＣ内の別の内部信号導体に結合されている。各島状部は間隙により接続パッドの脚から分離されている。島状部と関連接続パッド脚との間の間隙を埋めて、島状部に接続されている内部信号を接続パッドに結合させている。このようにして、内部ＩＣ信号はすべて、関連島状部と接続パッド脚との間の間隙を埋めることにより簡単に、接続パッドに結合されることができる。これはパンチスルー装置を配置し直したり接続パッド・セルを構成し直したりしないで行うことができる。加えて、接続パッドと関連するパンチスルー装置が複数あることにより最少限の面積で冗長過電圧保護が行われる。
【００１７】
複数の電力ピン、接地ピン、および信号ピンに適合させるには、同じ接続パッド・セル構成をＩＣダイの外縁の周りの種々の位置に設置する。次に、上述のように、適切な島状部と接続パッド・セルの脚との間の間隙をレベル１の金属で埋めることにより所要内部信号を接続パッドに結合させる。適切な島状部は所要内部信号の直下に設けられているものである。間隙領域をレベル１の金属で埋めることにより、関連パンチスルー装置はそのそれぞれのドレインおよびソース領域を短絡することにより迂回される。外部パッケージ・ピンは結合線を介して所要接続パッド・セルに接続される。したがって、外部信号をピンに加えると接触している金属２の導体に結合している内部ＩＣ装置が駆動される。
【００１８】
本発明の前述のおよび他の目的、特徴、および長所は、添付図を参照して進める本発明の好適実施例の下記詳細説明から更に容易に明らかになるであろう。
【００１９】
【実施例】
図６はＩＣダイ２６の部分を示す従来技術の上面図である。接続パッド領域（以下、接続パッドという）１２はパンチスルー装置１４を介して接地リング１６に結合されている。パンチスルー装置１４はコンタクト２２により接続パッド１２に結合されている第１のＮ+ ドーピング領域１８を備えている。第２のＮ+ ドーピング領域２０はコンタクト２４により接地リング１６に結合されている。接続パッド１２は電線（図示せず）により外部ＩＣピンに結合されている。外部ピンはＩＣパッケージの外に突出し、外部信号（すなわち、ＶＣＣ、接地、制御、またはデータの各信号）を運ぶ。導体２８はＩＣの内部に延びて接続パッド１２の信号をＩＣ内の能動および受動要素に接続している。
【００２０】
高電圧は導体２８に接続されている内部要素に不注意に加えられることがある。たとえば、ＥＳＤ事象により誰かが接続パッド１２に結合されている外部ピンに接触することから生ずる。高電圧は内部ＩＣ要素（たとえば、バイポーラ・トランジスタまたは電界効果トランジスタ）を破壊するかまたは導体２８を破壊する可能性がある。構成要素を損傷させないようにするため、パンチスルー装置１４は、パンチスルー装置間の電圧が所定の電圧レベル（たとえば、１７ボルト）より高いとき、接続パッド１２の信号を接地リング１６に短絡する。こうして高電圧はＩＣ構成要素から遠ざけられて大地に放出される。高電圧状態が終わると、パンチスルー装置は高インピーダンス状態に戻る。これにより接続パッド１２の信号は導体２８によりＩＣ内の内部要素に伝えられることができる。
【００２１】
図１は本発明に従い冗長過電圧保護を行う接続パッド・セル３０の上面図である。ＩＣダイ４４に配置された接続パッド。セル３０は導体による二つの接続パッド脚４０および４２を有する結合領域（以下、接続パッドという）３２を備えている。接続パッドおよび接続パッド脚は第１の金属レベル（金属１）から製作されている。一組のパンチスルー装置３４、３６、および３８は関連する金属１の島状部、それぞれ４６、４８、および５０、を備えている。島状部はそれぞれ導体５２、５４、および５６の下に設けられている。導体は第１の層の上にある第２の金属レベル（金属２）から形成されている。
【００２２】
図２は図１のパンチスルー装置３４の拡大図である。金属２の導体５２はパンチスルー装置を更に良く図解するよう切断して示してある。第１のＮ+ ドーピング領域５８はコンタクト６０により接続パッド脚４２に結合されている。第２のＮ+ ドーピング領域６２はコンタクト６４により接続パッド脚４０に結合されている。島状部４６は第１の金属レベルの金属から製作され、コンタクト６８により第３のＮ+ ドーピング領域７０に結合されている。島状部４６は更にコンタクト７２により金属２の導体５２に結合されている。接続パッド脚４２と島状部４６との間に間隙７４が存在し、接続パッド脚４０と島状部４６との間に間隙７６が存在している。
【００２３】
図４は図１のパンチスルー装置３４の断面図である。シリコン基板８４は図２で記したように第１、第３、第２のＮ+ ドーピング領域５８、７０、および６２を備えている。Ｐ+ ドーピング領域８０および８２がパンチスルー装置をＩＣ内の隣接装置から分離している。接続パッド脚４２および４０、および島状部４６はすべて第１のレベルの金属から作られている。間隙７４および７６は島状部４６を接続パッド脚から分離している。フィールド酸化物層７８が金属１の層をシリコン基板８４の表面から分離している。導体５２は第２の金属の層から作られ、絶縁層７９により金属１から分離されている。
【００２４】
コンタクト６８は島状部４６を第３のＮ+ ドーピング領域７０に結合し、コンタクト７２は金属２の導体５２を島状部４６に結合している。コンタクト６０は接続パッド脚４２を第１のＮ+ ドーピング領域５８に接続し、コンタクト６４は接続パッド脚４０を第２のＮ+ ドーピング領域６２に接続している。間隙９８が接続パッド脚４２を接地導体１０２から分離し、間隙１００が接続パッド脚４０を接地導体１０４から分離している。パンチスルー領域８６は第１のＮ+ ドーピング領域５８と第３のＮ+ ドーピング領域７０との間のシリコン区域から構成され、パンチスルー領域８８は第３のＮ+ ドーピング領域７０と第２のＮ+ ドーピング領域６２との間のシリコン区域から構成されている。
【００２５】
正常動作中、第１のＮ+ ドーピング領域５８および第３のＮ+ ドーピング領域７０（すなわち、接続パッド３２および導体５２）を横断する電圧電位または第２のＮ+ ドーピング領域６２および第３のＮ+ ドーピング領域７０間の電圧電位は電気伝導を励起させるには不充分である。それ故、導体５２は通常接続パッド・セルと伝導結合していない。しかし、接続パッド３２と導体５２との間に充分大きな電圧が存在すれば（たとえば、ＥＳＤ事象）、パンチスルー領域８６および８８は低抵抗電子径路となる。これにより高電圧電荷が接続パッド３２から導体５２を通して向き直される。代わりに（接続パッド３２および導体５２に結合されている信号により）、導体５２にある高電圧電荷が接続パッド３２に向き直される。典型的には、導体５２はＶＣＣ、ＤＶＣＣ（汚れたＶＣＣ）、ＧＮＤ（大地）、またはＤＧＮＤ（汚れたＧＮＤ）に接続されている。汚れたＶＣＣおよび汚れたＧＮＤは電力をパッド・ドライバの最終段トランジスタに供給するのに使用される内部ＶＣＣおよび接地信号である。ＤＶＣＣおよびＧＮＤはそれぞれＶＣＣおよび大地から分離され、雑音の影響を減らしている。
【００２６】
活動状態にあるパンチスルー装置は、大きな電圧差がチップ上の装置または絶縁物間に発生しないようにし、したがって、高電圧電荷がＩＣの敏感な内部構成要素に到達しないようにする。高電圧状態が静まってから、パンチスルー領域８６および８８は非導通状態に逆戻りする。これにより接続パッド３２と導体５２とが電気的に分離し、各々が別々の信号を運ぶことができる。
【００２７】
接続パッド３２を導体５２に接続するには、間隙７４および７６にレベル１の金属を詰め込む。これによりそれぞれ接続パッド脚４０および４２が島状部４６と結合する。島状部４６は既にコンタクト７２を介して導体５２に結合しているから、接続パッド３２も導体５２に結合される。それで接続パッド３２に結合している外部ＩＣピンは信号を導体５２に出し入れすることができる。図３は接続パッド脚４２および４０に結合している図１の導体５６を示す。島状部５０を接続パッド脚４２および４０から分離している間隙領域にはそれぞれ第１の金属レベルの金属９０および９２が詰込まれている。それ故、金属２の各種導体を金属１の接続パッドに接続する上述の方法では接続パッド・セルを作るのに唯一組のＩＣ工程が必要なだけである。
【００２８】
たとえば、図１を再び参照すると、導体５６は接続パッド３２の脚に結合されているように図示されている。パンチスルー装置３８はパンチスルー装置３４および３６と同じ仕方で作られるが、島状部５０と接続パッド脚４２および４０との間の間隙を埋め込むことにより迂回されている。代わりに、導体５４または５２のいずれかを、そのそれぞれの島状部と接続パッド脚との間の間隙を埋めることにより接続パッドと結合させることができる。パンチスルー装置３８におけるこの島状部／接続パッド脚の間隙はそのとき埋められないままになっている。したがって、どの導体を所定のどの接続パッドに結合するのにも同じプロセスマスクが使用される。また、過電圧保護を増大するには、パンチスルー装置１４（図６）をも接続パッド３２と接地リング１６との間に結合させることができる。
【００２９】
図６はＩＣダイ９６の周りの種々の位置に設置された複数の接続パッド・セルを示す上面図である。接続パッドはＩＣ上にある各種金属の導体５２、５４、および５６に結合されている。接続パッド脚同士の間にパンチスルー装置を設置することにより接続パッド・セルを互いに密接して設置することができる。パンチスルー装置の背中合わせ構成は各装置の高電流を分配する能力を高める。各接続パッド・セルは一つ以上の代わりの電源導体または接地導体に結合された複数のパンチスルー装置を設けることにより過電圧保護をも増大する。パンチスルー装置を各接続パッド脚の間に垂直方向に設置することにより、隣接接続パッド・セルのパンチスルー装置が更に離して設置されるので、ラッチアップの機会は少なくなる。たとえば、接続パッド・セルの外側に水平に設置されたパンチスルー装置とは反対に、隣接接続パッド・セルのパンチスルー装置が更に離して設置されるので、ラッチアップの機会は少なくなる。
【００３０】
本発明の原理をその好適実施例により説明し、図解してきたが、本発明はそのような原理から逸脱することなく構成および細目を修正し得ることが明らかなはずである。特許請求の範囲の精神および範囲の中に入るすべての修正案および変形について権利を主張するものである。
【００３１】
以上本発明の実施例について詳述したが、以下、本発明の実施例を要約する。
（１）． 集積回路を高電圧損傷から保護する過電圧保護回路であって、第１の金属レベルから形成された金属１の導体（３２，４０，４２）と、第２の金属レベルから形成され、種々の電力信号、接地信号およびデータ信号を前記集積回路内の能動装置および受動装置に結合させる複数の金属２の導体（５２，５４，５６）と、関連する金属２の導体と前記金属１の導体とが結合され、所定電圧電位が前記関連する金属２の導体と前記金属１の導体と間に存在するとき、それぞれの金属２の導体を前記金属１の導体に結合させる複数のパンチスルー装置（３４，３６，３８）と、を具備した過電圧保護回路である。
【００３２】
（２）． 前記金属１の導体が、接続パッド（３２）と前記集積回路ダイの外縁に対して実質的に垂直方向に延在する少なくとも１つの接続パッド脚（４０）とを有する前記（１）に記載の過電圧保護回路である。
【００３３】
（３）． 前記パンチスルー装置（３４，３６，３８）と前記金属１の導体脚（４０，４２）とが、前記金属１の接続パッド（３２）の外縁によって規定される領域内に存在するような大きさである前記（２）に記載の過電圧保護回路である。
【００３４】
（４）． 金属１の導体に対して実質的に平行方向に延在された複数の金属１の島状部（４６，４８，５０）を有し、各島状部が各金属２の導体に結合され、且つ間隙（７４）によって前記金属１の導体から分離されている前記（１）に記載の過電圧保護回路である。
【００３５】
（５）． 各島状部と前記金属１の導体との間の間隙内に配置さとれた金属部９０を有し、該金属部が島状部を各金属２の導体から前記金属１の導体に結合する前記（４）に記載の過電圧保護回路である。
【００３６】
（６）． 前記金属１の導体及び各パンチスルー装置（３４，３６，３８）上に実質的に垂直に横切る前記金属２の導体（５２，５４，５６）が、前記金属１の導体の１つの下部に配置される前記（１）に記載の過電圧保護回路である。
【００３７】
（７）． 前記集積回路ダイの外縁を取り囲む防護リング（１６）を有し、前記パンチスルー装置の１つが、前記防護リングと前記金属１の導体との間に結合される前記（１）に記載の過電圧保護回路である。
【００３８】
（８）． 各パンチスルー装置が、第１及び第２のドーピング領域（５８，６２）を有する基板を有し、前記第１のドーピング領域が前記金属２の導体の少なくとも１つに接続され、且つ前記第２のドーピング領域が前記金属１の導体に結合される前記（１）に記載の過電圧保護回路である。
【００３９】
（９）． 前記金属２の導体（５２，５４，５６）の少なくとも１つが、前記金属１の導体に結合される前記（１）に記載の過電圧保護回路である。
【００４０】
（１０）． 第１の金属レベルから形成され、各々がチャネルによって分離され且つ集積回路ダイの外縁に対して実質的に垂直で第１及び第２の平行の接続パッド脚（４０，４２）に接続された接続パッド（３２）を有する複数の金属１の導体（３２，４０，４２）と、前記第１の金属レベル上にある第２の金属レベルから形成された複数の金属導体と、前記第１及び第２の接続パッド脚に対して実質的に平行方向に延出され、且つ関連する金属２の導体の下に配置され、各々がその関連する金属２の導体と前記金属１の導体との間に結合され、且つ前記導体間の電圧レベルが所定電圧レベル以上のときに、前記金属２の導体を前記金属１の導体に結合する複数の背中合わせパンチスルー装置（３４，３６，３８）と、を具備した集積回路用高電圧保護装置である。
【００４１】
（１１）． 複数組の金属１の島状部（４６，４８，５０）を有し、各組の島状部が異なる接続パッド脚のチャネル内に存在し、且つ組内の各島状部が分離した金属２の導体に結合される前記（１０）に記載の集積回路である。
【００４２】
（１２）． 各パンチスルー装置が、第１、第２及び第３のドーピング領域（５８，６２，７０）を有する基板（８４）を備え、前記第１及び第２のドーピング領域が金属１の導体の前記第１及び前記第２の接続パッド脚にそれぞれ結合され、前記第３のドーピング領域（７０）が前記金属１の導体チャネル内で前記金属１の島状部の１つに結合される前記（１１）に記載の集積回路である。
【００４３】
（１３）． 各ドーピング領域（５８，６２，７０）がＮ+ ドーピングレベルからなる前記（１２）に記載の集積回路である。
【００４４】
（１４）． 集積回路を形成するためのシリコン基板（８４）を設け、パンチスルー領域（８６，８８）を規定するドーパント領域間の領域である第１、第２及び第３のドーパント領域（５８，６２，７０）をシリコン基板に烝着し、前記シリコン基板の表面上に、間隙領域（７４，７１）によってそれぞれ分離された第１、第２及び第３の区分（４２，４６，４０）を有する第１の金属レベルを加え、前記第１の金属レベルの前記第１、第２及び第３区分を前記第１、第２及び第３のドーパント領域にそれぞれ接触させ、前記第２の金属レベル（５２）を前記第１の金属レベル上に加え、前記第２の金属レベルを前記第１の金属レベルの前記第２区分に接触させる過電圧損傷から集積回路を保護する方法である。
【００４５】
（１５）． 前記第１の金属レベルを前記第２の金属レベルに結合させるための金属で間隙領域（７４，７６）を埋め込むことを有する前記（１４）に記載による方法である。
【００４６】
（１６）． 前記パンチスルー領域（８６，８８）間の電圧電位が所定電圧値以上であるとき、前記第１の金属レベル（４２，４０）を前記第２の金属レベル（５２）に一時的に結合させることを有する前記（１４）に記載の方法である。
【００４７】
【発明の効果】
以上、詳細に説明したように、本発明によれば、第１の金属レベルによる金属１の導体を形成し、第２の金属レベルによる金属２の導体で集積回路内の内部導体を形成して各種電力記信号、接地信号、データ信号を集積回路内の能動装置及及び受動装置と結合し、金属２の導体と金属１の接続パッドとの間に複数の突き装置を結合し、関連する金属２の導体と金属１によると導体との間に所定の電圧電位が存在すると金属２の導体を金属１の導体にパンチスルー装置により結合するように構成したので、集積回路の冗長過電圧が集積回路をバイパスすることになり、集積回路に高電圧電荷が印加されなくなり、集積回路の冗長過電圧に対して集積回路を保護することができ、空間の量を減少させて集積回路を小型化し易くすることができるとともに、集積回路の設計時間と費用を少なくすることができる効果を奏する。
【図面の簡単な説明】
【図１】本発明による冗長背中合わせ突抜け装置に結合された結合パッドセルの上面図である。
【図２】図１に示したような本発明による単一背中合わせ突抜け装置の拡大図を示す。
【図３】図１に示したような本発明による金属１の結合パッドに結合された金属２の導体の拡大図を示す。
【図４】本発明における背中合わせ突抜け装置の断面図である。
【図５】本発明による冗長背中合わせ突抜け装置を有する複数の結合パッドセルを示す集積回路ダイの上面図である。
【図６】一つの突抜け装置に接続された結合パッドの従来技術の説明図である。
【符号の説明】
３４、３６、３８、 突抜け装置
１６ 接地リング
３０ 結合パッド・セル
３２ 結合パッド
４０、４２ 結合パッド脚
４４、９６ ＩＣダイ
４６、４８、５０ アイランド
５２、５４、５６ 金属２の導体
５８ 第１のＮ+ ドーピング領域
６０、７２ コンタクト
６２ 第２のＮ+ ドーピング領域
７０ 第３のＮ+ ドーピング領域
７６、９８、１００ 間隙
８０、８２ Ｐ+ ドーピング領域
８４ シリコン基板
８６、８８ 突抜け領域
９０、９１ 金属
【産業上の利用分野】
本発明は、一般に集積回路の保護回路に関し、更に詳細には、損傷を与える高電圧を集積回路から向け直す新規な過電圧保護回路に関する。
【０００２】
集積回路（以下、ＩＣという）は高電圧静電放電（以下、ＥＳＤという）が外部ピンを通して回路に入ると損傷する。たとえば、人は１０，０００ボルトの静電荷を蓄積し且つ携えることができる。もし人がそのときＩＣに手を触れれば、蓄積された静電エネルギをその外部ピンの一つを通してＩＣ内に放電することができる。高電圧エネルギが突然移動するとＩＣ内の能動装置および受動装置またはこれらの装置を相互に接続している細かい導体または絶縁物が損傷を受ける。いずれの場合でも、ＩＣは損傷し、交換しなければならない。
【０００３】
同様なＩＣの損傷はＩＣの外部入出力ピンに結合されている信号線から到来する電圧スパイクおよび電流サージから生ずる可能性がある。たとえば、ＩＣの電源ピンおよび接地ピンは内部導体を通してＩＣの能動および受動装置に結合されている。外部電源ピンおよび接地ピンはこうしてそれぞれ電源および接地端子に接続される。
【０００４】
ＥＳＤからの損傷を防止するには、パンチスルー装置またはダイオードを電源接続パッドと大地との間に設置する。たとえば、代表的なパンチスルー装置は、そのドレイン・ソース間電圧が所定の電圧レベルより上昇したとき電流を通す無ゲート電界効果トランジスタから構成されている。パンチスルー装置のドレインはＩＣ内部の内部接続パッドに結合されている。パンチスルー装置のソースは接地されている。したがって、ＩＣの外部ピンに過大な電圧がかかるとパンチスルー装置は導通し、ピンを大地に短絡する。これにより高電圧または高電流がＩＣの敏感な内部構成要素から大地に導かれる。
【０００５】
この形式のＥＳＤ保護を利用するには、接地リング（リング状接地部）をＩＣダイの周辺の周りに設置する。接続パッドを接地リングの内側に設置し、内部の電力導体、接地導体、またはデータ信号導体の一つに接続する。次にパンチスルー装置を各接続パッドと外部接地リングとの間に結合する。
【０００６】
【発明が解決しようとする課題】
この技術に伴う問題点は、パンチスルー装置が接続パッド・ブロックの周辺にあるということである。接続パッド・ブロック（すなわち、セル）は導体に取り付けられた接続パッドから構成されている。それで接続パッド・セルは上述の接続パッドおよび導体回路、およびこの回路を囲む既定の区域により規定される。接続パッドは接続パッド・セル導体を介してＩＣ内の内部導体に結合されている結合線を受ける。混信によるラッチアップおよび信号妨害を避けるには、接続パッド・セルを最短距離だけ離して設置するという設計規則が必要である。これらの規則はまた防護リングを各セルの周りに設置するということを必要とする。しかし、パンチスルー装置の方位および位置により隣接する接続パッド・セルを互いにどれだけ近づけて設置することができるかが決まる。たとえば、パンチスルー装置をセルを規定する区域の外周に設置すれば、隣接する接続パッド・セルを互いに離さなければならない距離が大きくなる。
【０００７】
その他に、単独パンチスルー装置を外部ＩＣピンと大地との間に結合すると、限られたＥＳＤ保護しか得られない。たとえば、各種電力導体および接地導体がＩＣ内に存在する。これら導体は必ずしも過電圧保護装置により大地に結合されない。したがって、これらの導体に過電圧状態が生ずるとＩＣを損傷する。パンチスルー装置を一つだけ使用し、接地ピンを不注意に切り離せば、ＩＣは過電圧状態に対して保護されないままである。代わりに、過大電流が接続パッドに伝わると、一つのパンチスルー装置では電荷全体を運ぶことができないことがある。
【０００８】
それ故、冗長なパンチスルー装置を接続パッドとＩＣ内の複数の電力導体および接地導体との間に設置すれば、更に効果的な過電圧保護が可能になろう。この技術は、しかし、別のパンチスルー装置を必要とする。パンチスルー装置が多いとセル間の所要最短距離が大きくなるばかりでなく、各セルに必要な空間の量も多くなる。セルが大きくなり且つセル間の距離が大きくなると、ＩＣダイの大きさが増し、ＩＣの外側の周りに設置し得るピンの数が減る。他に、パンチスルー装置が複数あれば各接続パッド・セルに対して異なるマスクが必要になる。このためＩＣを設計する時間および費用が増大する。
【０００９】
したがって、冗長な過電圧保護を行うのに複数のパンチスルー装置を使用することができる一般的接続パッド・セルの必要性がなお存在する。
【００１０】
それ故、複数のパンチスルー装置を用いてＩＣの過電圧保護を改善するのが本発明の目的である。
【００１１】
本発明の他の目的は、冗長過電圧保護を行う際使用される空間の量を減らすことによりＩＣを小型化しやすくすることである。
【００１２】
本発明の更に他の目的は、複数の入出力信号に対して過電圧保護を行うのに一般的接続パッド・セルを使用することによりＩＣを設計する時間と費用を少なくすることである。
【００１３】
【課題を解決するための手段】
本発明は第１および第２の金属レベル（すなわち、それぞれ金属１および金属２）から成る接続パッド・セルである。ＩＣ内の内部導体は、第２の金属レベル（すなわち、金属２）で形成され、各種電力信号、接地信号、およびデータ信号をＩＣ内の能動装置および受動装置と結合する。接続パッド・セルは、代表的には、ＩＣの外縁に実質上垂直な方向に細長く、種々の金属２の導体に結合された一つ以上の島状部（アイランド）を備えている。複数のパンチスルー装置が金属２の導体と金属１の接続パッドとの間に結合されている。各パンチスルー装置は、所定の電圧電位が金属２の導体と接続パッドとの間に存在するとき、そのそれぞれの金属２の導体を接続パッドに結合する。
【００１４】
本発明の第１の実施例では、各接続パッド・セルは結合線および溝により分離されている第１および第２の平行の接続パッド脚を取り付けるための結合領域（接続パッド）を備えている。第１および第２の接続パッド脚はＩＣダイの外縁に実質上垂直である。各接続パッド・セルの第１と第２の接続パッド脚との外縁間の距離は関連結合領域の幅にほぼ等しい。これにより接続パッド・セルの面積が最少限になり、隣接セルを共に更に近づけて設置することができる。
【００１５】
【作用】
別の迂回容量を増すのに背中合わせパンチスルー装置を使用することができる。一方のパンチスルー装置を各金属２の導体の下に設置して冗長過電圧保護を行う。背中合わせ構成では、各パンチスルー装置は第１、第２、および第３のＮ +ドーピング領域を備えた基板を備えている。第１および第２のドーピング領域はパンチスルー装置の第１および第２のドレイン領域として動作し、第３のドーピング領域は第１および第２のドレイン領域と関連する共通ソース領域として動作する。第１および第２のドーピング領域は、それぞれ、接続パッド・セルの第１および第２の脚の直下に設けられており、第３のドーピング領域は金属１の島状部の一つの直下に設けられている。したがって、第１および第２の領域は、それぞれ、第１および第２の脚に接触しており、第３の領域は金属１の島状部に接触している。典型的には、各ドーピング領域はＮ+ ドーピング・レベルにより構成されている。代わりに、ＩＣの外縁を囲む防護リングをパンチスルー装置により接続パッドに結合させることもできる。
【００１６】
金属１の島状部の組、すなわち各パッド・セルに関連する一組、は接続パッド溝の中にある。その組の各島状部はＩＣ内の別の内部信号導体に結合されている。各島状部は間隙により接続パッドの脚から分離されている。島状部と関連接続パッド脚との間の間隙を埋めて、島状部に接続されている内部信号を接続パッドに結合させている。このようにして、内部ＩＣ信号はすべて、関連島状部と接続パッド脚との間の間隙を埋めることにより簡単に、接続パッドに結合されることができる。これはパンチスルー装置を配置し直したり接続パッド・セルを構成し直したりしないで行うことができる。加えて、接続パッドと関連するパンチスルー装置が複数あることにより最少限の面積で冗長過電圧保護が行われる。
【００１７】
複数の電力ピン、接地ピン、および信号ピンに適合させるには、同じ接続パッド・セル構成をＩＣダイの外縁の周りの種々の位置に設置する。次に、上述のように、適切な島状部と接続パッド・セルの脚との間の間隙をレベル１の金属で埋めることにより所要内部信号を接続パッドに結合させる。適切な島状部は所要内部信号の直下に設けられているものである。間隙領域をレベル１の金属で埋めることにより、関連パンチスルー装置はそのそれぞれのドレインおよびソース領域を短絡することにより迂回される。外部パッケージ・ピンは結合線を介して所要接続パッド・セルに接続される。したがって、外部信号をピンに加えると接触している金属２の導体に結合している内部ＩＣ装置が駆動される。
【００１８】
本発明の前述のおよび他の目的、特徴、および長所は、添付図を参照して進める本発明の好適実施例の下記詳細説明から更に容易に明らかになるであろう。
【００１９】
【実施例】
図６はＩＣダイ２６の部分を示す従来技術の上面図である。接続パッド領域（以下、接続パッドという）１２はパンチスルー装置１４を介して接地リング１６に結合されている。パンチスルー装置１４はコンタクト２２により接続パッド１２に結合されている第１のＮ+ ドーピング領域１８を備えている。第２のＮ+ ドーピング領域２０はコンタクト２４により接地リング１６に結合されている。接続パッド１２は電線（図示せず）により外部ＩＣピンに結合されている。外部ピンはＩＣパッケージの外に突出し、外部信号（すなわち、ＶＣＣ、接地、制御、またはデータの各信号）を運ぶ。導体２８はＩＣの内部に延びて接続パッド１２の信号をＩＣ内の能動および受動要素に接続している。
【００２０】
高電圧は導体２８に接続されている内部要素に不注意に加えられることがある。たとえば、ＥＳＤ事象により誰かが接続パッド１２に結合されている外部ピンに接触することから生ずる。高電圧は内部ＩＣ要素（たとえば、バイポーラ・トランジスタまたは電界効果トランジスタ）を破壊するかまたは導体２８を破壊する可能性がある。構成要素を損傷させないようにするため、パンチスルー装置１４は、パンチスルー装置間の電圧が所定の電圧レベル（たとえば、１７ボルト）より高いとき、接続パッド１２の信号を接地リング１６に短絡する。こうして高電圧はＩＣ構成要素から遠ざけられて大地に放出される。高電圧状態が終わると、パンチスルー装置は高インピーダンス状態に戻る。これにより接続パッド１２の信号は導体２８によりＩＣ内の内部要素に伝えられることができる。
【００２１】
図１は本発明に従い冗長過電圧保護を行う接続パッド・セル３０の上面図である。ＩＣダイ４４に配置された接続パッド。セル３０は導体による二つの接続パッド脚４０および４２を有する結合領域（以下、接続パッドという）３２を備えている。接続パッドおよび接続パッド脚は第１の金属レベル（金属１）から製作されている。一組のパンチスルー装置３４、３６、および３８は関連する金属１の島状部、それぞれ４６、４８、および５０、を備えている。島状部はそれぞれ導体５２、５４、および５６の下に設けられている。導体は第１の層の上にある第２の金属レベル（金属２）から形成されている。
【００２２】
図２は図１のパンチスルー装置３４の拡大図である。金属２の導体５２はパンチスルー装置を更に良く図解するよう切断して示してある。第１のＮ+ ドーピング領域５８はコンタクト６０により接続パッド脚４２に結合されている。第２のＮ+ ドーピング領域６２はコンタクト６４により接続パッド脚４０に結合されている。島状部４６は第１の金属レベルの金属から製作され、コンタクト６８により第３のＮ+ ドーピング領域７０に結合されている。島状部４６は更にコンタクト７２により金属２の導体５２に結合されている。接続パッド脚４２と島状部４６との間に間隙７４が存在し、接続パッド脚４０と島状部４６との間に間隙７６が存在している。
【００２３】
図４は図１のパンチスルー装置３４の断面図である。シリコン基板８４は図２で記したように第１、第３、第２のＮ+ ドーピング領域５８、７０、および６２を備えている。Ｐ+ ドーピング領域８０および８２がパンチスルー装置をＩＣ内の隣接装置から分離している。接続パッド脚４２および４０、および島状部４６はすべて第１のレベルの金属から作られている。間隙７４および７６は島状部４６を接続パッド脚から分離している。フィールド酸化物層７８が金属１の層をシリコン基板８４の表面から分離している。導体５２は第２の金属の層から作られ、絶縁層７９により金属１から分離されている。
【００２４】
コンタクト６８は島状部４６を第３のＮ+ ドーピング領域７０に結合し、コンタクト７２は金属２の導体５２を島状部４６に結合している。コンタクト６０は接続パッド脚４２を第１のＮ+ ドーピング領域５８に接続し、コンタクト６４は接続パッド脚４０を第２のＮ+ ドーピング領域６２に接続している。間隙９８が接続パッド脚４２を接地導体１０２から分離し、間隙１００が接続パッド脚４０を接地導体１０４から分離している。パンチスルー領域８６は第１のＮ+ ドーピング領域５８と第３のＮ+ ドーピング領域７０との間のシリコン区域から構成され、パンチスルー領域８８は第３のＮ+ ドーピング領域７０と第２のＮ+ ドーピング領域６２との間のシリコン区域から構成されている。
【００２５】
正常動作中、第１のＮ+ ドーピング領域５８および第３のＮ+ ドーピング領域７０（すなわち、接続パッド３２および導体５２）を横断する電圧電位または第２のＮ+ ドーピング領域６２および第３のＮ+ ドーピング領域７０間の電圧電位は電気伝導を励起させるには不充分である。それ故、導体５２は通常接続パッド・セルと伝導結合していない。しかし、接続パッド３２と導体５２との間に充分大きな電圧が存在すれば（たとえば、ＥＳＤ事象）、パンチスルー領域８６および８８は低抵抗電子径路となる。これにより高電圧電荷が接続パッド３２から導体５２を通して向き直される。代わりに（接続パッド３２および導体５２に結合されている信号により）、導体５２にある高電圧電荷が接続パッド３２に向き直される。典型的には、導体５２はＶＣＣ、ＤＶＣＣ（汚れたＶＣＣ）、ＧＮＤ（大地）、またはＤＧＮＤ（汚れたＧＮＤ）に接続されている。汚れたＶＣＣおよび汚れたＧＮＤは電力をパッド・ドライバの最終段トランジスタに供給するのに使用される内部ＶＣＣおよび接地信号である。ＤＶＣＣおよびＧＮＤはそれぞれＶＣＣおよび大地から分離され、雑音の影響を減らしている。
【００２６】
活動状態にあるパンチスルー装置は、大きな電圧差がチップ上の装置または絶縁物間に発生しないようにし、したがって、高電圧電荷がＩＣの敏感な内部構成要素に到達しないようにする。高電圧状態が静まってから、パンチスルー領域８６および８８は非導通状態に逆戻りする。これにより接続パッド３２と導体５２とが電気的に分離し、各々が別々の信号を運ぶことができる。
【００２７】
接続パッド３２を導体５２に接続するには、間隙７４および７６にレベル１の金属を詰め込む。これによりそれぞれ接続パッド脚４０および４２が島状部４６と結合する。島状部４６は既にコンタクト７２を介して導体５２に結合しているから、接続パッド３２も導体５２に結合される。それで接続パッド３２に結合している外部ＩＣピンは信号を導体５２に出し入れすることができる。図３は接続パッド脚４２および４０に結合している図１の導体５６を示す。島状部５０を接続パッド脚４２および４０から分離している間隙領域にはそれぞれ第１の金属レベルの金属９０および９２が詰込まれている。それ故、金属２の各種導体を金属１の接続パッドに接続する上述の方法では接続パッド・セルを作るのに唯一組のＩＣ工程が必要なだけである。
【００２８】
たとえば、図１を再び参照すると、導体５６は接続パッド３２の脚に結合されているように図示されている。パンチスルー装置３８はパンチスルー装置３４および３６と同じ仕方で作られるが、島状部５０と接続パッド脚４２および４０との間の間隙を埋め込むことにより迂回されている。代わりに、導体５４または５２のいずれかを、そのそれぞれの島状部と接続パッド脚との間の間隙を埋めることにより接続パッドと結合させることができる。パンチスルー装置３８におけるこの島状部／接続パッド脚の間隙はそのとき埋められないままになっている。したがって、どの導体を所定のどの接続パッドに結合するのにも同じプロセスマスクが使用される。また、過電圧保護を増大するには、パンチスルー装置１４（図６）をも接続パッド３２と接地リング１６との間に結合させることができる。
【００２９】
図６はＩＣダイ９６の周りの種々の位置に設置された複数の接続パッド・セルを示す上面図である。接続パッドはＩＣ上にある各種金属の導体５２、５４、および５６に結合されている。接続パッド脚同士の間にパンチスルー装置を設置することにより接続パッド・セルを互いに密接して設置することができる。パンチスルー装置の背中合わせ構成は各装置の高電流を分配する能力を高める。各接続パッド・セルは一つ以上の代わりの電源導体または接地導体に結合された複数のパンチスルー装置を設けることにより過電圧保護をも増大する。パンチスルー装置を各接続パッド脚の間に垂直方向に設置することにより、隣接接続パッド・セルのパンチスルー装置が更に離して設置されるので、ラッチアップの機会は少なくなる。たとえば、接続パッド・セルの外側に水平に設置されたパンチスルー装置とは反対に、隣接接続パッド・セルのパンチスルー装置が更に離して設置されるので、ラッチアップの機会は少なくなる。
【００３０】
本発明の原理をその好適実施例により説明し、図解してきたが、本発明はそのような原理から逸脱することなく構成および細目を修正し得ることが明らかなはずである。特許請求の範囲の精神および範囲の中に入るすべての修正案および変形について権利を主張するものである。
【００３１】
以上本発明の実施例について詳述したが、以下、本発明の実施例を要約する。
（１）． 集積回路を高電圧損傷から保護する過電圧保護回路であって、第１の金属レベルから形成された金属１の導体（３２，４０，４２）と、第２の金属レベルから形成され、種々の電力信号、接地信号およびデータ信号を前記集積回路内の能動装置および受動装置に結合させる複数の金属２の導体（５２，５４，５６）と、関連する金属２の導体と前記金属１の導体とが結合され、所定電圧電位が前記関連する金属２の導体と前記金属１の導体と間に存在するとき、それぞれの金属２の導体を前記金属１の導体に結合させる複数のパンチスルー装置（３４，３６，３８）と、を具備した過電圧保護回路である。
【００３２】
（２）． 前記金属１の導体が、接続パッド（３２）と前記集積回路ダイの外縁に対して実質的に垂直方向に延在する少なくとも１つの接続パッド脚（４０）とを有する前記（１）に記載の過電圧保護回路である。
【００３３】
（３）． 前記パンチスルー装置（３４，３６，３８）と前記金属１の導体脚（４０，４２）とが、前記金属１の接続パッド（３２）の外縁によって規定される領域内に存在するような大きさである前記（２）に記載の過電圧保護回路である。
【００３４】
（４）． 金属１の導体に対して実質的に平行方向に延在された複数の金属１の島状部（４６，４８，５０）を有し、各島状部が各金属２の導体に結合され、且つ間隙（７４）によって前記金属１の導体から分離されている前記（１）に記載の過電圧保護回路である。
【００３５】
（５）． 各島状部と前記金属１の導体との間の間隙内に配置さとれた金属部９０を有し、該金属部が島状部を各金属２の導体から前記金属１の導体に結合する前記（４）に記載の過電圧保護回路である。
【００３６】
（６）． 前記金属１の導体及び各パンチスルー装置（３４，３６，３８）上に実質的に垂直に横切る前記金属２の導体（５２，５４，５６）が、前記金属１の導体の１つの下部に配置される前記（１）に記載の過電圧保護回路である。
【００３７】
（７）． 前記集積回路ダイの外縁を取り囲む防護リング（１６）を有し、前記パンチスルー装置の１つが、前記防護リングと前記金属１の導体との間に結合される前記（１）に記載の過電圧保護回路である。
【００３８】
（８）． 各パンチスルー装置が、第１及び第２のドーピング領域（５８，６２）を有する基板を有し、前記第１のドーピング領域が前記金属２の導体の少なくとも１つに接続され、且つ前記第２のドーピング領域が前記金属１の導体に結合される前記（１）に記載の過電圧保護回路である。
【００３９】
（９）． 前記金属２の導体（５２，５４，５６）の少なくとも１つが、前記金属１の導体に結合される前記（１）に記載の過電圧保護回路である。
【００４０】
（１０）． 第１の金属レベルから形成され、各々がチャネルによって分離され且つ集積回路ダイの外縁に対して実質的に垂直で第１及び第２の平行の接続パッド脚（４０，４２）に接続された接続パッド（３２）を有する複数の金属１の導体（３２，４０，４２）と、前記第１の金属レベル上にある第２の金属レベルから形成された複数の金属導体と、前記第１及び第２の接続パッド脚に対して実質的に平行方向に延出され、且つ関連する金属２の導体の下に配置され、各々がその関連する金属２の導体と前記金属１の導体との間に結合され、且つ前記導体間の電圧レベルが所定電圧レベル以上のときに、前記金属２の導体を前記金属１の導体に結合する複数の背中合わせパンチスルー装置（３４，３６，３８）と、を具備した集積回路用高電圧保護装置である。
【００４１】
（１１）． 複数組の金属１の島状部（４６，４８，５０）を有し、各組の島状部が異なる接続パッド脚のチャネル内に存在し、且つ組内の各島状部が分離した金属２の導体に結合される前記（１０）に記載の集積回路である。
【００４２】
（１２）． 各パンチスルー装置が、第１、第２及び第３のドーピング領域（５８，６２，７０）を有する基板（８４）を備え、前記第１及び第２のドーピング領域が金属１の導体の前記第１及び前記第２の接続パッド脚にそれぞれ結合され、前記第３のドーピング領域（７０）が前記金属１の導体チャネル内で前記金属１の島状部の１つに結合される前記（１１）に記載の集積回路である。
【００４３】
（１３）． 各ドーピング領域（５８，６２，７０）がＮ+ ドーピングレベルからなる前記（１２）に記載の集積回路である。
【００４４】
（１４）． 集積回路を形成するためのシリコン基板（８４）を設け、パンチスルー領域（８６，８８）を規定するドーパント領域間の領域である第１、第２及び第３のドーパント領域（５８，６２，７０）をシリコン基板に烝着し、前記シリコン基板の表面上に、間隙領域（７４，７１）によってそれぞれ分離された第１、第２及び第３の区分（４２，４６，４０）を有する第１の金属レベルを加え、前記第１の金属レベルの前記第１、第２及び第３区分を前記第１、第２及び第３のドーパント領域にそれぞれ接触させ、前記第２の金属レベル（５２）を前記第１の金属レベル上に加え、前記第２の金属レベルを前記第１の金属レベルの前記第２区分に接触させる過電圧損傷から集積回路を保護する方法である。
【００４５】
（１５）． 前記第１の金属レベルを前記第２の金属レベルに結合させるための金属で間隙領域（７４，７６）を埋め込むことを有する前記（１４）に記載による方法である。
【００４６】
（１６）． 前記パンチスルー領域（８６，８８）間の電圧電位が所定電圧値以上であるとき、前記第１の金属レベル（４２，４０）を前記第２の金属レベル（５２）に一時的に結合させることを有する前記（１４）に記載の方法である。
【００４７】
【発明の効果】
以上、詳細に説明したように、本発明によれば、第１の金属レベルによる金属１の導体を形成し、第２の金属レベルによる金属２の導体で集積回路内の内部導体を形成して各種電力記信号、接地信号、データ信号を集積回路内の能動装置及及び受動装置と結合し、金属２の導体と金属１の接続パッドとの間に複数の突き装置を結合し、関連する金属２の導体と金属１によると導体との間に所定の電圧電位が存在すると金属２の導体を金属１の導体にパンチスルー装置により結合するように構成したので、集積回路の冗長過電圧が集積回路をバイパスすることになり、集積回路に高電圧電荷が印加されなくなり、集積回路の冗長過電圧に対して集積回路を保護することができ、空間の量を減少させて集積回路を小型化し易くすることができるとともに、集積回路の設計時間と費用を少なくすることができる効果を奏する。
【図面の簡単な説明】
【図１】本発明による冗長背中合わせ突抜け装置に結合された結合パッドセルの上面図である。
【図２】図１に示したような本発明による単一背中合わせ突抜け装置の拡大図を示す。
【図３】図１に示したような本発明による金属１の結合パッドに結合された金属２の導体の拡大図を示す。
【図４】本発明における背中合わせ突抜け装置の断面図である。
【図５】本発明による冗長背中合わせ突抜け装置を有する複数の結合パッドセルを示す集積回路ダイの上面図である。
【図６】一つの突抜け装置に接続された結合パッドの従来技術の説明図である。
【符号の説明】
３４、３６、３８、 突抜け装置
１６ 接地リング
３０ 結合パッド・セル
３２ 結合パッド
４０、４２ 結合パッド脚
４４、９６ ＩＣダイ
４６、４８、５０ アイランド
５２、５４、５６ 金属２の導体
５８ 第１のＮ+ ドーピング領域
６０、７２ コンタクト
６２ 第２のＮ+ ドーピング領域
７０ 第３のＮ+ ドーピング領域
７６、９８、１００ 間隙
８０、８２ Ｐ+ ドーピング領域
８４ シリコン基板
８６、８８ 突抜け領域
９０、９１ 金属
Claims (4)
- 集積回路を高電圧損傷から保護する過電圧保護回路にして、外側端を有する集積回路ダイと、該集積回路ダイを横切るように、該集積回路ダイの前記外側端に対して略直交する第１の方向に延びる第１の金属導体と、前記集積回路ダイを横切るように、前記第１の方向に略直交する第２の方向に延びて、前記第１の金属導体と異なる位置で重なるように複数設けられる第２の金属導体と、半導体基板に設けられ、前記第１の金属導体と前記第２の金属導体のそれぞれとの間に所定の電位差が存在するとき、該当する前記第１の金属導体と前記第２の金属導体との間を電気的に結合するパンチスルー領域とを備える過電圧保護回路において、
前記第１の金属導体は、前記基板面から離れた第1のレベルに位置し、前記第２の金属導体は、前記第1のレベルの更に上の第２のレベルに位置し、
前記第１のレベルの前記第１の金属導体と前記第２の金属導体とが重なる位置には、前記第１の金属導体に略平行な方向に延びる細長形状とされて非導電性間隙によって包囲されるようにして前記第１の金属導体から分離され、且つ前記第２の金属導体のそれぞれに貫通方向に接続されて成る第１の金属導体による島状部が形成され、
該島状部に対して貫通方向に接続される前記基板内の細長のドーピング領域と、前記島状部から外れた前記第１の金属導体に接続されて成り、前記ドーピング領域に並んで細長に形成されて成る他のドーピング領域との間に前記パンチスルー領域が形成されることを特徴とする過電圧保護装置。 - 前記他のドーピング領域は、前記ドーピング領域の両側に位置することを特徴とする、請求項１に記載の過電圧保護装置。
- 前記第1の金属導体は接続パッドから延長されて内側に延びるようにされ、更に、前記集積回路ダイの前記外側端よりも外側に位置するリング状接地部を設け、該接地部と前記接続パッドとの間にパンチスルー領域が形成されることを特徴とする、請求項１に記載の過電圧保護装置。
- 前記ドーピング領域はｎ型とされ、ｎ型の該ドーピング領域の周囲に、分離するためのｐ型のドーピング領域が設けられることを特徴とする、請求項１に記載の過電圧保護装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/023,266 US5365103A (en) | 1993-02-25 | 1993-02-25 | Punchthru ESD device along centerline of power pad |
| US023,266 | 1993-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291257A JPH06291257A (ja) | 1994-10-18 |
| JP3549916B2 true JP3549916B2 (ja) | 2004-08-04 |
Family
ID=21814075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04639394A Expired - Fee Related JP3549916B2 (ja) | 1993-02-25 | 1994-02-21 | 過電圧保護回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5365103A (ja) |
| JP (1) | JP3549916B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798541A (en) * | 1994-12-02 | 1998-08-25 | Intel Corporation | Standard semiconductor cell with contoured cell boundary to increase device density |
| US5768146A (en) * | 1995-03-28 | 1998-06-16 | Intel Corporation | Method of cell contouring to increase device density |
| KR100203900B1 (ko) * | 1996-06-24 | 1999-06-15 | 김영환 | 정전기 보호회로를 구비한 반도체장치 |
| JPH10173157A (ja) * | 1996-12-06 | 1998-06-26 | Toshiba Corp | 半導体装置 |
| US5942805A (en) * | 1996-12-20 | 1999-08-24 | Intel Corporation | Fiducial for aligning an integrated circuit die |
| US5977639A (en) * | 1997-09-30 | 1999-11-02 | Intel Corporation | Metal staples to prevent interlayer delamination |
| JPH11204729A (ja) | 1998-01-12 | 1999-07-30 | Mitsubishi Electric Corp | 半導体装置 |
| TW367603B (en) * | 1998-06-20 | 1999-08-21 | United Microelectronics Corp | Electrostatic discharge protection circuit for SRAM |
| US6559508B1 (en) * | 2000-09-18 | 2003-05-06 | Vanguard International Semiconductor Corporation | ESD protection device for open drain I/O pad in integrated circuits with merged layout structure |
| KR100520239B1 (ko) * | 2003-06-17 | 2005-10-11 | 삼성전자주식회사 | 반도체 장치의 신호버스라인 배치구조 및 방법 |
| JP2005012209A (ja) * | 2003-06-17 | 2005-01-13 | Samsung Electronics Co Ltd | 半導体装置の信号バスラインレイアウト構造及びその方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4499557A (en) * | 1980-10-28 | 1985-02-12 | Energy Conversion Devices, Inc. | Programmable cell for use in programmable electronic arrays |
| JPH02119262A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | 半導体装置 |
| US5291051A (en) * | 1992-09-11 | 1994-03-01 | National Semiconductor Corporation | ESD protection for inputs requiring operation beyond supply voltages |
-
1993
- 1993-02-25 US US08/023,266 patent/US5365103A/en not_active Expired - Lifetime
-
1994
- 1994-02-21 JP JP04639394A patent/JP3549916B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291257A (ja) | 1994-10-18 |
| US5365103A (en) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721656A (en) | Electrostatc discharge protection network | |
| US5686751A (en) | Electrostatic discharge protection circuit triggered by capacitive-coupling | |
| US5869873A (en) | Electrostatic discharge protection circuit having eprom | |
| US5576557A (en) | Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits | |
| TW583761B (en) | ESD protection for a CMOS output stage | |
| US6479869B1 (en) | Semiconductor device with enhanced protection from electrostatic breakdown | |
| JP3549916B2 (ja) | 過電圧保護回路 | |
| US5670814A (en) | Electrostatic discharge protection circuit triggered by well-coupling | |
| US5892262A (en) | Capacitor-triggered electrostatic discharge protection circuit | |
| EP0253105B1 (en) | Integrated circuit with improved protective device | |
| US5909347A (en) | Electrostatic discharge protection circuit having P-type flash memory cell | |
| US6055143A (en) | Electrostatic discharge protection circuit triggered by EPROM | |
| US5027174A (en) | Semiconductor integrated circuit device with improved resistance against electrostatic noise | |
| US6479871B2 (en) | Electrostatic discharge (ESD) latch-up protective circuit for an integrated circuit | |
| EP1190450B1 (en) | Electrostatic discharge protection of integrated circuits | |
| JP2611639B2 (ja) | 半導体装置 | |
| US5929491A (en) | Integrated circuit with ESD protection | |
| JP2003209184A (ja) | ポリシリコン画定スナップバック・デバイス | |
| US6452252B1 (en) | Semiconductor device | |
| JP2940523B2 (ja) | 半導体装置及びその実装方法 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JPS63274177A (ja) | 半導体装置の保護回路 | |
| JP4006023B2 (ja) | 集積回路 | |
| JP2002299566A (ja) | 保護回路 | |
| JPH0511667B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |