JPH06291257A - 過電圧保護回路 - Google Patents

過電圧保護回路

Info

Publication number
JPH06291257A
JPH06291257A JP6046393A JP4639394A JPH06291257A JP H06291257 A JPH06291257 A JP H06291257A JP 6046393 A JP6046393 A JP 6046393A JP 4639394 A JP4639394 A JP 4639394A JP H06291257 A JPH06291257 A JP H06291257A
Authority
JP
Japan
Prior art keywords
metal
conductor
bond pad
punch
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6046393A
Other languages
English (en)
Other versions
JP3549916B2 (ja
Inventor
Charles A Brown
チャールズ・アレン・ブラウン
Robert B Manley
ロバート・ビー・マンレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH06291257A publication Critical patent/JPH06291257A/ja
Application granted granted Critical
Publication of JP3549916B2 publication Critical patent/JP3549916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 過電圧に対して集積回路を保護でき、集積回
路の小型化と設計時間と費用を少なくできる過電圧保護
回路を提供することを目的とする。 【構成】 結合パッド・セル３０は、第１金属レベルで
形成した結合パッド脚４０、４２を有する結合パッド３
２を備え、突抜け装置３４、３６、３８は第１の金属レ
ベルで形成したアイランド４６、４８、５０を備え、ア
イランド４６、４８、５０は第２金属レベルで形成した
導体５２、５４、５６の下に配置し、結合パッド３２と
導体５２、５４、５６間に所定以上の電圧が発生する
と、突抜け装置３４、３６、３８は低抵抗電子経路とな
り、高電圧電荷が結合パッド３２から突抜け装置３４、
３４、３６を経て導体５２、５４、５６を通して向き直
され、高電圧電荷から集積回路を保護する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に集積回路の保護
回路に関し、更に詳細には、損傷を与える高電圧を集積
回路から向け直す新規な過電圧保護回路に関する。
【０００２】集積回路（以下、ＩＣという）は高電圧静
電放電（以下、ＥＳＤという）が外部ピンを通して回路
に入ると損傷する。たとえば、人は１０，０００ボルト
の静電荷を蓄積し且つ携えることができる。もし人がそ
のときＩＣに手を触れれば、蓄積された静電エネルギを
その外部ピンの一つを通してＩＣ内に放電することがで
きる。高電圧エネルギが突然移動するとＩＣ内の能動装
置および受動装置またはこれらの装置を相互に接続して
いる細かい導体または絶縁物が損傷を受ける。いずれの
場合でも、ＩＣは損傷し、交換しなければならない。
【０００３】同様なＩＣの損傷はＩＣの外部入出力ピン
に結合されている信号線から到来する電圧スパイクおよ
び電流サージから生ずる可能性がある。たとえば、ＩＣ
の電源ピンおよび接地ピンは内部導体を通してＩＣの能
動および受動装置に結合されている。外部電源ピンおよ
び接地ピンはこうしてそれぞれ電源および接地端子に接
続される。
【０００４】ＥＳＤからの損傷を防止するには、突抜け
装置またはダイオードを電源結合パッドと大地との間に
設置する。たとえば、代表的な突抜け装置は、そのドレ
イン・ソース間電圧が所定の電圧レベルより上昇したと
き電流を通す無ゲート電界効果トランジスタから構成さ
れている。突抜け装置のドレインはＩＣ内部の内部結合
パッドに結合されている。突抜け装置のソースは接地さ
れている。したがって、ＩＣの外部ピンに過大な電圧が
かかると突抜け装置は導通し、ピンを大地に短絡する。
これにより高電圧または高電流がＩＣの敏感な内部構成
要素から大地に導かれる。
【０００５】この形式のＥＳＤ保護を利用するには、接
地リングをＩＣダイの周辺の周りに設置する。結合パッ
ドを接地リングの内側に設置し、内部の電力導体、接地
導体、またはデータ信号導体の一つに接続する。次に突
抜け装置を各結合パッドと外部接地リングとの間に結合
する。
【０００６】
【発明が解決しようとする課題】この技術に伴う問題点
は、突抜け装置が結合パッド・ブロックの周辺にあると
いうことである。結合パッド・ブロック（すなわち、セ
ル）は導体に取り付けられた結合パッドから構成されて
いる。それで結合パッド・セルは上述の結合パッドおよ
び導体回路、およびこの回路を囲む既定の区域により規
定される。結合パッドは結合パッド・セル導体を介して
ＩＣ内の内部導体に結合されている結合線を受ける。混
信によるラッチアップおよび信号妨害を避けるには、結
合パッド・セルを最短距離だけ離して設置するという設
計規則が必要である。これらの規則はまた防護リングを
各セルの周りに設置するということを必要とする。しか
し、突抜け装置の方位および位置により隣接する結合パ
ッド・セルを互いにどれだけ近づけて設置することがで
きるかが決まる。たとえば、突抜け装置をセルを規定す
る区域の外周に設置すれば、隣接する結合パッド・セル
を互いに離さなければならない距離が大きくなる。
【０００７】その他に、単独突抜け装置を外部ＩＣピン
と大地との間に結合すると、限られたＥＳＤ保護しか得
られない。たとえば、各種電力導体および接地導体がＩ
Ｃ内に存在する。これら導体は必ずしも過電圧保護装置
により大地に結合されない。したがって、これらの導体
に過電圧状態が生ずるとＩＣを損傷する。突抜け装置を
一つだけ使用し、接地ピンを不注意に切り離せば、ＩＣ
は過電圧状態に対して保護されないままである。代わり
に、過大電流が結合パッドに伝わると、一つの突抜け装
置では電荷全体を運ぶことができないことがある。
【０００８】それ故、冗長な突抜け装置を結合パッドと
ＩＣ内の複数の電力導体および接地導体との間に設置す
れば、更に効果的な過電圧保護が可能になろう。この技
術は、しかし、別の突抜け装置を必要とする。突抜け装
置が多いとセル間の所要最短距離が大きくなるばかりで
なく、各セルに必要な空間の量も多くなる。セルが大き
くなり且つセル間の距離が大きくなると、ＩＣダイの大
きさが増し、ＩＣの外側の周りに設置し得るピンの数が
減る。他に、突抜け装置が複数あれば各結合パッド・セ
ルに対して異なるマスクが必要になる。このためＩＣを
設計する時間および費用が増大する。
【０００９】したがって、冗長な過電圧保護を行うのに
複数の突抜け装置を使用することができる一般的結合パ
ッド・セルの必要性がなお存在する。
【００１０】それ故、複数の突抜け装置を用いてＩＣの
過電圧保護を改善するのが本発明の目的である。
【００１１】本発明の他の目的は、冗長過電圧保護を行
う際使用される空間の量を減らすことによりＩＣを小型
化しやすくすることである。
【００１２】本発明の更に他の目的は、複数の入出力信
号に対して過電圧保護を行うのに一般的結合パッド・セ
ルを使用することによりＩＣを設計する時間と費用を少
なくすることである。
【００１３】
【課題を解決するための手段】本発明は第１および第２
の金属レベル（すなわち、それぞれ金属１および金属
２）から成る結合パッド・セルである。ＩＣ内の内部導
体は、第２の金属レベル（すなわち、金属２）で形成さ
れ、各種電力信号、接地信号、およびデータ信号をＩＣ
内の能動装置および受動装置と結合する。結合パッド・
セルは、代表的には、ＩＣの外縁に実質上垂直な方向に
細長く、種々の金属２の導体に結合された一つ以上のア
イランドを備えている。複数の突抜け装置が金属２の導
体と金属１の結合パッドとの間に結合されている。各突
抜け装置は、所定の電圧電位が金属２の導体と結合パッ
ドとの間に存在するとき、そのそれぞれの金属２の導体
を結合パッドに結合する。
【００１４】本発明の第１の実施例では、各結合パッド
・セルは結合線および溝により分離されている第１およ
び第２の平行の結合パッド脚を取り付けるための結合領
域（結合パッド）を備えている。第１および第２の結合
パッド脚はＩＣダイの外縁に実質上垂直である。各結合
パッド・セルの第１と第２の結合パッド脚との外縁間の
距離は関連結合領域の幅にほぼ等しい。これにより結合
パッド・セルの面積が最少限になり、隣接セルを共に更
に近づけて設置することができる。
【００１５】
【作用】別の迂回容量を増すのに背中合わせ突抜け装置
を使用することができる。一方の突抜け装置を各金属２
の導体の下に設置して冗長過電圧保護を行う。背中合わ
せ構成では、各突抜け装置は第１、第２、および第３の
Ｎ +ドーピング領域を備えた基板を備えている。第１お
よび第２のドーピング領域は突抜け装置の第１および第
２のドレイン領域として動作し、第３のドーピング領域
は第１および第２のドレイン領域と関連する共通ソース
領域として動作する。第１および第２のドーピング領域
は、それぞれ、結合パッド・セルの第１および第２の脚
の直下に設けられており、第３のドーピング領域は金属
１のアイランドの一つの直下に設けられている。したが
って、第１および第２の領域は、それぞれ、第１および
第２の脚に接触しており、第３の領域は金属１のアイラ
ンドに接触している。典型的には、各ドーピング領域は
Ｎ+ ドーピング・レベルにより構成されている。代わり
に、ＩＣの外縁を囲む防護リングを突抜け装置により結
合パッドに結合させることもできる。
【００１６】金属１のアイランドの組、すなわち各パッ
ド・セルに関連する一組、は結合パッド溝の中にある。
その組の各アイランドはＩＣ内の別の内部信号導体に結
合されている。各アイランドは間隙により結合パッドの
脚から分離されている。アイランドと関連結合パッド脚
との間の間隙を埋めて、アイランドに接続されている内
部信号を結合パッドに結合させている。このようにし
て、内部ＩＣ信号はすべて、関連アイランドと結合パッ
ド脚との間の間隙を埋めることにより簡単に、結合パッ
ドに結合されることができる。これは突抜け装置を配置
し直したり結合パッド・セルを構成し直したりしないで
行うことができる。加えて、結合パッドと関連する突抜
け装置が複数あることにより最少限の面積で冗長過電圧
保護が行われる。
【００１７】複数の電力ピン、接地ピン、および信号ピ
ンに適合させるには、同じ結合パッド・セル構成をＩＣ
ダイの外縁の周りの種々の位置に設置する。次に、上述
のように、適切なアイランドと結合パッド・セルの脚と
の間の間隙をレベル１の金属で埋めることにより所要内
部信号を結合パッドに結合させる。適切なアイランドは
所要内部信号の直下に設けられているものである。間隙
領域をレベル１の金属で埋めることにより、関連突抜け
装置はそのそれぞれのドレインおよびソース領域を短絡
することにより迂回される。外部パッケージ・ピンは結
合線を介して所要結合パッド・セルに接続される。した
がって、外部信号をピンに加えると接触している金属２
の導体に結合している内部ＩＣ装置が駆動される。
【００１８】本発明の前述のおよび他の目的、特徴、お
よび長所は、添付図を参照して進める本発明の好適実施
例の下記詳細説明から更に容易に明らかになるであろ
う。
【００１９】
【実施例】図６はＩＣダイ２６の部分を示す従来技術の
上面図である。結合パッド領域（以下、結合パッドとい
う）１２は突抜け装置１４を介して接地リング１６に結
合されている。突抜け装置１４はコンタクト２２により
結合パッド１２に結合されている第１のＮ+ ドーピング
領域１８を備えている。第２のＮ+ ドーピング領域２０
はコンタクト２４により接地リング１６に結合されてい
る。結合パッド１２は電線（図示せず）により外部ＩＣ
ピンに結合されている。外部ピンはＩＣパッケージの外
に突出し、外部信号（すなわち、ＶＣＣ、接地、制御、
またはデータの各信号）を運ぶ。導体２８はＩＣの内部
に延びて結合パッド１２の信号をＩＣ内の能動および受
動要素に接続している。
【００２０】高電圧は導体２８に接続されている内部要
素に不注意に加えられることがある。たとえば、ＥＳＤ
事象により誰かが結合パッド１２に結合されている外部
ピンに接触することから生ずる。高電圧は内部ＩＣ要素
（たとえば、バイポーラ・トランジスタまたは電界効果
トランジスタ）を破壊するかまたは導体２８を破壊する
可能性がある。構成要素を損傷させないようにするた
め、突抜け装置１４は、突抜け装置間の電圧が所定の電
圧レベル（たとえば、１７ボルト）より高いとき、結合
パッド１２の信号を接地リング１６に短絡する。こうし
て高電圧はＩＣ構成要素から遠ざけられて大地に放出さ
れる。高電圧状態が終わると、突抜け装置は高インピー
ダンス状態に戻る。これにより結合パッド１２の信号は
導体２８によりＩＣ内の内部要素に伝えられることがで
きる。
【００２１】図１は本発明に従い冗長過電圧保護を行う
結合パッド・セル３０の上面図である。ＩＣダイ４４に
配置された結合パッド。セル３０は導体による二つの結
合パッド脚４０および４２を有する結合領域（以下、結
合パッドという）３２を備えている。結合パッドおよび
結合パッド脚は第１の金属レベル（金属１）から製作さ
れている。一組の突抜け装置３４、３６、および３８は
関連する金属１のアイランド、それぞれ４６、４８、お
よび５０、を備えている。アイランドはそれぞれ導体５
２、５４、および５６の下に設けられている。導体は第
１の層の上にある第２の金属レベル（金属２）から形成
されている。
【００２２】図２は図１の突抜け装置３４の拡大図であ
る。金属２の導体５２は突抜け装置を更に良く図解する
よう切断して示してある。第１のＮ+ ドーピング領域５
８はコンタクト６０により結合パッド脚４２に結合され
ている。第２のＮ+ ドーピング領域６２はコンタクト６
４により結合パッド脚４０に結合されている。アイラン
ド４６は第１の金属レベルの金属から製作され、コンタ
クト６８により第３のＮ+ ドーピング領域７０に結合さ
れている。アイランド４６は更にコンタクト７２により
金属２の導体５２に結合されている。結合パッド脚４２
とアイランド４６との間に間隙７４が存在し、結合パッ
ド脚４０とアイランド４６との間に間隙７６が存在して
いる。
【００２３】図４は図１の突抜け装置３４の断面図であ
る。シリコン基板８４は図２で記したように第１、第
３、第２のＮ+ ドーピング領域５８、７０、および６２
を備えている。Ｐ+ ドーピング領域８０および８２が突
抜け装置をＩＣ内の隣接装置から分離している。結合パ
ッド脚４２および４０、およびアイランド４６はすべて
第１のレベルの金属から作られている。間隙７４および
７６はアイランド４６を結合パッド脚から分離してい
る。フィールド酸化物層７８が金属１の層をシリコン基
板８４の表面から分離している。導体５２は第２の金属
の層から作られ、絶縁層７９により金属１から分離され
ている。
【００２４】コンタクト６８はアイランド４６を第３の
Ｎ+ ドーピング領域７０に結合し、コンタクト７２は金
属２の導体５２をアイランド４６に結合している。コン
タクト６０は結合パッド脚４２を第１のＮ+ ドーピング
領域５８に接続し、コンタクト６４は結合パッド脚４０
を第２のＮ+ ドーピング領域６２に接続している。間隙
９８が結合パッド脚４２を接地導体１０２から分離し、
間隙１００が結合パッド脚４０を接地導体１０４から分
離している。突抜け領域８６は第１のＮ+ ドーピング領
域５８と第３のＮ+ ドーピング領域７０との間のシリコ
ン区域から構成され、突抜け領域８８は第３のＮ+ ドー
ピング領域７０と第２のＮ+ ドーピング領域６２との間
のシリコン区域から構成されている。
【００２５】正常動作中、第１のＮ+ ドーピング領域５
８および第３のＮ+ ドーピング領域７０（すなわち、結
合パッド３２および導体５２）を横断する電圧電位また
は第２のＮ+ ドーピング領域６２および第３のＮ+ ドー
ピング領域７０間の電圧電位は電気伝導を励起させるに
は不充分である。それ故、導体５２は通常結合パッド・
セルと伝導結合していない。しかし、結合パッド３２と
導体５２との間に充分大きな電圧が存在すれば（たとえ
ば、ＥＳＤ事象）、突抜け領域８６および８８は低抵抗
電子径路となる。これにより高電圧電荷が結合パッド３
２から導体５２を通して向き直される。代わりに（結合
パッド３２および導体５２に結合されている信号によ
り）、導体５２にある高電圧電荷が結合パッド３２に向
き直される。典型的には、導体５２はＶＣＣ、ＤＶＣＣ
（汚れたＶＣＣ）、ＧＮＤ（大地）、またはＤＧＮＤ
（汚れたＧＮＤ）に接続されている。汚れたＶＣＣおよ
び汚れたＧＮＤは電力をパッド・ドライバの最終段トラ
ンジスタに供給するのに使用される内部ＶＣＣおよび接
地信号である。ＤＶＣＣおよびＧＮＤはそれぞれＶＣＣ
および大地から分離され、雑音の影響を減らしている。
【００２６】活動状態にある突抜け装置は、大きな電圧
差がチップ上の装置または絶縁物間に発生しないように
し、したがって、高電圧電荷がＩＣの敏感な内部構成要
素に到達しないようにする。高電圧状態が静まってか
ら、突抜け領域８６および８８は非導通状態に逆戻りす
る。これにより結合パッド３２と導体５２とが電気的に
分離し、各々が別々の信号を運ぶことができる。
【００２７】結合パッド３２を導体５２に接続するに
は、間隙７４および７６にレベル１の金属を詰め込む。
これによりそれぞれ結合パッド脚４０および４２がアイ
ランド４６と結合する。アイランド４６は既にコンタク
ト７２を介して導体５２に結合しているから、結合パッ
ド３２も導体５２に結合される。それで結合パッド３２
に結合している外部ＩＣピンは信号を導体５２に出し入
れすることができる。図３は結合パッド脚４２および４
０に結合している図１の導体５６を示す。アイランド５
０を結合パッド脚４２および４０から分離している間隙
領域にはそれぞれ第１の金属レベルの金属９０および９
２が詰込まれている。それ故、金属２の各種導体を金属
１の結合パッドに接続する上述の方法では結合パッド・
セルを作るのに唯一組のＩＣ工程が必要なだけである。
【００２８】たとえば、図１を再び参照すると、導体５
６は結合パッド３２の脚に結合されているように図示さ
れている。突抜け装置３８は突抜け装置３４および３６
と同じ仕方で作られるが、アイランド５０と結合パッド
脚４２および４０との間の間隙を埋め込むことにより迂
回されている。代わりに、導体５４または５２のいずれ
かを、そのそれぞれのアイランドと結合パッド脚との間
の間隙を埋めることにより結合パッドと結合させること
ができる。突抜け装置３８におけるこのアイランド／結
合パッド脚の間隙はそのとき埋められないままになって
いる。したがって、どの導体を所定のどの結合パッドに
結合するのにも同じプロセスマスクが使用される。ま
た、過電圧保護を増大するには、突抜け装置１４（図
６）をも結合パッド３２と接地リング１６との間に結合
させることができる。
【００２９】図６はＩＣダイ９６の周りの種々の位置に
設置された複数の結合パッド・セルを示す上面図であ
る。結合パッドはＩＣ上にある各種金属の導体５２、５
４、および５６に結合されている。結合パッド脚同士の
間に突抜け装置を設置することにより結合パッド・セル
を互いに密接して設置することができる。突抜け装置の
背中合わせ構成は各装置の高電流を分配する能力を高め
る。各結合パッド・セルは一つ以上の代わりの電源導体
または接地導体に結合された複数の突抜け装置を設ける
ことにより過電圧保護をも増大する。突抜け装置を各結
合パッド脚の間に垂直方向に設置することにより、隣接
結合パッド・セルの突抜け装置が更に離して設置される
ので、ラッチアップの機会は少なくなる。たとえば、結
合パッド・セルの外側に水平に設置された突抜け装置と
は反対に、隣接結合パッド・セルの突抜け装置が更に離
して設置されるので、ラッチアップの機会は少なくな
る。
【００３０】本発明の原理をその好適実施例により説明
し、図解してきたが、本発明はそのような原理から逸脱
することなく構成および細目を修正し得ることが明らか
なはずである。特許請求の範囲の精神および範囲の中に
入るすべての修正案および変形について権利を主張する
ものである。
【００３１】以上本発明の実施例について詳述したが、
以下、本発明の実施例を要約する。 （１）． 集積回路を高電圧損傷から保護する過電圧保
護回路であって、第１の金属レベルから形成された金属
１の導体（３２，４０，４２）と、第２の金属レベルか
ら形成され、種々の電力信号、接地信号およびデータ信
号を前記集積回路内の能動装置および受動装置に結合さ
せる複数の金属２の導体（５２，５４，５６）と、関連
する金属２の導体と前記金属１の導体とが結合され、所
定電圧電位が前記関連する金属２の導体と前記金属１の
導体と間に存在するとき、それぞれの金属２の導体を前
記金属１の導体に結合させる複数の突抜け装置（３４，
３６，３８）と、を具備した過電圧保護回路である。
【００３２】（２）． 前記金属１の導体が、結合パッ
ド（３２）と前記集積回路ダイの外縁に対して実質的に
垂直方向に延在する少なくとも１つの結合パッド脚（４
０）とを有する前記（１）に記載の過電圧保護回路であ
る。
【００３３】（３）． 前記突抜け装置（３４，３６，
３８）と前記金属１の導体脚（４０，４２）とが、前記
金属１の結合パッド（３２）の外縁によって規定される
領域内に存在するような大きさである前記（２）に記載
の過電圧保護回路である。
【００３４】（４）． 金属１の導体に対して実質的に
平行方向に延在された複数の金属１のアイランド（４
６，４８，５０）を有し、各アイランドが各金属２の導
体に結合され、且つ間隙（７４）によって前記金属１の
導体から分離されている前記（１）に記載の過電圧保護
回路である。
【００３５】（５）． 各アイランドと前記金属１の導
体との間の間隙内に配置さとれた金属部９０を有し、該
金属部がアイランドを各金属２の導体から前記金属１の
導体に結合する前記（４）に記載の過電圧保護回路であ
る。
【００３６】（６）． 前記金属１の導体及び各突抜け
装置（３４，３６，３８）上に実質的に垂直に横切る前
記金属２の導体（５２，５４，５６）が、前記金属１の
導体の１つの下部に配置される前記（１）に記載の過電
圧保護回路である。
【００３７】（７）． 前記集積回路ダイの外縁を取り
囲む防護リング（１６）を有し、前記突抜け装置の１つ
が、前記防護リングと前記金属１の導体との間に結合さ
れる前記（１）に記載の過電圧保護回路である。
【００３８】（８）． 各突抜け装置が、第１及び第２
のドーピング領域（５８，６２）を有する基板を有し、
前記第１のドーピング領域が前記金属２の導体の少なく
とも１つに接続され、且つ前記第２のドーピング領域が
前記金属１の導体に結合される前記（１）に記載の過電
圧保護回路である。
【００３９】（９）． 前記金属２の導体（５２，５
４，５６）の少なくとも１つが、前記金属１の導体に結
合される前記（１）に記載の過電圧保護回路である。
【００４０】（１０）． 第１の金属レベルから形成さ
れ、各々がチャネルによって分離され且つ集積回路ダイ
の外縁に対して実質的に垂直で第１及び第２の平行の結
合パッド脚（４０，４２）に接続された結合パッド（３
２）を有する複数の金属１の導体（３２，４０，４２）
と、前記第１の金属レベル上にある第２の金属レベルか
ら形成された複数の金属導体と、前記第１及び第２の結
合パッド脚に対して実質的に平行方向に延出され、且つ
関連する金属２の導体の下に配置され、各々がその関連
する金属２の導体と前記金属１の導体との間に結合さ
れ、且つ前記導体間の電圧レベルが所定電圧レベル以上
のときに、前記金属２の導体を前記金属１の導体に結合
する複数の背中合わせ突抜け装置（３４，３６，３８）
と、を具備した集積回路用高電圧保護装置である。
【００４１】（１１）． 複数組の金属１のアイランド
（４６，４８，５０）を有し、各組のアイランドが異な
る結合パッド脚のチャネル内に存在し、且つ組内の各ア
イランドが分離した金属２の導体に結合される前記（１
０）に記載の集積回路である。
【００４２】（１２）． 各突抜け装置が、第１、第２
及び第３のドーピング領域（５８，６２，７０）を有す
る基板（８４）を備え、前記第１及び第２のドーピング
領域が金属１の導体の前記第１及び前記第２の結合パッ
ド脚にそれぞれ結合され、前記第３のドーピング領域
（７０）が前記金属１の導体チャネル内で前記金属１の
アイランドの１つに結合される前記（１１）に記載の集
積回路である。
【００４３】（１３）． 各ドーピング領域（５８，６
２，７０）がＮ+ ドーピングレベルからなる前記（１
２）に記載の集積回路である。
【００４４】（１４）． 集積回路を形成するためのシ
リコン基板（８４）を設け、突抜け領域（８６，８８）
を規定するドーパント領域間の領域である第１、第２及
び第３のドーパント領域（５８，６２，７０）をシリコ
ン基板に烝着し、前記シリコン基板の表面上に、間隙領
域（７４，７１）によってそれぞれ分離された第１、第
２及び第３の区分（４２，４６，４０）を有する第１の
金属レベルを加え、前記第１の金属レベルの前記第１、
第２及び第３区分を前記第１、第２及び第３のドーパン
ト領域にそれぞれ接触させ、前記第２の金属レベル（５
２）を前記第１の金属レベル上に加え、前記第２の金属
レベルを前記第１の金属レベルの前記第２区分に接触さ
せる過電圧損傷から集積回路を保護する方法である。
【００４５】（１５）． 前記第１の金属レベルを前記
第２の金属レベルに結合させるための金属で間隙領域
（７４，７６）を埋め込むことを有する前記（１４）に
記載による方法である。
【００４６】（１６）． 前記突抜け領域（８６，８
８）間の電圧電位が所定電圧値以上であるとき、前記第
１の金属レベル（４２，４０）を前記第２の金属レベル
（５２）に一時的に結合させることを有する前記（１
４）に記載の方法である。
【００４７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、第１の金属レベルによる金属１の導体を形成
し、第２の金属レベルによる金属２の導体で集積回路内
の内部導体を形成して各種電力記信号、接地信号、デー
タ信号を集積回路内の能動装置及及び受動装置と結合
し、金属２の導体と金属１の結合パッドとの間に複数の
突き装置を結合し、関連する金属２の導体と金属１によ
ると導体との間に所定の電圧電位が存在すると金属２の
導体を金属１の導体に突抜け装置により結合するように
構成したので、集積回路の冗長過電圧が集積回路をバイ
パスすることになり、集積回路に高電圧電荷が印加され
なくなり、集積回路の冗長過電圧に対して集積回路を保
護することができ、空間の量を減少させて集積回路を小
型化し易くすることができるとともに、集積回路の設計
時間と費用を少なくすることができる効果を奏する。
【図面の簡単な説明】
【図１】本発明による冗長背中合わせ突抜け装置に結合
された結合パッドセルの上面図である。
【図２】図１に示したような本発明による単一背中合わ
せ突抜け装置の拡大図を示す。
【図３】図１に示したような本発明による金属１の結合
パッドに結合された金属２の導体の拡大図を示す。
【図４】本発明における背中合わせ突抜け装置の断面図
である。
【図５】本発明による冗長背中合わせ突抜け装置を有す
る複数の結合パッドセルを示す集積回路ダイの上面図で
ある。
【図６】一つの突抜け装置に接続された結合パッドの従
来技術の説明図である。
【符号の説明】
３４、３６、３８、 突抜け装置 １６ 接地リング ３０ 結合パッド・セル ３２ 結合パッド ４０、４２ 結合パッド脚 ４４、９６ ＩＣダイ ４６、４８、５０ アイランド ５２、５４、５６ 金属２の導体 ５８ 第１のＮ+ ドーピング領域 ６０、７２ コンタクト ６２ 第２のＮ+ ドーピング領域 ７０ 第３のＮ+ ドーピング領域 ７６、９８、１００ 間隙 ８０、８２ Ｐ+ ドーピング領域 ８４ シリコン基板 ８６、８８ 突抜け領域 ９０、９１ 金属

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を高電圧損傷から保護する過電
    圧保護回路であって、 第１の金属レベルから形成された金属１の導体（３２，
    ４０，４２）と、 第２の金属レベルから形成され、種々の電力信号、接地
    信号およびデータ信号を前記集積回路内の能動装置およ
    び受動装置に結合させる複数の金属２の導体（５２，５
    ４，５６）と、 関連する金属２の導体と前記金属１の導体とが結合さ
    れ、所定電圧電位が前記関連する金属２の導体と前記金
    属１の導体と間に存在するとき、それぞれの金属２の導
    体を前記金属１の導体に結合させる複数の突抜け装置
    （３４，３６，３８）と、を具備したことを特徴とする
    過電圧保護回路。
JP04639394A 1993-02-25 1994-02-21 過電圧保護回路 Expired - Fee Related JP3549916B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/023,266 US5365103A (en) 1993-02-25 1993-02-25 Punchthru ESD device along centerline of power pad
US023,266 1993-02-25

Publications (2)

Publication Number Publication Date
JPH06291257A true JPH06291257A (ja) 1994-10-18
JP3549916B2 JP3549916B2 (ja) 2004-08-04

Family

ID=21814075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04639394A Expired - Fee Related JP3549916B2 (ja) 1993-02-25 1994-02-21 過電圧保護回路

Country Status (2)

Country Link
US (1) US5365103A (ja)
JP (1) JP3549916B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191461B1 (en) 1998-01-12 2001-02-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including output circuit improved in electrostatic damage resistance

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798541A (en) * 1994-12-02 1998-08-25 Intel Corporation Standard semiconductor cell with contoured cell boundary to increase device density
US5768146A (en) * 1995-03-28 1998-06-16 Intel Corporation Method of cell contouring to increase device density
KR100203900B1 (ko) * 1996-06-24 1999-06-15 김영환 정전기 보호회로를 구비한 반도체장치
JPH10173157A (ja) * 1996-12-06 1998-06-26 Toshiba Corp 半導体装置
US5942805A (en) * 1996-12-20 1999-08-24 Intel Corporation Fiducial for aligning an integrated circuit die
US5977639A (en) * 1997-09-30 1999-11-02 Intel Corporation Metal staples to prevent interlayer delamination
TW367603B (en) * 1998-06-20 1999-08-21 United Microelectronics Corp Electrostatic discharge protection circuit for SRAM
US6559508B1 (en) * 2000-09-18 2003-05-06 Vanguard International Semiconductor Corporation ESD protection device for open drain I/O pad in integrated circuits with merged layout structure
JP2005012209A (ja) * 2003-06-17 2005-01-13 Samsung Electronics Co Ltd 半導体装置の信号バスラインレイアウト構造及びその方法
KR100520239B1 (ko) * 2003-06-17 2005-10-11 삼성전자주식회사 반도체 장치의 신호버스라인 배치구조 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
JPH02119262A (ja) * 1988-10-28 1990-05-07 Toshiba Corp 半導体装置
US5291051A (en) * 1992-09-11 1994-03-01 National Semiconductor Corporation ESD protection for inputs requiring operation beyond supply voltages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191461B1 (en) 1998-01-12 2001-02-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including output circuit improved in electrostatic damage resistance

Also Published As

Publication number Publication date
JP3549916B2 (ja) 2004-08-04
US5365103A (en) 1994-11-15

Similar Documents

Publication Publication Date Title
US5686751A (en) Electrostatic discharge protection circuit triggered by capacitive-coupling
EP0412561B1 (en) Semiconductor integrated circuit device
US5576557A (en) Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5218222A (en) Output ESD protection circuit
US4994874A (en) Input protection circuit for semiconductor integrated circuit device
US7560778B2 (en) Charge modulation network for multiple power domains for silicon-on-insulator technology
US5869873A (en) Electrostatic discharge protection circuit having eprom
US5404041A (en) Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit
US5336908A (en) Input EDS protection circuit
US6479869B1 (en) Semiconductor device with enhanced protection from electrostatic breakdown
US7561390B2 (en) Protection circuit in semiconductor circuit device comprising a plurality of chips
US5670814A (en) Electrostatic discharge protection circuit triggered by well-coupling
US20060065933A1 (en) ESD protection circuit with floating diffusion regions
JP3549916B2 (ja) 過電圧保護回路
EP0415255B1 (en) Protection circuit for use in semiconductor integrated circuit device
US5892262A (en) Capacitor-triggered electrostatic discharge protection circuit
EP0253105A1 (en) Integrated circuit with improved protective device
US6055143A (en) Electrostatic discharge protection circuit triggered by EPROM
US4959708A (en) MOS integrated circuit with vertical shield
US6509585B2 (en) Electrostatic discharge protective device incorporating silicon controlled rectifier devices
JPH06236965A (ja) 半導体装置
KR100331661B1 (ko) 여러가지전기적과도현상으로부터집적회로를보호하기위한방법및시스템
US6452252B1 (en) Semiconductor device
JP3403981B2 (ja) 半導体装置
US5929491A (en) Integrated circuit with ESD protection

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees