JP3590207B2 - Ｍｏｓキャパシタ - Google Patents
Ｍｏｓキャパシタ Download PDFInfo
- Publication number
- JP3590207B2 JP3590207B2 JP19256996A JP19256996A JP3590207B2 JP 3590207 B2 JP3590207 B2 JP 3590207B2 JP 19256996 A JP19256996 A JP 19256996A JP 19256996 A JP19256996 A JP 19256996A JP 3590207 B2 JP3590207 B2 JP 3590207B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- conductivity type
- mos capacitor
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子のＭＯＳキャパシタに関する。
【０００２】
【従来の技術】
一般に、ＭＯＳキャパシタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃａｐａｃｉｔｏｒ） における重点は、同一面積内で有効容量を増加させること、そして、印加電圧による電界で破壊されないゲート絶縁膜を有することである。現在、ＭＯＳ工程で形成されるＭＯＳキャパシタには２つの代表的構造があり、その１つを図１に示す。
【０００３】
図１中には、ＭＯＳキャパシタの等価回路図（左）、平面図（中央）、断面図（右）を示している。このＭＯＳキャパシタは、３価不純物をドーピングしたＰ形（第１導電形）とされ、接地電圧端子１から接地電圧を受ける半導体基板２と、半導体基板２の主表面下にゲート領域を囲むようにして５価不純物を拡散させたＮ形（第２導電形）の拡散領域９と、拡散領域９の間に形成したゲート領域の中央部分表面に形成され、酸化工程(Oxidation) による酸化膜としたコンタクト保護用の保護膜５と、拡散領域９の表面上部に端部がかかるようにして拡散領域９間のゲート領域表面上に形成されたシリコン窒化膜のゲート絶縁膜１１と、ゲート絶縁膜１１上に形成されたポリシリコンのゲート端子７と、をもち、アルミニウム配線の第１電極３が保護膜５の形成部分上でゲート端子７とコンタクトし、そして第２電極１０が拡散領域９とコンタクトする。拡散領域９は例えば平面図に示すようにゲート領域を囲うように形成してドレイン・ソース共通の１端子とする。
【０００４】
この図１のＭＯＳキャパシタでは、第１電極３に＋の電圧を印加し、第２電極１０に−の電圧を印加すると、拡散領域９間における半導体基板２のゲート領域表面にできる空乏層及びゲート絶縁膜１１で拡散領域９による電子が捕らえられ、これらが容量として働くことになる。このとき、第１電極３及び第２電極１０にかけられるバイアス電圧の変化に応じて容量が変わるという特性がある。図２に、図１のＭＯＳキャパシタの特性図を示し説明する。
【０００５】
図示のように、接地電圧０Ｖから電源電圧Ｖｃｃまでバイアス電圧を変えていくと、そのバイアス電圧の増加に従い容量も変化して増加している。つまり、通常の使用範囲においてバイアス電圧の印加条件に従い容量が異なってしまい、一定の容量を得ようとするには問題があるし、低電圧下では容量が小さいことになる。
【０００６】
この点を改良したもう１つのＭＯＳキャパシタ構造を図３に示す。このＭＯＳキャパシタは、拡散領域９及びこれに囲まれたゲート領域を共に低濃度のＮ形ウェル２０内に形成してある。即ち、基板表面下のＮ形ウェル２０により、バイアス電圧印加以前に既に空乏層がゲート領域表面にできているような状態がつくられるので、その分、低バイアス電圧下の容量が増す結果となり、従って、接地電圧から電源電圧までの一般的なバイアス使用範囲において容量が一定になる。これが、図４の特性図に示されている。
【０００７】
同図からわかるように図３のＭＯＳキャパシタでは、バイアス電圧が接地電圧０Ｖから電源電圧Ｖｃｃになる間で、最初から最大容量をもって一定に推移する。つまり、印加されるバイアス電圧が通常の使用範囲で変化しても容量が一定になり、その結果、同一面積で図１のＭＯＳキャパシタよりも大容量のＭＯＳキャパシタを提供することが可能となる。
【０００８】
しかしながら、図３のＭＯＳキャパシタには、その工程から発する次のような構造上の弱点が存在している。第１電極３の形成にあたってはポリシリコンのゲート端子７にコンタクトホールを開けることになるが、このゲート端子７の下にはゲート絶縁膜１１が薄く形成されているのみになるために、コンタクト保護用として、コンタクト部分について厚い保護膜５を形成するようにしている。従って、図３中の断面図からわかるように、この盛り上がった保護膜５の縁部分で段差が発生し、この部分のゲート絶縁膜１１が脆弱になる。この脆弱な部分に対し、第１電極３及び第２電極１０による高いバイアス電圧がかかると亀裂が誘発され、ＭＯＳキャパシタが破損してしまう。
【０００９】
図１の場合には、ゲート領域がアクセプタドープのＰ形基板２になっているので、ゲート絶縁膜１１の脆弱部分に実際にかかる電界はＰＮ接合の電位障壁分低められる結果となり、従って、図３の場合よりもゲート絶縁膜１１は強い。即ち、図１の場合にゲート絶縁膜１１へ印加される電圧は第１電極３及び第２電極１０によるバイアス電圧からＭＯＳキャパシタのしきい値電圧を引いた値となる。これに対して図３のＭＯＳキャパシタにおいては、ゲート端子７下部のゲート領域が全体的にＮ形ウェルとされており、ゲート絶縁膜１１に実際にかかる電界は第１電極３及び第２電極１０によるバイアス電圧そのままである。従って、図１のＭＯＳキャパシタよりもゲート絶縁膜１１にかかる電圧は大きくなり、脆弱部分に亀裂を生じやすい。
【００１０】
【発明が解決しようとする課題】
上記従来技術に鑑みて本発明の目的は、通常使用範囲における容量が一定で同一面積での容量増加が可能であり、尚且つゲート絶縁膜の破損し難いＭＯＳキャパシタを提供することにある。
【００１１】
【課題を解決するための手段】
この目的のために本発明では、第１導電形の半導体基板表面下に設けた第２導電形のウェルと、該ウェル中の前記半導体基板表面下に、ゲート端子下に相当する前記半導体基板表面下のゲート領域を囲むように形成された第２導電形の拡散領域と、前記ゲート領域表面に部分的に形成されたコンタクト保護用の保護膜と、前記拡散領域表面上に端部がかかるようにして前記ゲート領域表面上に形成されたゲート絶縁膜と、該ゲート絶縁膜上のゲート端子と、を備えたＭＯＳキャパシタにおいて、前記ゲート領域内における前記保護膜形成部分の前記半導体基板表面下を第１導電形にすることを特徴とする。
【００１２】
或いは、第１導電形の半導体基板表面下に、ゲート端子下に相当する前記半導体基板表面下のゲート領域を囲むように形成された第２導電形の拡散領域と、前記ゲート領域表面に部分的に形成されたコンタクト保護用の保護膜と、前記拡散領域表面上に端部がかかるようにして前記ゲート領域表面上に形成されたゲート絶縁膜と、該ゲート絶縁膜上のゲート端子と、を備えたＭＯＳキャパシタにおいて、前記保護膜形成部分を除いた前記ゲート領域内の前記半導体基板表面下に第２導電形不純物をドーピングして第２導電形としてあることを特徴とする。この場合、ゲート領域内の保護膜形成部分を除いて半導体基板表面下に第２導電形のウエルを形成し、このウエル中の前記半導体基板表面下に、前記ゲート領域を囲むようにした第２導電形の拡散領域を形成するようにすると好ましい。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１４】
図５に、本発明によるＭＯＳキャパシタの一実施形態について、等価回路図（左）、平面図（中央）、断面図（右）でそれぞれ示している。
【００１５】
このＭＯＳキャパシタの構造は、基板表面下のＮ形ウェル２０内に高濃度のＮ形拡散領域９を形成する点は図３の場合と同じであるが、基板表面に保護膜５を形成した部分の基板表面下については、Ｎ形ウェル２０を形成せずにおいてＰ形半導体基板２で覆うようにしてある点で異なっている。即ち、ゲート端子７下に相当するゲート領域の大部分はＮ形ウェル２０としてあるが、保護膜５の形成部分だけは半導体基板２がそのまま残されている。
【００１６】
この構造によれば、ゲート領域に大部分形成されたＮ形ウェル２０により、ゲート領域の大部分はＮ形不純物をドーピングした状態となるので、図３の場合と同じように作用してバイアス電圧の変化に対し容量を一定とすることができ、同一面積でより大容量を実現することが可能である。且つ一方で、保護膜５による段差の部分に対しては拡散領域９と異なる導電形の半導体基板２が存在するので図１の場合と同じように作用して、ゲート絶縁膜１１の脆弱部分についてはＰＮ接合の電位障壁分の電圧降下によりバイアス電圧による影響が軽減され、当該部分の亀裂発生を抑制することができる。
【００１７】
特に、ゲート端子７にドナードープのＮ形ポリシリコンゲートが用いられる場合には保護膜５周辺をアクセプタドープのＰ形半導体基板２とし、反対に、ゲート端子７にＰ形ポリシリコンゲートが用いられる場合には保護膜５周辺をＮ形半導体基板２とするときに、いっそうの効果を期待できる。ゲート端子７としてはポリサイド、つまりポリ層にタングステンシリサイドなどのシリサイド層を加えて複合層としたポリシリコンゲートとすることも可能である。また、保護膜５の形成部分を除いてゲート領域にＮ形不純物がドーピングしてあれば容量増加に寄与するので、図示のようにウェル２０を用いた構造でなくともよいが、Ｎ形ウェル２０を設ける方が工程的には簡単であるので好ましい。
【００１８】
【発明の効果】
本発明によれば、バイアス電圧の高低による容量変化を解消してより大容量を実現すると共に、保護膜による段差が発生する脆弱な部分にかかる電圧は軽減してゲート絶縁膜の破損を防止することができるので、信頼性の高いＭＯＳキャパシタの提供に大きく寄与する。
【図面の簡単な説明】
【図１】従来技術によるＭＯＳキャパシタの一例を示す説明図。
【図２】図１のＭＯＳキャパシタの特性図。
【図３】従来技術によるＭＯＳキャパシタの他の例を示す説明図。
【図４】図３のＭＯＳキャパシタの特性図。
【図５】本発明によるＭＯＳキャパシタの説明図。
【符号の説明】
２ 半導体基板
３ 第１電極
５ 保護膜
７ ゲート端子
９ 拡散領域
１０ 第２電極
２０ ウェル
【発明の属する技術分野】
本発明は半導体素子のＭＯＳキャパシタに関する。
【０００２】
【従来の技術】
一般に、ＭＯＳキャパシタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃａｐａｃｉｔｏｒ） における重点は、同一面積内で有効容量を増加させること、そして、印加電圧による電界で破壊されないゲート絶縁膜を有することである。現在、ＭＯＳ工程で形成されるＭＯＳキャパシタには２つの代表的構造があり、その１つを図１に示す。
【０００３】
図１中には、ＭＯＳキャパシタの等価回路図（左）、平面図（中央）、断面図（右）を示している。このＭＯＳキャパシタは、３価不純物をドーピングしたＰ形（第１導電形）とされ、接地電圧端子１から接地電圧を受ける半導体基板２と、半導体基板２の主表面下にゲート領域を囲むようにして５価不純物を拡散させたＮ形（第２導電形）の拡散領域９と、拡散領域９の間に形成したゲート領域の中央部分表面に形成され、酸化工程(Oxidation) による酸化膜としたコンタクト保護用の保護膜５と、拡散領域９の表面上部に端部がかかるようにして拡散領域９間のゲート領域表面上に形成されたシリコン窒化膜のゲート絶縁膜１１と、ゲート絶縁膜１１上に形成されたポリシリコンのゲート端子７と、をもち、アルミニウム配線の第１電極３が保護膜５の形成部分上でゲート端子７とコンタクトし、そして第２電極１０が拡散領域９とコンタクトする。拡散領域９は例えば平面図に示すようにゲート領域を囲うように形成してドレイン・ソース共通の１端子とする。
【０００４】
この図１のＭＯＳキャパシタでは、第１電極３に＋の電圧を印加し、第２電極１０に−の電圧を印加すると、拡散領域９間における半導体基板２のゲート領域表面にできる空乏層及びゲート絶縁膜１１で拡散領域９による電子が捕らえられ、これらが容量として働くことになる。このとき、第１電極３及び第２電極１０にかけられるバイアス電圧の変化に応じて容量が変わるという特性がある。図２に、図１のＭＯＳキャパシタの特性図を示し説明する。
【０００５】
図示のように、接地電圧０Ｖから電源電圧Ｖｃｃまでバイアス電圧を変えていくと、そのバイアス電圧の増加に従い容量も変化して増加している。つまり、通常の使用範囲においてバイアス電圧の印加条件に従い容量が異なってしまい、一定の容量を得ようとするには問題があるし、低電圧下では容量が小さいことになる。
【０００６】
この点を改良したもう１つのＭＯＳキャパシタ構造を図３に示す。このＭＯＳキャパシタは、拡散領域９及びこれに囲まれたゲート領域を共に低濃度のＮ形ウェル２０内に形成してある。即ち、基板表面下のＮ形ウェル２０により、バイアス電圧印加以前に既に空乏層がゲート領域表面にできているような状態がつくられるので、その分、低バイアス電圧下の容量が増す結果となり、従って、接地電圧から電源電圧までの一般的なバイアス使用範囲において容量が一定になる。これが、図４の特性図に示されている。
【０００７】
同図からわかるように図３のＭＯＳキャパシタでは、バイアス電圧が接地電圧０Ｖから電源電圧Ｖｃｃになる間で、最初から最大容量をもって一定に推移する。つまり、印加されるバイアス電圧が通常の使用範囲で変化しても容量が一定になり、その結果、同一面積で図１のＭＯＳキャパシタよりも大容量のＭＯＳキャパシタを提供することが可能となる。
【０００８】
しかしながら、図３のＭＯＳキャパシタには、その工程から発する次のような構造上の弱点が存在している。第１電極３の形成にあたってはポリシリコンのゲート端子７にコンタクトホールを開けることになるが、このゲート端子７の下にはゲート絶縁膜１１が薄く形成されているのみになるために、コンタクト保護用として、コンタクト部分について厚い保護膜５を形成するようにしている。従って、図３中の断面図からわかるように、この盛り上がった保護膜５の縁部分で段差が発生し、この部分のゲート絶縁膜１１が脆弱になる。この脆弱な部分に対し、第１電極３及び第２電極１０による高いバイアス電圧がかかると亀裂が誘発され、ＭＯＳキャパシタが破損してしまう。
【０００９】
図１の場合には、ゲート領域がアクセプタドープのＰ形基板２になっているので、ゲート絶縁膜１１の脆弱部分に実際にかかる電界はＰＮ接合の電位障壁分低められる結果となり、従って、図３の場合よりもゲート絶縁膜１１は強い。即ち、図１の場合にゲート絶縁膜１１へ印加される電圧は第１電極３及び第２電極１０によるバイアス電圧からＭＯＳキャパシタのしきい値電圧を引いた値となる。これに対して図３のＭＯＳキャパシタにおいては、ゲート端子７下部のゲート領域が全体的にＮ形ウェルとされており、ゲート絶縁膜１１に実際にかかる電界は第１電極３及び第２電極１０によるバイアス電圧そのままである。従って、図１のＭＯＳキャパシタよりもゲート絶縁膜１１にかかる電圧は大きくなり、脆弱部分に亀裂を生じやすい。
【００１０】
【発明が解決しようとする課題】
上記従来技術に鑑みて本発明の目的は、通常使用範囲における容量が一定で同一面積での容量増加が可能であり、尚且つゲート絶縁膜の破損し難いＭＯＳキャパシタを提供することにある。
【００１１】
【課題を解決するための手段】
この目的のために本発明では、第１導電形の半導体基板表面下に設けた第２導電形のウェルと、該ウェル中の前記半導体基板表面下に、ゲート端子下に相当する前記半導体基板表面下のゲート領域を囲むように形成された第２導電形の拡散領域と、前記ゲート領域表面に部分的に形成されたコンタクト保護用の保護膜と、前記拡散領域表面上に端部がかかるようにして前記ゲート領域表面上に形成されたゲート絶縁膜と、該ゲート絶縁膜上のゲート端子と、を備えたＭＯＳキャパシタにおいて、前記ゲート領域内における前記保護膜形成部分の前記半導体基板表面下を第１導電形にすることを特徴とする。
【００１２】
或いは、第１導電形の半導体基板表面下に、ゲート端子下に相当する前記半導体基板表面下のゲート領域を囲むように形成された第２導電形の拡散領域と、前記ゲート領域表面に部分的に形成されたコンタクト保護用の保護膜と、前記拡散領域表面上に端部がかかるようにして前記ゲート領域表面上に形成されたゲート絶縁膜と、該ゲート絶縁膜上のゲート端子と、を備えたＭＯＳキャパシタにおいて、前記保護膜形成部分を除いた前記ゲート領域内の前記半導体基板表面下に第２導電形不純物をドーピングして第２導電形としてあることを特徴とする。この場合、ゲート領域内の保護膜形成部分を除いて半導体基板表面下に第２導電形のウエルを形成し、このウエル中の前記半導体基板表面下に、前記ゲート領域を囲むようにした第２導電形の拡散領域を形成するようにすると好ましい。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１４】
図５に、本発明によるＭＯＳキャパシタの一実施形態について、等価回路図（左）、平面図（中央）、断面図（右）でそれぞれ示している。
【００１５】
このＭＯＳキャパシタの構造は、基板表面下のＮ形ウェル２０内に高濃度のＮ形拡散領域９を形成する点は図３の場合と同じであるが、基板表面に保護膜５を形成した部分の基板表面下については、Ｎ形ウェル２０を形成せずにおいてＰ形半導体基板２で覆うようにしてある点で異なっている。即ち、ゲート端子７下に相当するゲート領域の大部分はＮ形ウェル２０としてあるが、保護膜５の形成部分だけは半導体基板２がそのまま残されている。
【００１６】
この構造によれば、ゲート領域に大部分形成されたＮ形ウェル２０により、ゲート領域の大部分はＮ形不純物をドーピングした状態となるので、図３の場合と同じように作用してバイアス電圧の変化に対し容量を一定とすることができ、同一面積でより大容量を実現することが可能である。且つ一方で、保護膜５による段差の部分に対しては拡散領域９と異なる導電形の半導体基板２が存在するので図１の場合と同じように作用して、ゲート絶縁膜１１の脆弱部分についてはＰＮ接合の電位障壁分の電圧降下によりバイアス電圧による影響が軽減され、当該部分の亀裂発生を抑制することができる。
【００１７】
特に、ゲート端子７にドナードープのＮ形ポリシリコンゲートが用いられる場合には保護膜５周辺をアクセプタドープのＰ形半導体基板２とし、反対に、ゲート端子７にＰ形ポリシリコンゲートが用いられる場合には保護膜５周辺をＮ形半導体基板２とするときに、いっそうの効果を期待できる。ゲート端子７としてはポリサイド、つまりポリ層にタングステンシリサイドなどのシリサイド層を加えて複合層としたポリシリコンゲートとすることも可能である。また、保護膜５の形成部分を除いてゲート領域にＮ形不純物がドーピングしてあれば容量増加に寄与するので、図示のようにウェル２０を用いた構造でなくともよいが、Ｎ形ウェル２０を設ける方が工程的には簡単であるので好ましい。
【００１８】
【発明の効果】
本発明によれば、バイアス電圧の高低による容量変化を解消してより大容量を実現すると共に、保護膜による段差が発生する脆弱な部分にかかる電圧は軽減してゲート絶縁膜の破損を防止することができるので、信頼性の高いＭＯＳキャパシタの提供に大きく寄与する。
【図面の簡単な説明】
【図１】従来技術によるＭＯＳキャパシタの一例を示す説明図。
【図２】図１のＭＯＳキャパシタの特性図。
【図３】従来技術によるＭＯＳキャパシタの他の例を示す説明図。
【図４】図３のＭＯＳキャパシタの特性図。
【図５】本発明によるＭＯＳキャパシタの説明図。
【符号の説明】
２ 半導体基板
３ 第１電極
５ 保護膜
７ ゲート端子
９ 拡散領域
１０ 第２電極
２０ ウェル
Claims (7)
- 第１導電形の半導体基板表面下に設けた第２導電形のウェルと、該ウェル中のゲート端子下に相当する部分の前記半導体基板表面下のゲート領域と、前記ウェル中の前記半導体基板表面下に、前記ゲート領域を囲むように形成された第２導電形の拡散領域と、前記ゲート領域表面に部分的に形成されたコンタクト保護用の保護膜と、前記拡散領域表面上に端部がかかるようにして前記ゲート領域表面上に形成されたゲート絶縁膜と、該ゲート絶縁膜上のゲート端子と、を備えたＭＯＳキャパシタにおいて、
前記ゲート領域内における前記保護膜形成部分の前記半導体基板表面下を第１導電形にすることを特徴とするＭＯＳキャパシタ。 - 第１導電形の半導体基板表面下に、ゲート端子下に相当する前記半導体基板表面下のゲート領域を囲むように形成された第２導電形の拡散領域と、前記ゲート領域表面に部分的に形成されたコンタクト保護用の保護膜と、前記拡散領域表面上に端部がかかるようにして前記ゲート領域表面上に形成されたゲート絶縁膜と、該ゲート絶縁膜上のゲート端子と、を備えたＭＯＳキャパシタにおいて、
前記保護膜形成部分を除いた前記ゲート領域内の前記半導体基板表面下に第２導電形不純物をドーピングして第２導電形としてあることを特徴とするＭＯＳキャパシタ。 - ゲート領域内の保護膜形成部分を除いて半導体基板表面下に第２導電形のウエルを形成し、このウエル中の前記半導体基板表面下に、前記ゲート領域を囲むようにした第２導電形の拡散領域を形成する請求項２記載のＭＯＳキャパシタ。
- 第１導電形がＰ形で、第２導電形がＮ形である請求項１〜３のいずれか１項に記載のＭＯＳキャパシタ。
- 保護膜が酸化膜である請求項１〜４のいずれか１項に記載のＭＯＳキャパシタ。
- ゲート絶縁膜がシリコン窒化膜である請求項５記載のＭＯＳキャパシタ。
- ゲート端子がポリシリコンゲートとされる請求項１〜６のいずれか１項に記載のＭＯＳキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P21631 | 1995-07-21 | ||
| KR1019950021631A KR0144242B1 (ko) | 1995-07-21 | 1995-07-21 | 반도체 메모리장치의 모오스 캐패시터의 크랙 방지구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936307A JPH0936307A (ja) | 1997-02-07 |
| JP3590207B2 true JP3590207B2 (ja) | 2004-11-17 |
Family
ID=19421256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19256996A Expired - Fee Related JP3590207B2 (ja) | 1995-07-21 | 1996-07-22 | Ｍｏｓキャパシタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5793074A (ja) |
| EP (1) | EP0756332B1 (ja) |
| JP (1) | JP3590207B2 (ja) |
| KR (1) | KR0144242B1 (ja) |
| DE (1) | DE69606932T2 (ja) |
| TW (1) | TW300326B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285052B1 (en) * | 1997-09-26 | 2001-09-04 | Advanced Micro Devices, Inc. | Integrated capacitor |
| KR100470991B1 (ko) * | 1997-10-17 | 2005-07-11 | 삼성전자주식회사 | 승압회로 |
| US6420747B2 (en) * | 1999-02-10 | 2002-07-16 | International Business Machines Corporation | MOSCAP design for improved reliability |
| JP5073136B2 (ja) * | 2001-08-24 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6828654B2 (en) * | 2001-12-27 | 2004-12-07 | Broadcom Corporation | Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
| US7619298B1 (en) * | 2005-03-31 | 2009-11-17 | Xilinx, Inc. | Method and apparatus for reducing parasitic capacitance |
| US7838383B2 (en) * | 2008-01-04 | 2010-11-23 | Freescale Semiconductor, Inc. | Methods for forming MOS capacitors |
| US8957468B2 (en) | 2010-11-05 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Variable capacitor and liquid crystal display device |
| CN102147566A (zh) * | 2011-03-15 | 2011-08-10 | 利达光电股份有限公司 | 嵌入式操作系统的多媒体投影仪 |
| KR101646575B1 (ko) * | 2015-08-31 | 2016-08-08 | 삼부토건주식회사 | 급배수형 워터 벨트를 이용한 지중 급배수 시설 및 이의 시공 공법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153778A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Mos type capacitor |
| US4830975A (en) * | 1983-01-13 | 1989-05-16 | National Semiconductor Corporation | Method of manufacture a primos device |
| US5302843A (en) * | 1990-07-26 | 1994-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Improved vertical channel transistor |
| SE470415B (sv) * | 1992-07-06 | 1994-02-14 | Ericsson Telefon Ab L M | Kondensator med hög kapacitans i ett integrerat funktionsblock eller en integrerad krets, förfarande för framställning av kondensatorn och användning av kondensatorn som en integrerad avkopplingskondensator |
| US5608258A (en) * | 1995-03-16 | 1997-03-04 | Zilog, Inc. | MOS precision capacitor with low voltage coefficient |
-
1995
- 1995-07-21 KR KR1019950021631A patent/KR0144242B1/ko not_active IP Right Cessation
-
1996
- 1996-07-19 EP EP96111712A patent/EP0756332B1/en not_active Expired - Lifetime
- 1996-07-19 DE DE69606932T patent/DE69606932T2/de not_active Expired - Lifetime
- 1996-07-19 US US08/684,464 patent/US5793074A/en not_active Expired - Lifetime
- 1996-07-20 TW TW085108925A patent/TW300326B/zh active
- 1996-07-22 JP JP19256996A patent/JP3590207B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69606932D1 (de) | 2000-04-13 |
| DE69606932T2 (de) | 2000-10-19 |
| KR970008558A (ko) | 1997-02-24 |
| EP0756332B1 (en) | 2000-03-08 |
| TW300326B (ja) | 1997-03-11 |
| EP0756332A3 (en) | 1997-02-19 |
| US5793074A (en) | 1998-08-11 |
| KR0144242B1 (ko) | 1998-07-01 |
| JPH0936307A (ja) | 1997-02-07 |
| EP0756332A2 (en) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611024B2 (en) | Method of forming PID protection diode for SOI wafer | |
| JPH0151070B2 (ja) | ||
| US4806999A (en) | Area efficient input protection | |
| CA1253631A (en) | Protection of igfet integrated circuits from electrostatic discharge | |
| EP0827202A2 (en) | Semiconductor device including protection means and method of fabricating the same | |
| JP3590207B2 (ja) | Ｍｏｓキャパシタ | |
| EP0253105B1 (en) | Integrated circuit with improved protective device | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| US6835624B2 (en) | Semiconductor device for protecting electrostatic discharge and method of fabricating the same | |
| US20020063289A1 (en) | Field oxide device with zener junction for electrostatic discharge (ESD) protection and other applications | |
| US5744840A (en) | Electrostatic protection devices for protecting semiconductor integrated circuitry | |
| JPH0888354A (ja) | 絶縁ゲート型半導体装置 | |
| US6277694B1 (en) | Fabrication method for a metal oxide semiconductor having a double diffused drain | |
| JPH06169061A (ja) | 入出力保護装置 | |
| JP4795613B2 (ja) | 半導体装置 | |
| JP3425574B2 (ja) | 半導体集積回路の入出力保護装置 | |
| US5521413A (en) | Semiconductor device having a solid metal wiring with a contact portion for improved protection | |
| US6570237B2 (en) | Semiconductor device with a protective diode having a high breakdown voltage | |
| US5805410A (en) | MOS capacitor for improving electrostatic durability by using of a transistor | |
| KR100275946B1 (ko) | 반도체장치의이에스디회로제조방법 | |
| JPS6237822B2 (ja) | ||
| KR100240684B1 (ko) | 반도체장치의 이에스디 보호회로 | |
| KR100249016B1 (ko) | 반도체장치의 이에스디 보호회로 제조방법 | |
| JP2546179B2 (ja) | 半導体装置 | |
| JPH0752775B2 (ja) | 入力保護回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040225 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |