JP5073136B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5073136B2 JP5073136B2 JP2001254516A JP2001254516A JP5073136B2 JP 5073136 B2 JP5073136 B2 JP 5073136B2 JP 2001254516 A JP2001254516 A JP 2001254516A JP 2001254516 A JP2001254516 A JP 2001254516A JP 5073136 B2 JP5073136 B2 JP 5073136B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- region
- gate
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
- H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
- H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
- H10D84/217—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only conductor-insulator-semiconductor capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
- H10D84/813—Combinations of field-effect devices and capacitor only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は絶縁ゲート型トランジスタ及び絶縁ゲート型容量を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ゲート長がサブクオータミクロン以下のトランジスタでは、ショートチャネル効果を抑制するために、ポケット領域を形成するポケット注入工程を実行している。ポケット注入はＮＵＤＣ（Non Uniformly Doped Channel）注入とも呼ばれている。
【０００３】
図３６はポケット注入工程を示す断面図である。同図に示すように、ＣＭＯＳトランジスタを形成するに際し、半導体基板１０１の上層部に設けられた分離絶縁膜１０２よってＮＭＯＳ形成領域Ａ１１及びＰＭＯＳ形成領域Ａ１２が素子分離される。
【０００４】
ＮＭＯＳ形成領域Ａ１１において、Ｐウェル領域１１１の表面上にゲート酸化膜１１２及びゲート電極１１３が形成されており、このゲート電極１１３をマスクとしてＰ型不純物イオン１０３を注入し拡散することにより、ＮＭＯＳトランジスタのポケット領域となるＰ型不純物注入領域１１９を形成する。
【０００５】
同様に、ＰＭＯＳ形成領域Ａ１２において、Ｎウェル領域１２１の表面上にゲート酸化膜１２２及びゲート電極１２３が形成されており、このゲート電極１２３をマスクとしてＮ型不純物イオン１０４を注入し拡散することにより、ＰＭＯＳトランジスタのポケット領域となるＮ型不純物注入領域１２９を形成する。
【０００６】
すなわち、ＮＭＯＳ形成領域Ａ１１及びＰＭＯＳ形成領域Ａ１２それぞれにおいて、各ＭＯＳトランジスタのチャネル領域と同じ導電型の不純物を注入するのがポケット注入工程である。このポケット注入工程によってチャネル長方向の不純物分布が不均一になり、ゲート長が短くなる程、実効的なチャネル不純物濃度が高くなり、その結果、ショートチャネル効果を抑制することができる。
【０００７】
図３７はポケット注入工程後のＣＭＯＳトランジスタ完成状態を示す断面図である。
【０００８】
同図に示すように、ＮＭＯＳ形成領域Ａ１１において、ゲート電極１１３の下方のチャネル領域を挟んでＮ+ソース・ドレイン領域１１４，１１４が形成され、Ｎ+ソース・ドレイン領域１１４，１１４間で対向する先端領域がそれぞれエクステンション部１１４ｅとなる。
【０００９】
そして、エクステンション部１１４ｅの近傍領域において、エクステンション部１１４ｅからチャネル領域の一部にかけて、Ｐ型不純物注入領域１１９がＰ-ポケット領域１１７として残存する。また、ゲート電極１１３の両側面にはサイドウォール１１６，１１６がそれぞれ形成される。
【００１０】
このように、ゲート酸化膜１１２、ゲート電極１１３、Ｎ+ソース・ドレイン領域１１４、サイドウォール１１６及びＰ-ポケット領域１１７によってＮＭＯＳトランジスタＱ１１が形成される。
【００１１】
ＰＭＯＳ形成領域Ａ１２において、ゲート電極１２３の下方のチャネル領域を挟んでＰ+ソース・ドレイン領域１２４，１２４が形成され、Ｐ+ソース・ドレイン領域１２４，１２４間で対向する先端領域がそれぞれエクステンション部１２４ｅとなる。
【００１２】
そして、エクステンション部１２４ｅの近傍領域において、エクステンション部１２４ｅからチャネル領域の一部にかけて、Ｎ型不純物注入領域１２９がＮ-ポケット領域１２７として残存する。また、ゲート電極１２３の両側面にはサイドウォール１２６，１２６がそれぞれ形成される。
【００１３】
このように、ゲート酸化膜１２２、ゲート電極１２３、Ｐ+ソース・ドレイン領域１２４、サイドウォール１２６及びＮ-ポケット領域１２７によってＰＭＯＳトランジスタＱ１２が形成される。
【００１４】
一方、高周波アナログ回路、あるいは高速デジタル回路では、インダクタ（Ｌ）と可変容量（Ｃ）とを用いてＬＣ型のＶＣＯ（Voltage Controled Osillater；電圧制御発振器）を製造する必要がある。
【００１５】
ＭＯＳトランジスタの構造を利用して、絶縁ゲート型容量である可変容量に損失の少ないものを得ようとした場合、基板（ボディー領域）と取り出し電極部との不純物の導電型を同じにしたアキュムレーション(accumulation)型の可変容量を作る必要がある。
【００１６】
図３８はアキュムレーション型の可変容量の構造を示す断面図である。同図に示すように、アキュムレーション型の可変容量を形成するに際し、半導体基板１０１の上層部に設けられた分離絶縁膜１０２よってＰ型可変容量形成領域Ａ１３及びＮ型可変容量形成領域Ａ１４が素子分離される。
【００１７】
Ｐ型可変容量形成領域Ａ１３において、ゲート電極１３３の下方のチャネル領域を挟んでＰ+取り出し電極領域１３４，１３４が形成され、Ｐ+取り出し電極領域１３４，１３４間で対向する先端領域がそれぞれエクステンション部１３４ｅとなる。
【００１８】
そして、エクステンション部１３４ｅの近傍領域において、エクステンション部１３４ｅからチャネル領域の一部にかけて、Ｎ-ポケット領域１３７が形成される。また、ゲート電極１３３の両側面にはサイドウォール１３６，１３６がそれぞれ形成される。
【００１９】
このように、ゲート酸化膜１３２、ゲート電極１３３、Ｐ+取り出し電極領域１３４、サイドウォール１３６、及びＮ-ポケット領域１３７によってＰ型可変容量Ｃ１１が形成される。すなわち、Ｐ型可変容量Ｃ１１はＰ+取り出し電極領域１３４を一方電極、ゲート電極１３３を他方電極、ゲート酸化膜１３２を電極間絶縁膜とした絶縁ゲート型容量となる。
【００２０】
Ｎ型可変容量形成領域Ａ１４において、ゲート電極１４３の下方のチャネル領域を挟んでＮ+取り出し電極領域１４４，１４４が形成され、Ｎ+取り出し電極領域１４４，１４４間で対向する先端領域がそれぞれエクステンション部１４４ｅとなる。
【００２１】
そして、エクステンション部１４４ｅの近傍領域において、エクステンション部１４４ｅからチャネル領域の一部にかけて、Ｐ-ポケット領域１４７が形成される。また、ゲート電極１４３の両側面にはサイドウォール１４６，１４６がそれぞれ形成される。
【００２２】
このように、ゲート酸化膜１４２、ゲート電極１４３、Ｎ+取り出し電極領域１４４、サイドウォール１４６、及びＰ-ポケット領域１４７によってＮ型可変容量Ｃ１２が形成される。すなわち、Ｎ型可変容量Ｃ１２はＮ+取り出し電極領域１４４を一方電極、ゲート電極１４３を他方電極、ゲート酸化膜１４２を電極間絶縁膜とした絶縁ゲート型容量となる。
【００２３】
図３９及び図４０はＮ型可変容量Ｃ１２の容量値変更度合を示す説明図である。ゲート電極１４３に付与するゲート電圧ＶＧが０Ｖより小さい場合、図３９に示すように、空乏層１４８はゲート電極１３３下のＮウェル領域１２１において下方に延びるため、Ｎ型可変容量Ｃ１２の容量値は小さくなる。一方、ゲート電圧ＶＧが０Ｖより大きい場合、図４０に示すように、空乏層１４８はゲート電極１４３下のＮウェル領域１２１において縮んでいるため、Ｎ型可変容量Ｃ１２の容量値は大きくなる。このように、ゲート電極１４３に付与するゲート電圧ＶＧによってＮ型可変容量Ｃ１２の容量値を可変に設定することができる。なお、Ｐ型可変容量Ｃ１１においても同様なゲート電極１３３に付与するゲート電圧によって容量値を変更することができる。
【００２４】
【発明が解決しようとする課題】
しかしながら、ショートチャネル特性を向上させる（ショートチャネル効果を抑制させる）ために、図３６で示したポケット注入工程を実行すると、アキュムレーション型の可変容量では取り出し電極領域とゲート電極直下の半導体基板１０１の領域であるボディー領域において、ボディー領域の導電型と逆の導電型のポケット領域が形成されてしまうため、直列抵抗が高くなるという問題点があった。
【００２５】
図４１は図３８で示した可変容量の等価回路を示す回路図である。同図に示すように、可変容量は容量成分Ｃ１０と抵抗成分Ｒ１０との直列接続により等価的に表される。
【００２６】
一方、可変容量の電気的特性を表す指標にＱ−factor（Ｑ値）がある。Ｑ値は、｛Ｑ：Ｑ値，ω：角周波数，Ｃ：容量成分Ｃ１０の容量値，Ｒ：抵抗成分Ｒ１０の抵抗値｝とすると、以下の(1)式により表される。
【００２７】
【数１】
【００２８】
Ｑ値は高いほど、容量のエネルギー効率が高くなるが、ポケット領域の存在により、抵抗成分Ｒ１０の抵抗値Ｒが高くなっていまい、(1)式に従いＱ値が低下してしまうという問題点があった。
【００２９】
この発明は上記問題点を解決するためになされたもので、絶縁ゲート型トランジスタ及び絶縁ゲート型容量それぞれの電気的特性を共に劣化させない構造の半導体装置及びその製造方法を得ることを目的とする。
【００３０】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含んでおり、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出したトランジスタ用エクステンション部を有し、前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、前記容量用エクステンション部は前記トランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型である。
【００３１】
この発明に係る請求項２記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含んでおり、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出したトランジスタ用エクステンション部を有し、前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、前記容量用エクステンション部は前記トランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型である。
この発明に係る請求項３記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記絶縁ゲート型トランジスタは第１及び第２のトランジスタを含み、前記第１のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第１のトランジスタ用エクステンション部を有し、前記第２のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第２のトランジスタ用エクステンション部を有し、前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、前記容量用エクステンション部は前記第２のトランジスタ用エクステンション部と不純物濃度が同程度で、かつ前記第１のトランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型である。
この発明に係る請求項４記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記絶縁ゲート型トランジスタは第１及び第２のトランジスタを含み、前記第１のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第１のトランジスタ用エクステンション部を有し、前記第２のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第２のトランジスタ用エクステンション部を有し、前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、前記容量用エクステンション部は前記第２のトランジスタ用エクステンション部と不純物濃度が同程度で、かつ前記第１のトランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型である。
この発明に係る請求項５記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記容量用ボディー領域は空孔部を有し、前記トランジスタ用ボディー領域は空孔部を有していない。
この発明に係る請求項６記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記容量用ボディー領域は空孔部を有し、前記トランジスタ用ボディー領域は空孔部を有していない。
【００３２】
また、請求項７の発明は、請求項１ないし請求項６のうち、いずれか１項に記載の半導体装置であって、前記容量用ボディー領域及び前記取り出し電極領域は互いに異なる導電型で形成される。
【００４２】
この発明に係る請求項８記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含んでおり、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域と、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成される取り出し電極領域と、前記取り出し電極領域から前記容量用ボディー領域の一部にかけて形成される、前記取り出し電極領域と逆の導電型の第２の不純物領域とを含み、前記容量用ボディー領域と前記取り出し電極領域と前記トランジスタ用ボディー領域とは同一導電型であり、前記容量用ボディー領域の表面における不純物濃度が前記トランジスタ用ボディー領域の表面における不純物濃度より高い濃度に設定される。
【００４３】
また、請求項９の発明は、請求項８記載の半導体装置であって、前記容量用ボディー領域の表面における不純物濃度は、前記トランジスタ用ボディー領域の表面における不純物濃度より高濃度に設定される。
【００５１】
【発明の実施の形態】
＜実施の形態１＞
図１はこの発明の実施の形態１である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【００５２】
同図に示すように、ＮＭＯＳ形成領域Ａ１、ＰＭＯＳ形成領域Ａ２、Ｎ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４にＮＭＯＳトランジスタＱ１、ＰＭＯＳトランジスタＱ２、Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２がそれぞれ形成される。なお、各形成領域Ａ１〜Ａ４は分離絶縁膜（図示せず）等により素子分離されている。また、各形成領域Ａ１，Ａ２，Ａ３，及びＡ４にはボディー領域となるウェル領域１１，２１，３１，及び４１がそれぞれ形成される。
【００５３】
ＮＭＯＳ形成領域Ａ１において、Ｐウェル領域１１の表面上にゲート酸化膜１２が選択的に形成され、ゲート酸化膜１２上にＮ+型のゲート電極１３が形成される。ゲート電極１３の下方のＰウェル領域１１の表面領域であるチャネル領域を挟んでＮ+ソース・ドレイン領域１４，１４が形成され、Ｎ+ソース・ドレイン領域１４，１４間で対向する突出した先端領域がそれぞれエクステンション部１４ｅとなる。
【００５４】
そして、エクステンション部１４ｅの近傍領域において、エクステンション部１４ｅからチャネル領域の一部にかけてＰ-ポケット領域１７が形成される。また、ゲート電極１３の両側面にはサイドウォール１６，１６がそれぞれ形成される。さらに、Ｎ+ソース・ドレイン領域１４の表面内及びゲート電極１３の上層部にシリサイド領域１４ｓ及びシリサイド領域１３ｓがそれぞれ形成される。
【００５５】
このように、ゲート酸化膜１２、ゲート電極１３、Ｎ+ソース・ドレイン領域１４、サイドウォール１６及びＰ-ポケット領域１７によってＮＭＯＳトランジスタＱ１が形成される。
【００５６】
ＰＭＯＳ形成領域Ａ２において、Ｎウェル領域２１の表面上にゲート酸化膜２２が選択的に形成され、ゲート酸化膜２２上にＰ+型のゲート電極２３が形成される。ゲート電極２３の下方のチャネル領域を挟んでＰ+ソース・ドレイン領域２４，２４が形成され、Ｐ+ソース・ドレイン領域２４，２４間で対向する突出した先端領域がそれぞれエクステンション部２４ｅとなる。
【００５７】
そして、エクステンション部２４ｅの近傍領域に、エクステンション部２４ｅからチャネル領域の一部にかけて-ポケット領域２７が形成される。また、ゲート電極２３の両側面にはサイドウォール２６，２６がそれぞれ形成される。さらに、Ｐ+ソース・ドレイン領域２４の表面内及びゲート電極２３の上層部にシリサイド領域２４ｓ及びシリサイド領域２３ｓがそれぞれ形成される。
【００５８】
このように、ゲート酸化膜２２、ゲート電極２３、Ｐ+ソース・ドレイン領域２４、サイドウォール２６及びＮ-ポケット領域２７によってＰＭＯＳトランジスタＱ２が形成される。
【００５９】
Ｎ型可変容量形成領域Ａ３において、Ｎウェル領域３１の表面上にゲート酸化膜３２が選択的に形成され、ゲート酸化膜３２上にＮ+型のゲート電極３３が形成される。ゲート電極３３の下方のＮウェル領域３１の表面であるボディー表面領域を挟んでＮ+取り出し電極領域３４，３４が形成される。Ｎ+取り出し電極領域３４，３４間で対向する突出した先端領域がそれぞれエクステンション部３４ｅとなる。
【００６０】
また、ゲート電極３３の両側面にはサイドウォール３６，３６がそれぞれ形成される。さらに、Ｎ+取り出し電極領域３４の表面内及びゲート電極３３の上層部にシリサイド領域３４ｓ及びシリサイド領域３３ｓがそれぞれ形成される。
【００６１】
このように、ゲート酸化膜３２、ゲート電極３３、Ｎ+取り出し電極領域３４、及びサイドウォール３６によってＮ型（Ｎ+ゲート／Ｎ-ボディー型）可変容量Ｃ１が形成される。すなわち、Ｎ型可変容量Ｃ１はＮ+取り出し電極領域３４を一方電極、ゲート電極３３を他方電極、ゲート酸化膜３２を電極間絶縁膜とした絶縁ゲート型容量となり、ゲート電極３３に与えるゲート電圧によって、ゲート電極３３下のＮウェル領域３１における空乏層の伸び具合を変化させることにより容量値を可変設定することができる。
【００６２】
Ｐ型可変容量形成領域Ａ４において、Ｐウェル領域４１の表面上にゲート酸化膜４２が選択的形成され、ゲート酸化膜４２上にＰ+型のゲート電極４３が形成される。ゲート電極４３の下方のボディー表面領域を挟んでＰ+取り出し電極領域４４，４４が形成される。Ｐ+取り出し電極領域４４，４４間で対向する突出した先端領域がそれぞれエクステンション部４４ｅとなる。
【００６３】
また、ゲート電極４３の両側面にはサイドウォール４６，４６がそれぞれ形成される。さらに、Ｐ+取り出し電極領域４４の表面内及びゲート電極４３の上層部にシリサイド領域４４ｓ及びシリサイド領域４３ｓがそれぞれ形成される。
【００６４】
このように、ゲート酸化膜４２、ゲート電極４３、Ｐ+取り出し電極領域４４、及びサイドウォール４６によってＰ型（Ｐ+ゲート／Ｐ-ボディー型）可変容量Ｃ２が形成される。すなわち、Ｐ型可変容量Ｃ２は、Ｐ+取り出し電極領域４４を一方電極、ゲート電極４３を他方電極、ゲート酸化膜４２を電極間絶縁膜とした絶縁ゲート型容量となり、ゲート電極４３に与えるゲート電圧によって、ゲート電極４３下のＰウェル領域４１における空乏層の伸び具合を変化させることにより容量値を可変設定することができる。
【００６５】
上述したように、実施の形態１の半導体装置は、ＭＯＳトランジスタにはポケット領域が存在しているため、ショートチャネル効果を抑制したＭＯＳトランジスタを得ることができる。
【００６６】
一方、可変容量にはポケット領域（取り出し電極領域隣接逆導電型領域）が存在しない構造を呈している。すなわち、可変容量の取り出し電極領域の近傍領域において、取り出し電極領域と逆の導電型の領域が全く存在しない構造を呈しているため、直列抵抗が低くＱ値が劣化しない。
【００６７】
このように、実施の形態１の半導体装置として、ショートチャネル効果を抑制したＭＯＳトランジスタと直列抵抗が低くＱ値が劣化しない可変容量とからなる半導体装置を得ることができる。
【００６８】
図２〜図７は実施の形態１の半導体装置の製造方法を示す断面図である。以下、これらの図を参照して実施の形態１の半導体装置の製造処理手順を説明する。
【００６９】
まず、図２に示すように、互いに素子分離されているＮＭＯＳ形成領域Ａ１、ＰＭＯＳ形成領域Ａ２、Ｎ型可変容量形成領域Ａ３、及びＰ型可変容量形成領域Ａ４に既存の方法でボディー領域となるＰウェル領域１１、Ｎウェル領域２１、Ｎウェル領域３１及びＰウェル領域４１を形成した後、Ｐウェル領域１１の表面上にゲート酸化膜１２及びＮ+型のゲート電極１３を選択的に形成し、Ｎウェル領域２１の表面上にゲート酸化膜２２及びＰ+型のゲート電極２３を選択的に形成し、Ｎウェル領域３１の表面上にゲート酸化膜３２及びＮ+型のゲート電極３３を選択的に形成し、Ｐウェル領域４１の表面上にゲート酸化膜４２及びＰ+型のゲート電極４３を選択的に形成する。
【００７０】
そして、図３に示すように、ＮＭＯＳ形成領域Ａ１以外の領域上にレジスト５１を形成した後、ＮＭＯＳ形成領域Ａ１のみに対し、注入エネルギーを変えてＰ型不純物イオン６１、Ｎ型不純物イオン６２をゲート電極１３をマスクとして順次注入し拡散処理を施すことにより、Ｐ-拡散領域１９及びＮ-エクステンション領域１８をそれぞれ形成する。
【００７１】
ここで、Ｎ型不純物イオン６２の注入の具体例として、ヒソイオンを用いて、３〜２０ｋｅＶの注入エネルギー、ドーズ量１×１０14〜１×１０15／ｃｍ2、注入角度０゜でイオン注入を行うことが考えられる。
【００７２】
また、Ｐ型不純物イオン６１の注入の具体例として、ボロンイオンを用いて、１０〜２０ｋｅＶの注入エネルギー、ドーズ量１×１０13〜３×１０13／ｃｍ2、注入角度０〜４５゜でイオン注入を行うことが考えられる。
【００７３】
その後、図４に示すように、レジスト５１の除去後、Ｎ型可変容量形成領域Ａ３以外の領域上にレジスト５２を形成した後、Ｎ型可変容量形成領域Ａ３のみに対し、例えばＮ型不純物イオン６２の注入と同内容でＮ型不純物イオン６３イオンを注入してＮ-エクステンション領域３８を形成する。この際、後述するＮ型不純物イオン６４と同条件でＮ型不純物イオンを注入してＮ-ポケット領域をさらに形成することも考えられる。
【００７４】
次に、図５に示すように、レジスト５２の除去後、ＰＭＯＳ形成領域Ａ２以外の領域上にレジスト５３を形成した後、ＰＭＯＳ形成領域Ａ２のみに対し、注入エネルギーを変えてＮ型不純物イオン６４、Ｐ型不純物イオン６５をゲート電極２３をマスクとして順次注入し拡散処理を施すことにより、Ｎ-拡散領域２９及びＰ-エクステンション領域２８を形成する。
【００７５】
また、Ｐ型不純物イオン６５の注入の具体例として、ＢＦ2イオンを用いて、３〜１０ｋｅＶの注入エネルギー、ドーズ量１×１０14〜１×１０15／ｃｍ2、注入角度０゜でイオン注入を行うことが考えられる。
【００７６】
また、Ｎ型不純物イオン６４の注入の具体例として、ヒソイオンを用いて、５０〜１５０ｋｅＶの注入エネルギー、ドーズ量１×１０13〜３×１０13／ｃｍ2、注入角度０〜４５゜でイオン注入を行うことが考えられる。
【００７７】
その後、図６に示すように、レジスト５３の除去後、Ｐ型可変容量形成領域Ａ４以外の領域上にレジスト５４を形成した後、Ｐ型可変容量形成領域Ａ４のみに対し、例えばＰ型不純物イオン６５の注入と同内容でＰ型不純物イオン６６イオンを注入してＰ-エクステンション領域４８を形成する。この際、Ｐ型不純物イオン６１と同条件でＰ型不純物イオンを注入してＰ-ポケット領域をさらに形成することも考えられる。
【００７８】
そして、図７に示すように、レジスト５４を除去すると、ＭＯＳトランジスタ形成領域Ａ１，Ａ２にのみポケット領域となるＰ-拡散領域１９，Ｎ-拡散領域２９が存在し、可変容量形成領域Ａ３，Ａ４にはポケット領域となる拡散領域が存在しない構造を得ることができる。
【００７９】
以降、既存のＭＯＳトランジスタ及び可変容量の形成方法を用いて、図１で示した構造を得ることができる。なお、図１で示す構造ではサイドウォールを形成後にソース・ドレイン領域（取り出し電極領域）を形成し、さらにセルフアラインシリサイド（サリサイド）プロセスによって、ソース・ドレイン領域（取り出し電極領域）の表面内及びゲート電極の上層部をシリサイド化してシリサイド領域を形成し、低抵抗化図っている。
【００８０】
ここで、ＮＭＯＳトランジスタＱ１のＮ+ソース・ドレイン領域１４形成の具体例として、ヒソイオンを用いて、２０〜７０ｋｅＶの注入エネルギー、ドーズ量１×１０15〜１×１０16／ｃｍ2、注入角度０〜３０゜でイオン注入を行うことが考えられる。
【００８１】
また、ＰＭＯＳトランジスタＱ２のＰ+ソース・ドレイン領域２４形成の具体例として、ＢＦ2を用いて、１０〜３０ｋｅＶの注入エネルギー、ドーズ量１×１０15〜１×１０16／ｃｍ2、注入角度０〜３０゜でイオン注入を行うことが考えられる。
【００８２】
また、シリサイドとしては、例えば、ＣｏＳｉ2、ＴｉＳｉ2、ＮｉＳｉ2等が用いられる。
【００８３】
なお、本実施の形態では、Ｎ型，Ｐ型の可変容量を共に形成したが、どちらか一方の方の可変容量のみを形成しても良い。回路的に使い勝手が良い型の可変容量を形成すればよいが、ボディー部の直列抵抗成分の抵抗値が低く、Ｑ値が高くなるのはＮ型であり、この点においてＮ型は優れている。
【００８４】
＜実施の形態２＞
図８はこの発明の実施の形態２である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【００８５】
同図に示すように、支持基板３上に埋め込み酸化膜４が形成され、埋め込み酸化膜４上のＳＯＩ層５が分離絶縁膜（図示せず）等によりＮＭＯＳ形成領域Ａ１、ＰＭＯＳ形成領域Ａ２、Ｎ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４に素子分離される。
【００８６】
そして、実施の形態１と同様な構造のＮＭＯＳトランジスタＱ１、ＰＭＯＳトランジスタＱ２、Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２がそれぞれＮＭＯＳ形成領域Ａ１、ＰＭＯＳ形成領域Ａ２、Ｎ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４にそれぞれ形成される。
【００８７】
このように、実施の形態２の半導体装置は、ＳＯＩ基板（支持基板３，埋め込み酸化膜４，ＳＯＩ層５）上に実施の形態１と同様なＭＯＳトランジスタＱ１，Ｑ２及び可変容量Ｃ１，Ｃ１を形成している。したがって、バルク基板がＳＯＩ基板に置き換わる点を除き、構造及び製造方法は実施の形態１と同様である。
【００８８】
図９は実施の形態２のＮ型可変容量の高周波電流による影響を示す説明図である。同図に示すように、Ｎ型可変容量Ｃ１において流れる高周波電流パスＣＰ１は主にゲート酸化膜３２近傍の領域におけるＮ+取り出し電極領域３４，ゲート電極３３間を流れるたため、可変容量特性は大きく劣化しない。
【００８９】
図１０はＳＯＩ基板に作り込まれたポケット領域を有するＮ型可変容量の高周波電流による影響を示す説明図である。同図に示すように、ＳＯＩ層５の膜厚がバルク基板に比べて薄い分、Ｎ型可変容量Ｃ１Ｐにおいて流れる高周波電流パスＣＰ２の一部（点線で示す部分）が無効化され、直列抵抗が高くなるため、劣化の度合は大きい。
【００９０】
このように、Ｐ-ポケット領域３７が存在すると、高周波電流パスＣＰ２の悪影響が強くなる。したがって、ＳＯＩ構造において、可変容量にポケット領域を設けない実施の形態２の構造は非常に有効である。
【００９１】
＜実施の形態３＞
図１１はこの発明の実施の形態３である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【００９２】
同図に示すように、アキュムレーション型の可変容量Ｃ１，Ｃ２に代えてインバージョン型の可変容量Ｃ３，Ｃ４を設けている。具体的には図１で示した実施の形態１の構造に比べて、Ｎウェル領域３１に代えてＰウェル領域３０、Ｐウェル領域４１に代えてＮウェル領域４０が設けられている点が異なる。
【００９３】
すなわち、Ｎ型（Ｎ+ゲート／Ｐ-ボディー／Ｎ+Ｓ／Ｄ型）可変容量Ｃ３及びＰ型（Ｐ+ゲート／Ｎ-ボディー／Ｐ+Ｓ／Ｄ型）可変容量Ｃ４はＮＭＯＳトランジスタ及びＰＭＯＳトランジスタと等価な構造を呈し、ＮＭＯＳトランジスタＱ１及びＰＭＯＳトランジスタＱ２と比較して、Ｐ-ポケット領域１７及び２７に相当するポケット領域を有していない点のみ異なっている。
【００９４】
インバージョン型構造の可変容量では、ポケット領域を設けてもポケット領域とボディー領域（Ｐウェル領域３０，Ｎウェル領域４０）との導電型が同一になるため、アキュムレーション型の可変容量のように、ボディー領域の直列抵抗成分の抵抗値が増えることはない。
【００９５】
しかし、ポケット領域を形成すると、チャネル長方向での不純物濃度分布が不均一となるため、ＭＯＳトランジスタとして見た場合に閾値電圧にチャネル方向に分布が生じてしまい、ゲート電圧に基づく可変容量の容量値の見積もりが困難であるという問題が生じる。
【００９６】
したがって、インバージョン型の可変容量にポケット領域を設けないという実施の形態３の構造は、可変容量の容量値の見積り精度の向上という効果を奏する。
【００９７】
＜実施の形態４＞
実施の形態４は実施の形態１の構造を得るための実施の形態１とは別の半導体装置の製造方法である。実施の形態１の製造方法では、ＭＯＳトランジスタと可変容量とのエクステンション領域の形成工程をそれぞれ独立して行ったが、複数のエクステンション領域を同条件で同時に行うようにしたのが実施の形態４である。
【００９８】
図１２〜図１５は実施の形態４の半導体装置の製造方法を示す断面図である。以下、これらの図を参照して実施の形態４の半導体装置の製造処理手順を説明する。
【００９９】
まず、実施の形態１と同様にして図２で示す構造を得た後、図１２に示すように、ＮＭＯＳ形成領域Ａ１及びＮ型可変容量形成領域Ａ３以外の領域上にレジスト５５を形成した後、ＮＭＯＳ形成領域Ａ１及びＮ型可変容量形成領域Ａ３のみに対し、ゲート電極１３及びゲート電極３３をマスクとしてＮ型不純物イオン６７を注入することにより、Ｎ-エクステンション領域１８及びＮ-エクステンション領域３８を同時に得る。なお、Ｎ型不純物イオン６７を注入角度“０”で行う。
【０１００】
その後、図１３に示すように、ＮＭＯＳ形成領域Ａ１以外の領域上にレジスト５６を形成した後、ＮＭＯＳ形成領域Ａ１のみに対し、Ｐ型不純物イオン６８をゲート電極１３をマスクして注入し拡散処理を施すことにより、Ｐ-拡散領域１９を形成する。なお、Ｐ型不純物イオン６８はＮ型不純物イオン６７より高い注入エネルギーで斜め注入される。
【０１０１】
そして、図１４に示すように、ＰＭＯＳ形成領域Ａ２及びＰ型可変容量形成領域Ａ４以外の領域上にレジスト５７を形成した後、ＰＭＯＳ形成領域Ａ２及びＰ型可変容量形成領域Ａ４のみに対し、ゲート電極２３及びゲート電極４３をマスクとしてＰ型不純物イオン６９を注入することにより、Ｐ-エクステンション領域２８及びＰ-エクステンション領域４８を同時に得る。なお、Ｐ型不純物イオン６９を注入角度“０”で行う。
【０１０２】
その後、図１５に示すように、ＰＭＯＳ形成領域Ａ２以外の領域上にレジスト５６を形成した後、ＰＭＯＳ形成領域Ａ２のみに対し、Ｎ型不純物イオン７０をゲート電極２３をマスクして注入し拡散処理を施すことにより、Ｎ-拡散領域２９を形成する。なお、Ｎ型不純物イオン７０はＰ型不純物イオン６９より高い注入エネルギーで斜め注入される。
【０１０３】
以降、既存のＭＯＳトランジスタ及び可変容量の形成方法を用いて、図１で示した構造を得ることができる。
【０１０４】
このように、実施の形態４の半導体装置の製造方法では、エクステンション領域を同一導電型のＭＯＳトランジスタ及び可変容量間で同時に形成するため、実施の形態１の半導体装置の製造方法に比べて、イオン注入工程数を２工程低減することができる。
【０１０５】
＜実施の形態５＞
図１６はこの発明の実施の形態５である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【０１０６】
同図に示すように、エクステンション領域を有する可変容量Ｃ１，Ｃ２に代えてエクステンション領域を有しない可変容量Ｃ５，Ｃ６を設けている。具体的には図１で示した実施の形態１の構造に比べて、エクステンション部３４ｅを有するＮ+取り出し電極領域３４が、エクステンション部を有さないＮ+取り出し電極領域３５の置き換わり、エクステンション部４４ｅを有するＰ+取り出し電極領域４４が、エクステンション部を有さないＰ+取り出し電極領域４５の置き換わっている。なお、他の構成は図１で示した実施の形態１と同様である。
【０１０７】
実施の形態５の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法において、図４及び図６で示すＮ-エクステンション領域３８及びＰ-エクステンション領域４８の製造工程がそれぞれ省略される点が実施の形態１と異なる。
【０１０８】
このように、実施の形態５の半導体装置の製造方法では、可変容量のエクステンション領域の形成工程を省略する分、実施の形態１の半導体装置の製造方法に比べて、レジスト形成及びイオン注入工程数を２工程低減することができる。
【０１０９】
実施の形態５の半導体装置は、可変容量はエクステンション部を設けることによる効果を発揮できないものの、ポケット領域を設けない効果は実施の形態１〜実施の形態４と同様に享受することができる。
【０１１０】
＜実施の形態６＞
図１７はこの発明の実施の形態６である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【０１１１】
同図に示すように、可変容量Ｃ１，Ｃ２に代えて、可変容量Ｃ１，Ｃ２よりも高濃度なエクステンション領域を有する可変容量Ｃ７，Ｃ８を設けている。
【０１１２】
具体的には実施の形態１の構造に比べて、図４及び図６で示すＮ-エクステンション領域３８及びＰ-エクステンション領域４８の形成する際、その不純物濃度をＭＯＳトランジスタのＮ-エクステンション領域１８及びＰ-エクステンション領域２８よりも２〜１００倍程度高くなるように形成している。
【０１１３】
図１７では、ＭＯＳトランジスタＱ１，Ｑ２と可変容量Ｃ７，Ｃ８のゲート長は同一程度に示しているが、実際には可変容量のゲート長の方がＭＯＳトランジスタのゲート長よりも長く設定されることが多い。
【０１１４】
したがって、可変容量はＭＯＳトランジスタに比べてショートチャネル効果の影響が小さいため、エクステンション領域の不純物濃度を高くすることにより弊害が小さい。逆に、エクステンション領域の不純物濃度を高くすることにより、可変容量の直列抵抗成分を下げることができる利点の方が大きい。
【０１１５】
なお、本実施の形態では、エクステンション領域の形成を高濃度に形成する例を示したが、不純物イオンの注入エネルギーをＭＯＳトランジスタの１．２〜３０倍程度高くしてエクステンション領域を１．２〜３０倍程度深くしても同様な効果を奏する。
【０１１６】
＜実施の形態７＞
一般に、デバイスがスケーリングされると電源電圧もスケーリングされて低電圧化されるため、高い電圧で動作する他のチップ（デバイス）とのインタフェースを設ける必要が生じてくる。
【０１１７】
このとき、デバイス内部ではスケーリングされた高性能なＭＯＳトランジスタ（以下、「高性能トランジスタ」と略記する。）に加えて、例えば、３．３Ｖあるいは５．０Ｖ対応の高電圧用のＭＯＳトランジスタ（以下、「高電圧用トランジスタ」と略記する。）を作り込む必要がある。
【０１１８】
高電圧用トランジスタは高性能トランジスタと比較した場合、ゲート長が長く、ゲート酸化膜の膜厚が厚い、さらに、エクステンション領域を異なる条件で形成し、また、ポケット領域は形成しない場合が多い。エクステンション領域を異なる条件で形成するのは、高い電圧でもパンチスルー等のＳ／Ｄブレークダウン現象は生じることないようにホットキャリア耐性を高めるためであり、ポケット領域を形成する必要がないのはゲート長が長いためである。
【０１１９】
図１８はこの発明の実施の形態７である、ＭＯＳトランジスタ及び可変容量を有する半導体装置のレイアウト構成を示す説明図である。同図に示すように、実施の形態７の高性能トランジスタ形成領域Ｅ１、高電圧トランジスタ形成領域Ｅ２、及び可変容量形成領域Ｅ３から構成され、各形成領域Ｅ１〜Ｅ３に高性能トランジスタ、高電圧用トランジスタ、及び可変容量が構成される。
【０１２０】
図１９は実施の形態７の半導体装置における高電圧トランジスタ形成領域Ｅ２及び可変容量形成領域Ｅ３の構造を示す断面図である。
【０１２１】
高電圧トランジスタ形成領域Ｅ２のＮＭＯＳ形成領域Ａ５において、ボディー領域であるＰウェル領域７１の表面上にゲート酸化膜７２が選択的に形成され、ゲート酸化膜７２上にＮ+型のゲート電極７３が形成される。ゲート電極７３の下方のチャネル領域を挟んでＮ+ソース・ドレイン領域７４，７４が形成され、Ｎ+ソース・ドレイン領域７４，７４間で対向する先端領域がそれぞれエクステンション部７４ｅとなる。
【０１２２】
また、ゲート電極７３の両側面にはサイドウォール７６，７６がそれぞれ形成される。さらに、Ｎ+ソース・ドレイン領域７４の表面内及びゲート電極７３の上層部にシリサイド領域７４ｓ及びシリサイド領域１３ｓがそれぞれ形成される。
【０１２３】
このように、ゲート酸化膜７２、ゲート電極７３、Ｎ+ソース・ドレイン領域７４、及びサイドウォール７６によって高電圧用ＮＭＯＳトランジスタＱ３が形成される。
【０１２４】
高電圧トランジスタ形成領域Ｅ２のＰＭＯＳ形成領域Ａ６において、Ｎウェル領域８１の表面上にゲート酸化膜８２が選択的に形成され、ゲート酸化膜８２上にＰ+型のゲート電極８３が形成される。ゲート電極８３の下方のチャネル領域を挟んでＰ+ソース・ドレイン領域８４，８４が形成され、Ｐ+ソース・ドレイン領域８４，８４間で対向する先端領域がそれぞれエクステンション部８４ｅとなる。
【０１２５】
また、ゲート電極８３の両側面にはサイドウォール８６，８６がそれぞれ形成される。さらに、Ｐ+ソース・ドレイン領域８４の表面内及びゲート電極８３の上層部にシリサイド領域８４ｓ及びシリサイド領域８３ｓがそれぞれ形成される。
【０１２６】
このように、ゲート酸化膜８２、ゲート電極８３、Ｐ+ソース・ドレイン領域８４、及びサイドウォール８６によって高電圧用ＰＭＯＳトランジスタＱ４が形成される。
【０１２７】
なお、図１９では図示していないが、高性能トランジスタ形成領域Ｅ１に形成される高性能トランジスタは、例えば図１で示した実施の形態１のＮＭＯＳトランジスタＱ１，ＰＭＯＳトランジスタＱ２と同様な構造で形成される。
【０１２８】
高電圧用ＮＭＯＳトランジスタＱ３及び高電圧用ＰＭＯＳトランジスタＱ４は、高性能用のＮＭＯＳトランジスタＱ１及びＰＭＯＳトランジスタＱ２に比べて、ゲート長が長く、ゲート酸化膜の膜厚が厚く、エクステンション領域を異なる条件で設定し、ポケット領域が形成されていない点が異なる。
【０１２９】
一方、可変容量形成領域Ｅ３のＮ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４にはＮ型可変容量Ｃ１及びＰ型可変容量Ｃ２がそれぞれ形成される。
【０１３０】
Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２は、基本的な構造は、図１で示した実施の形態１のＮ型可変容量Ｃ１及びＰ型可変容量Ｃ２と同様である。
【０１３１】
ただし、Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２は高電圧用ＮＭＯＳトランジスタＱ３及び高電圧用ＰＭＯＳトランジスタＱ４と比較して、エクステンション領域は同条件（少なくとも不純物濃度が同程度の条件）で、ＮＭＯＳトランジスタＱ１及びＰＭＯＳトランジスタＱ２のエクステンション領域より不純物濃度が濃くなるように形成され、ゲート長は同一に形成される。また、Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２はＮＭＯＳトランジスタＱ１及びＰＭＯＳトランジスタＱ２と比較して、ゲート酸化膜の膜厚が同一に形成される。
【０１３２】
このような構造の実施の形態７の半導体装置は、高電圧用ＮＭＯＳトランジスタＱ３及びＮ型可変容量Ｃ１のエクステンション領域を同一工程で形成でき、高電圧用ＰＭＯＳトランジスタＱ４及びＰ型可変容量Ｃ２のエクステンション領域を同一工程で形成できるため、製造工程数を必要最小限に抑えてながら、直列抵抗成分を下げた可変容量を有する半導体装置を得ることができる。
【０１３３】
また、高電圧用トランジスタのエクステンション領域の不純物濃度をＬＤＤ領域として高性能トランジスタのエクステンション領域と同程度に形成する場合もある。この場合、注入エネルギーを高くして、エクステンション領域を深く形成する。
【０１３４】
したがって、可変容量のエクステンション領域を高電圧用トランジスタのエクステンション領域と同条件で比較的深く形成することにより、実施の形態６の半導体装置と同様な効果を得ることができる。
【０１３５】
＜実施の形態８＞
各々のチャネル領域が異なる不純物濃度に設定されたＭＯＳトランジスタ及び可変容量を有する構造の半導体装置が実施の形態８である。実施の形態８の半導体装置は、ＭＯＳトランジスタ及び可変容量それぞれのチャネル領域の不純物濃度を異なる濃度に設定することにより、閾値電圧の個別設定等、装置の設計自由度の向上を図ることができる。
【０１３６】
図２０はこの発明の実施の形態８である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。同図において、ＰＭＯＳ形成領域Ａ２に形成されるＰＭＯＳトランジスタＱ２は、図１で示した実施の形態１のＰＭＯＳトランジスタＱ２と同様である。
【０１３７】
一方、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ９は、エクステンション部３４ｅの近傍にＰ-ポケット領域３７を有し、Ｎ+取り出し電極領域３４，３４間のＮウェル領域３１が高濃度チャネル領域３１ｃとなっている。なお、他の構成は、図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１３８】
Ｎ型可変容量Ｃ９はＮウェル領域３１の他の領域よりＮ型の不純物濃度が高い高濃度チャネル領域３１ｃを有しており、この高濃度チャネル領域３１ｃがＰ-ポケット領域３７を打ち消して直列抵抗成分の低下を十分に補うことができるため、可変容量のＱ値を十分に高めることができる。
【０１３９】
このように、図２０で示した構造は、ＰＭＯＳトランジスタＱ２とＮ型可変容量Ｃ９との間でチャネル濃度を変える際、Ｎ型可変容量Ｃ９に高濃度チャネル領域３１ｃを設けることより可変容量のＱ値を高めている。すなわち、図２０で示した構造は、ＭＯＳトランジスタ及び可変容量それぞれのチャネル領域の不純物濃度を異なる濃度に設定して設計自由度の向上を図ったより望ましい例である。
【０１４０】
なお、高濃度チャネル領域３１ｃはＮウェル領域３１の形成後、さらにＮ型の不純物をＮウェル領域３１の上層部に注入することにより得る。すなわち、高濃度チャネル領域３１ｃの形成工程を別途必要とする。
【０１４１】
なお、図２０ではＰＭＯＳトランジスタ及びＮ型可変容量のみを示したが、ＮＭＯＳトランジスタとＰ型可変容量との間にも同様な構造で形成することは勿論、可能である。
【０１４２】
＜実施の形態９＞
図２１はこの発明の実施の形態９である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の製造方法の一部を示す断面図である。
【０１４３】
実施の形態９の半導体装置の製造方法では、ＭＯＳトランジスタ及び可変容量の双方にポケット領域を形成する。
【０１４４】
既存の方法に基づく形成工程を経て、１回目の不純物注入及び拡散処理によってＭＯＳトランジスタ側にソース・ドレイン領域、可変容量側に取り出し電極領域３４を形成した状態を前提としている。
【０１４５】
１回目の不純物注入及び拡散処理としては、Ｎ型不純物注入後に熱処理（例えば、９００〜１１００℃、Ｎ2雰囲気で１０〜１２０"（秒）のＲＴＡ(Rapid Thermal Anneal)）が考えられる。上記熱処理としては、Ｎ型不純物の注入により形成された結晶欠陥は回復している。
【０１４６】
以降の処理が実施の形態９の製造方法の固有の方法であり、実施の形態９では、さらに、ＭＯＳトランジスタに対しては行わず、可変容量に対してのみ、図２１に示すように、２回目の不純物注入及び拡散処理を行っている。図２１の例では２回目の不純物注入として、Ｎ型不純物イオン９１をゲート電極３３をマスクとして注入し、熱処理を行うことにより、Ｎ+取り出し電極領域３４ｈを形成し、Ｎ型可変容量Ｃ１５を最終的に得ている。
【０１４７】
２回目の不純物注入及び拡散処理としては、Ｎ型不純物注入後に比較的低温な５００〜８００℃で、１０〜１２０分程度のアニール処理が考えられる。
【０１４８】
可変容量に対してのみ２回目の不純物注入及び拡散処理を行い、拡散処理時の熱処理が上述したように比較的低温で行われるため、可変容量のウェル領域に２回目の不純物イオン注入による結晶欠陥が導入され、欠陥部分と不純物とが互いにカップリングして大きく拡散する現象であるＴＥＤ(Transient Enhanced Diffusion)が生じる。
【０１４９】
このＴＥＤ現象によって、Ｎ型可変容量Ｃ１５に形成されたＰ-ポケット領域３７とＮ+取り出し電極領域３４ｈの不純物が再度拡散する。その結果、Ｐ-ポケット領域３７の存在が直列抵抗の低下を招く程の影響力を持たなくなり、Ｑ値の優れたＮ型可変容量Ｃ１５を得ることができる。
【０１５０】
なお、図２１ではＮ型可変容量Ｃ１５を示したが同様にＰ型可変容量についても適用できることは勿論である。
【０１５１】
＜実施の形態１０＞
図２２〜図２６はこの発明の実施の形態１０である、ＭＯＳトランジスタ及び可変容量を有する半導体装置におけるＮ型可変容量の製造方法を示す断面図である。以下、これらの図を参照して実施の形態１０のＮ型可変容量の製造処理手順を説明する。
【０１５２】
まず、図２２に示すように、Ｎウェル領域３１の表面上に選択的にゲート酸化膜３２、ゲート電極３３及びマスク用酸化膜５９からなる積層構造を得、この積層構造をマスクとして、Ｎ型及びＰ型の不純物を導入してＮ-エクステンション領域３８及びＰ-拡散領域３９をそれぞれ形成する。なお、ゲート電極３３の形成材料としてはポリシリコンを用いる。
【０１５３】
次に、図２３に示すように、ゲート電極３３に対して、等方性のポリシリコンエッチング処理を施して、ゲート電極３３のゲート長方向における周辺領域を一部除去し、ゲート長が短くなったゲート電極３３ｎを得る。
【０１５４】
その後、図２４に示すように、酸化膜に対するウェットエッチングをマスク用酸化膜５９及びゲート酸化膜３２に対して施し、マスク用酸化膜５９及びゲート酸化膜３２を縮小したマスク用酸化膜５９ｎ及びゲート酸化膜３２ｎを得る。
【０１５５】
そして、図２５に示すように、ゲート電極３３ｎの側面にサイドウォール３６を形成する。
【０１５６】
次に、図２６に示すように、ゲート電極３３ｎ及びサイドウォール３６をマスクとしてＮ型不純物イオン７５を注入して拡散することにより、Ｎ+取り出し電極領域３４ｄを得る。Ｎ+取り出し電極領域３４ｄはＰ-拡散領域３９の全てを含む領域に形成され、Ｎ型の不純物濃度がＰ-拡散領域３９のＰ型の不純物濃度よりも高いため、Ｐ-拡散領域３９の影響を完全に打ち消すことができる。すなわち、完成後の可変容量にはポケット領域は存在しなくなる。
【０１５７】
このように、実施の形態１０ではゲート電極のゲート長を短くした後にサイドウォールを形成して取り出し電極領域を形成することにより、完成した装置上においてポケット領域が存在しない構造にすることができるため、ポケット領域形成工程が含まれていてもＱ値の優れたＮ型可変容量を得ることができる。
【０１５８】
なお、実施の形態１０ではＮ型可変容量の製造方法を示したが同様にＰ型可変容量についても製造することができることは勿論である。
【０１５９】
＜実施の形態１１＞
図２７はこの発明の実施の形態１１である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。同図において、ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１は、図１で示した実施の形態１のＮＭＯＳトランジスタＱ１と同様である。
【０１６０】
一方、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ１ｗは、ゲート酸化膜３２ｗの膜厚をゲート酸化膜１２の膜厚より厚くした点が異なっている。なお、他の構成は、図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１６１】
ＬＣ型のＶＣＯの発振周波数ｆは以下の(2)式で決定するため、高い周波数で発振する発振器を作るには可変容量の容量成分を小さくする方が望ましい。
【０１６２】
【数２】
【０１６３】
しかしながら、小さなパターンで可変容量を製造すると、直列の寄生抵抗が大きくなるという問題がある。
【０１６４】
そこで、図２７に示すように、ゲート酸化膜３２ｗの膜厚を、ゲート酸化膜１２の膜厚より厚く形成することにより、パターンサイズを変えることなく、すなわち、寄生抵抗成分を大きくことなく、可変容量の容量成分を小さくすることができる。さらに、前述した(1)式より、容量成分を小さくすることによりＱ値の向上も図ることができる。
【０１６５】
また、実施の形態７の半導体装置のように、高性能トランジスタに加え高電圧用トランジスタを有する場合、ゲート酸化膜の膜厚が高性能トランジスタより厚い高電圧用トランジスタのゲート酸化膜形成時にゲート酸化膜３２ｗを形成することにより、製造工程数を増やすことなく、膜厚が高性能トランジスタより薄いゲート酸化膜３２ｗを得ることができる。
【０１６６】
なお、図２７ではＮＭＯＳトランジスタ及びＮ型可変容量のみを示したが、ＰＭＯＳトランジスタとＰ型可変容量との間にも同様な構造で形成することは勿論、可能である。
【０１６７】
＜実施の形態１２＞
（第１の態様）
図２８はこの発明の実施の形態１２である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の第１の態様の構造を示す断面図である。同図において、ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１は、図１で示した実施の形態１のＮＭＯＳトランジスタＱ１と同様である。
【０１６８】
一方、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ１Ｌは、ゲート酸化膜３２Ｌの材質をゲート酸化膜１２の材質より誘電率より低くものを用いて形成した点が異なっている。なお、他の構成は、図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１６９】
なお、ゲート酸化膜３２Ｌを得るには、例えば、Ｎ型可変容量Ｃ１Ｌのゲート酸化膜３２に対してのみＦ（フッ素）を注入する等の方法が考えられる。
【０１７０】
このように、実施の形態１２の第１の態様では、寄生抵抗成分を大きくことなく、可変容量の容量成分を小さくすることができるため、実施の形態１１と同様の効果を奏する。
【０１７１】
なお、図２８ではＮＭＯＳトランジスタ及びＮ型可変容量のみを示したが、ＰＭＯＳトランジスタとＰ型可変容量との間にも同様な構造で形成することは勿論、可能である。
【０１７２】
（第２の態様）
図２９はこの発明の実施の形態１２である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の第２の態様の構造を示す断面図である。同図において、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ１ｗは、ゲート酸化膜３２ｗの膜厚をゲート酸化膜１２の膜厚より厚くした点が異なっている。なお、他の構成は図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１７３】
ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１は、シリコン酸化膜よりも高い誘電率を有するHigh-ｋ材料を用いてゲート絶縁膜１２Ｈを形成した点、ゲート絶縁膜１２Ｈをゲート酸化膜３２ｗと同程度の膜厚で形成した点が異なっている。なお、他の構成は、図１で示した実施の形態１のＮＭＯＳトランジスタＱ１と同様である。
【０１７４】
なお、High-ｋ材料としては、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、Ａｌ2Ｏ3、ＨｆＯ2、ＺｒＯ2等が考えられる。
【０１７５】
このように、実施の形態１２の第１の態様では、寄生抵抗成分を大きくことなく、可変容量の容量成分を小さくすることができるため、実施の形態１１と同様の効果を奏する。
【０１７６】
ゲート絶縁膜１２Ｈの膜厚をゲート酸化膜３２ｗと同程度であるため、ゲート絶縁膜１２Ｈ及びゲート酸化膜３２ｗを同一工程で製造することにより、製造工程数を増やすことなく、膜厚が高性能トランジスタより薄いゲート酸化膜３２ｗを得ることができる。この際、ゲート絶縁膜１２ＨをHigh-ｋ材料で形成することにより、ＮＭＯＳトランジスタＱ１Ｈの電気的特性に悪影響は生じない。
【０１７７】
なお、図２９ではＮＭＯＳトランジスタ及びＮ型可変容量のみを示したが、ＰＭＯＳトランジスタとＰ型可変容量との間にも同様な構造で形成することは勿論、可能である。
【０１７８】
＜実施の形態１３＞
図３０はこの発明の実施の形態１３である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。同図において、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ１ｐは、Ｎウェル領域３１の上層部にポーラスシリコン層８が形成された点が異なっている。なお、他の構成は、図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１７９】
ポーラスシリコン層８を設けることにより、シリコンの実効的な誘電率が下がるため、Ｎ型可変容量Ｃ１ｐの容量成分を小さくすることができる。ただし、空孔が連続的に形成され、Ｎウェル領域３１の上層部における空孔の占める割合（空孔率）が高くなりすぎるとＮウェル領域３１の抵抗が上昇してしまうため、空孔率は５０％以下に抑える方が望ましい。
【０１８０】
このように、実施の形態１３は、寄生抵抗成分をさほど大きくことなく、可変容量の容量成分を小さくすることができるため、実施の形態１１と同様の効果を奏する。
【０１８１】
なお、図３０ではＮ型可変容量のみを示したが、Ｐ型可変容量も同様な構造で形成することは勿論、可能である。
【０１８２】
（ポーラスシリコン層の形成）
図３１〜図３５は、例えば、特開2000−307112公報に開示された、ポーラスシリコン層の形成方法を示す断面図である。以下、これらの図を参照して、ポーラスシリコン層の形成処理手順を説明する。
【０１８３】
まず、図３１に示すように、陽極化成により、Ｎ型のシリコン基板６の上面内にポーラスシリコン層７を形成する。具体的には、シリコン基板６を化成層１５１内でＨＦ溶液１５２中に浸し、上部の白金電極１５３を陰極、下部の白金電極１５４を陽極として、シリコン基板６に電流を流す。条件は、化成時間３０秒、化成電流密度１０ｍＡ／ｃｍ2とする。これにより、図３２に示すように、シリコン基板６の上面が多孔質化され、シリコン基板６の上面内に、０．２μｍ程度の膜厚を有するポーラスシリコン層７が形成される。
【０１８４】
図３３は、ポーラスシリコン層７の形状を具体的に示す断面図である。ポーラスシリコン層７は図３３のようには入り組んだ形状となるが（より具体的には、実際には後述する文献２のpp470、Fig.4、あるいは文献３のpp379、Fig.2を参照されたい）、本明細書においては、図３２に示したようにポーラスシリコン層７の形状を簡略化して記載する。なお、ポーラスシリコン層７の膜厚は化成時間及び化成電流密度によって制御することができ、また、ポーラスシリコン層７の空孔率（シリコン部７ａと空孔部７ｂとの比に相当する密度）はＨＦ溶液１５２の濃度によって制御することができる（ＳＯＩ構造形成技術、pp181-185、古川静二郎著、1987年、産業図書：（文献１）参照）。
【０１８５】
次に、熱処理に対するポーラスシリコン層７の多孔質構造の安定性を確保するために、温度４００℃程度の低温で予備酸化を行う。次に、後の工程で形成されるエピタキシャル層９の結晶欠陥量を削減するために、水素雰囲気中で数秒間、温度１０００℃以上の熱処理を行う。すると、ポーラスシリコン層７の表面エネルギーの極小化によって表面原子の移動度が劇的に高められ、表面の自然酸化に起因してポーラスシリコン層７の上面内に生じていた表面孔（図示しない）が還元除去される。その結果、図３４に示すように、ポーラスシリコン層７の上面が十分に平滑化されたポーラスシリコン層８が形成される。
【０１８６】
ここで、ポーラスシリコン層８の上面は、シリコン基板６の単結晶構造を維持しており、シリコン基板６と同様の結晶方位を有している。そこで、図３５に示すように、エピタキシャル成長法によって、ポーラスシリコン層８の上面上に、１００ｎｍ程度の膜厚を有するエピタキシャル層９を形成する。なお、ポーラスシリコン層上へのシリコンのエピタキシャル成長については、「シリコンの科学、pp467-475、大見忠弘他監修、REALIZE INC.」（文献２）、 「IEICE TRANS. ELECTRON., VOL.E80-C, NO.3, MARCH 1997, K.SAKAGUCHI et al, pp378-387」（文献３）、「Extended Abstracts of the 1998 International Conference on Solid State Devices and Materials, Hiroshima, 1998, pp302-303」（文献４）を参照されたい。
【０１８７】
なお、実施の形態１３ではＮ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４に対して選択的にポーラスシリコン層８を形成している。このように、部分的にポーラスシリコン化する場合は、図３１で示す陽極化成時にＮＭＯＳ形成領域Ａ１及びＰＭＯＳ形成領域Ａ２の表面をレジストマスクで覆い、ポーラスシリコン層７が形成されないようにすることにより実現する。
【０１８８】
【発明の効果】
以上説明したように、この発明における請求項１、請求項３及び請求項５記載の半導体装置の絶縁ゲート型トランジスタは第１の不純物領域を有することにより、ショートチャネル効果を抑制することができる。
【０１８９】
一方、絶縁ゲート型容量は、容量用ボディー領域側における取り出し電極領域の近傍領域において、取り出し電極と容量用ボディー領域は同一導電型で容量用ゲート電極の下で接するため、電気的特性の劣化が生じることはない。
【０１９０】
その結果、絶縁ゲート型トランジスタ及び絶縁ゲート型容量のそれぞれ電気的特性を共に劣化させない構造の半導体装置を得ることができる。
【０１９１】
請求項２、請求項４及び請求項６記載の半導体装置は、容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であるため、直列抵抗成分が劣化しない構造の絶縁ゲート型容量を得ることができる。
【０１９５】
さらに、請求項１及び請求項２記載の半導体装置において、容量用エクステンション部はトランジスタ用エクステンション部より不純物濃度が高濃度に設定されるため、絶縁ゲート型容量の直列抵抗成分の低減化を図ることができる。
【０１９７】
さらに、請求項３及び請求項４記載の半導体装置において、容量用エクステンション部は第１のトランジスタ用エクステンション部より不純物濃度が高濃度に設定されるため、絶縁ゲート型容量の直列抵抗成分の低減化を図ることができる。
【０１９８】
加えて、容量用エクステンション部は第２のトランジスタ用エクステンション部と不純物濃度が同程度に設定されるため、容量用エクステンション部及び第２のトランジスタ用エクステンション部を同時に形成できる分、製造工程数の低減化を図ることができる。
【０２０２】
さらに、請求項５及び請求項６記載の半導体装置の容量用ボディー領域は空孔部を有するため、その分、小さい容量値を得ることができる。
請求項７記載の半導体装置は、取り出し電極領域と逆の導電型の領域を有していないため、容量値の見積もり精度が劣化しない構造の絶縁ゲート型容量を得ることができる。
【０２０３】
この発明における請求項８記載の半導体装置において、容量用ボディー領域の表面における不純物濃度とトランジスタ用ボディー領域の表面における不純物濃度とは異なる濃度に設定されるため、装置の設計自由度の向上を図ることができる。
【０２０４】
請求項９記載の半導体装置において、容量用ボディー領域の表面における不純物濃度は、トランジスタ用ボディー領域の表面における不純物濃度より高濃度に設定されるため、第２の不純物領域による抵抗成分の劣化を補うことができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【図２】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図３】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図４】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図５】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図６】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図７】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図８】 この発明の実施の形態２である半導体装置の構造を示す断面図である。
【図９】 実施の形態２のＮ型可変容量の高周波電流による影響を示す説明図である。
【図１０】 ＳＯＩ基板に作り込まれたポケット領域を有するＮ型可変容量の高周波電流による影響を示す説明図である。
【図１１】 この発明の実施の形態３である半導体装置の構造を示す断面図である。
【図１２】 実施の形態４の半導体装置の製造方法を示す断面図である。
【図１３】 実施の形態４の半導体装置の製造方法を示す断面図である。
【図１４】 実施の形態４の半導体装置の製造方法を示す断面図である。
【図１５】 実施の形態４の半導体装置の製造方法を示す断面図である。
【図１６】 この発明の実施の形態５である半導体装置の構造を示す断面図である。
【図１７】 この発明の実施の形態６である半導体装置の構造を示す断面図である。
【図１８】 この発明の実施の形態７である半導体装置のレイアウト構成を示す説明図である。
【図１９】 実施の形態７の半導体装置における高電圧トランジスタ形成領域及び可変容量形成領域の構造を示す断面図である。
【図２０】 この発明の実施の形態８である半導体装置の構造を示す断面図である。
【図２１】 この発明の実施の形態９である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の製造方法の一部を示す断面図である。
【図２２】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２３】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２４】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２５】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２６】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２７】 この発明の実施の形態１１である半導体装置の構造を示す断面図である。
【図２８】 この発明の実施の形態１２である半導体装置の第１の態様の構造を示す断面図である。
【図２９】 この発明の実施の形態１２である半導体装置の第２の態様の構造を示す断面図である。
【図３０】 この発明の実施の形態１３である半導体装置の第１の態様の構造を示す断面図である。
【図３１】 ポーラスシリコン層の形成方法を示す断面図である。
【図３２】 ポーラスシリコン層の形成方法を示す断面図である。
【図３３】 ポーラスシリコン層の形成方法を示す断面図である。
【図３４】 ポーラスシリコン層の形成方法を示す断面図である。
【図３５】 ポーラスシリコン層の形成方法を示す断面図である。
【図３６】 従来のポケット領域付きＭＯＳトランジスタの製造方法を示す断面図である。
【図３７】 従来のポケット領域付きＭＯＳトランジスタの製造方法を示す断面図である。
【図３８】 可変容量の構造を示す断面図である。
【図３９】 可変容量の容量値設定動作を示す説明図である。
【図４０】 可変容量の容量値設定動作を示す説明図である。
【図４１】 図３８で示した可変容量の等価回路を示す回路図である。
【符号の説明】
１ 半導体基板、３ 支持基板、４ 埋め込み酸化膜、５ ＳＯＩ層、８ ポーラスシリコン層、１１，３０，４１ Ｐウェル領域、２１，３１，４０ Ｎウェル領域、１４ Ｎ+ソース・ドレイン領域、１７ Ｐ-ポケット領域、２４ Ｐ+ソース・ドレイン領域、２７ Ｎ-ポケット領域、３１ｃ 高濃度チャネル領域３１ｃ、１２Ｈ，３２ｗ，３２Ｌ， ゲート酸化膜、３４，３５ Ｎ+取り出し電極領域、４４，４５ Ｐ+取り出し電極領域、Ｃ１，Ｃ３，Ｃ５，Ｃ７，Ｃ９Ｎ型可変容量、Ｃ２，Ｃ４，Ｃ６，Ｃ８ Ｐ型可変容量、Ｑ１ ＮＭＯＳトランジスタ、Ｑ２ ＰＭＯＳトランジスタ、Ｑ３ 高電圧用ＮＭＯＳトランジスタ、Ｑ４ 高電圧用ＰＭＯＳトランジスタ。
【発明の属する技術分野】
この発明は絶縁ゲート型トランジスタ及び絶縁ゲート型容量を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ゲート長がサブクオータミクロン以下のトランジスタでは、ショートチャネル効果を抑制するために、ポケット領域を形成するポケット注入工程を実行している。ポケット注入はＮＵＤＣ（Non Uniformly Doped Channel）注入とも呼ばれている。
【０００３】
図３６はポケット注入工程を示す断面図である。同図に示すように、ＣＭＯＳトランジスタを形成するに際し、半導体基板１０１の上層部に設けられた分離絶縁膜１０２よってＮＭＯＳ形成領域Ａ１１及びＰＭＯＳ形成領域Ａ１２が素子分離される。
【０００４】
ＮＭＯＳ形成領域Ａ１１において、Ｐウェル領域１１１の表面上にゲート酸化膜１１２及びゲート電極１１３が形成されており、このゲート電極１１３をマスクとしてＰ型不純物イオン１０３を注入し拡散することにより、ＮＭＯＳトランジスタのポケット領域となるＰ型不純物注入領域１１９を形成する。
【０００５】
同様に、ＰＭＯＳ形成領域Ａ１２において、Ｎウェル領域１２１の表面上にゲート酸化膜１２２及びゲート電極１２３が形成されており、このゲート電極１２３をマスクとしてＮ型不純物イオン１０４を注入し拡散することにより、ＰＭＯＳトランジスタのポケット領域となるＮ型不純物注入領域１２９を形成する。
【０００６】
すなわち、ＮＭＯＳ形成領域Ａ１１及びＰＭＯＳ形成領域Ａ１２それぞれにおいて、各ＭＯＳトランジスタのチャネル領域と同じ導電型の不純物を注入するのがポケット注入工程である。このポケット注入工程によってチャネル長方向の不純物分布が不均一になり、ゲート長が短くなる程、実効的なチャネル不純物濃度が高くなり、その結果、ショートチャネル効果を抑制することができる。
【０００７】
図３７はポケット注入工程後のＣＭＯＳトランジスタ完成状態を示す断面図である。
【０００８】
同図に示すように、ＮＭＯＳ形成領域Ａ１１において、ゲート電極１１３の下方のチャネル領域を挟んでＮ+ソース・ドレイン領域１１４，１１４が形成され、Ｎ+ソース・ドレイン領域１１４，１１４間で対向する先端領域がそれぞれエクステンション部１１４ｅとなる。
【０００９】
そして、エクステンション部１１４ｅの近傍領域において、エクステンション部１１４ｅからチャネル領域の一部にかけて、Ｐ型不純物注入領域１１９がＰ-ポケット領域１１７として残存する。また、ゲート電極１１３の両側面にはサイドウォール１１６，１１６がそれぞれ形成される。
【００１０】
このように、ゲート酸化膜１１２、ゲート電極１１３、Ｎ+ソース・ドレイン領域１１４、サイドウォール１１６及びＰ-ポケット領域１１７によってＮＭＯＳトランジスタＱ１１が形成される。
【００１１】
ＰＭＯＳ形成領域Ａ１２において、ゲート電極１２３の下方のチャネル領域を挟んでＰ+ソース・ドレイン領域１２４，１２４が形成され、Ｐ+ソース・ドレイン領域１２４，１２４間で対向する先端領域がそれぞれエクステンション部１２４ｅとなる。
【００１２】
そして、エクステンション部１２４ｅの近傍領域において、エクステンション部１２４ｅからチャネル領域の一部にかけて、Ｎ型不純物注入領域１２９がＮ-ポケット領域１２７として残存する。また、ゲート電極１２３の両側面にはサイドウォール１２６，１２６がそれぞれ形成される。
【００１３】
このように、ゲート酸化膜１２２、ゲート電極１２３、Ｐ+ソース・ドレイン領域１２４、サイドウォール１２６及びＮ-ポケット領域１２７によってＰＭＯＳトランジスタＱ１２が形成される。
【００１４】
一方、高周波アナログ回路、あるいは高速デジタル回路では、インダクタ（Ｌ）と可変容量（Ｃ）とを用いてＬＣ型のＶＣＯ（Voltage Controled Osillater；電圧制御発振器）を製造する必要がある。
【００１５】
ＭＯＳトランジスタの構造を利用して、絶縁ゲート型容量である可変容量に損失の少ないものを得ようとした場合、基板（ボディー領域）と取り出し電極部との不純物の導電型を同じにしたアキュムレーション(accumulation)型の可変容量を作る必要がある。
【００１６】
図３８はアキュムレーション型の可変容量の構造を示す断面図である。同図に示すように、アキュムレーション型の可変容量を形成するに際し、半導体基板１０１の上層部に設けられた分離絶縁膜１０２よってＰ型可変容量形成領域Ａ１３及びＮ型可変容量形成領域Ａ１４が素子分離される。
【００１７】
Ｐ型可変容量形成領域Ａ１３において、ゲート電極１３３の下方のチャネル領域を挟んでＰ+取り出し電極領域１３４，１３４が形成され、Ｐ+取り出し電極領域１３４，１３４間で対向する先端領域がそれぞれエクステンション部１３４ｅとなる。
【００１８】
そして、エクステンション部１３４ｅの近傍領域において、エクステンション部１３４ｅからチャネル領域の一部にかけて、Ｎ-ポケット領域１３７が形成される。また、ゲート電極１３３の両側面にはサイドウォール１３６，１３６がそれぞれ形成される。
【００１９】
このように、ゲート酸化膜１３２、ゲート電極１３３、Ｐ+取り出し電極領域１３４、サイドウォール１３６、及びＮ-ポケット領域１３７によってＰ型可変容量Ｃ１１が形成される。すなわち、Ｐ型可変容量Ｃ１１はＰ+取り出し電極領域１３４を一方電極、ゲート電極１３３を他方電極、ゲート酸化膜１３２を電極間絶縁膜とした絶縁ゲート型容量となる。
【００２０】
Ｎ型可変容量形成領域Ａ１４において、ゲート電極１４３の下方のチャネル領域を挟んでＮ+取り出し電極領域１４４，１４４が形成され、Ｎ+取り出し電極領域１４４，１４４間で対向する先端領域がそれぞれエクステンション部１４４ｅとなる。
【００２１】
そして、エクステンション部１４４ｅの近傍領域において、エクステンション部１４４ｅからチャネル領域の一部にかけて、Ｐ-ポケット領域１４７が形成される。また、ゲート電極１４３の両側面にはサイドウォール１４６，１４６がそれぞれ形成される。
【００２２】
このように、ゲート酸化膜１４２、ゲート電極１４３、Ｎ+取り出し電極領域１４４、サイドウォール１４６、及びＰ-ポケット領域１４７によってＮ型可変容量Ｃ１２が形成される。すなわち、Ｎ型可変容量Ｃ１２はＮ+取り出し電極領域１４４を一方電極、ゲート電極１４３を他方電極、ゲート酸化膜１４２を電極間絶縁膜とした絶縁ゲート型容量となる。
【００２３】
図３９及び図４０はＮ型可変容量Ｃ１２の容量値変更度合を示す説明図である。ゲート電極１４３に付与するゲート電圧ＶＧが０Ｖより小さい場合、図３９に示すように、空乏層１４８はゲート電極１３３下のＮウェル領域１２１において下方に延びるため、Ｎ型可変容量Ｃ１２の容量値は小さくなる。一方、ゲート電圧ＶＧが０Ｖより大きい場合、図４０に示すように、空乏層１４８はゲート電極１４３下のＮウェル領域１２１において縮んでいるため、Ｎ型可変容量Ｃ１２の容量値は大きくなる。このように、ゲート電極１４３に付与するゲート電圧ＶＧによってＮ型可変容量Ｃ１２の容量値を可変に設定することができる。なお、Ｐ型可変容量Ｃ１１においても同様なゲート電極１３３に付与するゲート電圧によって容量値を変更することができる。
【００２４】
【発明が解決しようとする課題】
しかしながら、ショートチャネル特性を向上させる（ショートチャネル効果を抑制させる）ために、図３６で示したポケット注入工程を実行すると、アキュムレーション型の可変容量では取り出し電極領域とゲート電極直下の半導体基板１０１の領域であるボディー領域において、ボディー領域の導電型と逆の導電型のポケット領域が形成されてしまうため、直列抵抗が高くなるという問題点があった。
【００２５】
図４１は図３８で示した可変容量の等価回路を示す回路図である。同図に示すように、可変容量は容量成分Ｃ１０と抵抗成分Ｒ１０との直列接続により等価的に表される。
【００２６】
一方、可変容量の電気的特性を表す指標にＱ−factor（Ｑ値）がある。Ｑ値は、｛Ｑ：Ｑ値，ω：角周波数，Ｃ：容量成分Ｃ１０の容量値，Ｒ：抵抗成分Ｒ１０の抵抗値｝とすると、以下の(1)式により表される。
【００２７】
【数１】
Ｑ値は高いほど、容量のエネルギー効率が高くなるが、ポケット領域の存在により、抵抗成分Ｒ１０の抵抗値Ｒが高くなっていまい、(1)式に従いＱ値が低下してしまうという問題点があった。
【００２９】
この発明は上記問題点を解決するためになされたもので、絶縁ゲート型トランジスタ及び絶縁ゲート型容量それぞれの電気的特性を共に劣化させない構造の半導体装置及びその製造方法を得ることを目的とする。
【００３０】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含んでおり、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出したトランジスタ用エクステンション部を有し、前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、前記容量用エクステンション部は前記トランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型である。
【００３１】
この発明に係る請求項２記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含んでおり、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出したトランジスタ用エクステンション部を有し、前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、前記容量用エクステンション部は前記トランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型である。
この発明に係る請求項３記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記絶縁ゲート型トランジスタは第１及び第２のトランジスタを含み、前記第１のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第１のトランジスタ用エクステンション部を有し、前記第２のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第２のトランジスタ用エクステンション部を有し、前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、前記容量用エクステンション部は前記第２のトランジスタ用エクステンション部と不純物濃度が同程度で、かつ前記第１のトランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型である。
この発明に係る請求項４記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記絶縁ゲート型トランジスタは第１及び第２のトランジスタを含み、前記第１のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第１のトランジスタ用エクステンション部を有し、前記第２のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第２のトランジスタ用エクステンション部を有し、前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、前記容量用エクステンション部は前記第２のトランジスタ用エクステンション部と不純物濃度が同程度で、かつ前記第１のトランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型である。
この発明に係る請求項５記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記容量用ボディー領域は空孔部を有し、前記トランジスタ用ボディー領域は空孔部を有していない。
この発明に係る請求項６記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、前記容量用ボディー領域は空孔部を有し、前記トランジスタ用ボディー領域は空孔部を有していない。
【００３２】
また、請求項７の発明は、請求項１ないし請求項６のうち、いずれか１項に記載の半導体装置であって、前記容量用ボディー領域及び前記取り出し電極領域は互いに異なる導電型で形成される。
【００４２】
この発明に係る請求項８記載の半導体装置は、半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含んでおり、前記絶縁ゲート型トランジスタは、前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域と、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域とを含み、前記絶縁ゲート型容量は、前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成される取り出し電極領域と、前記取り出し電極領域から前記容量用ボディー領域の一部にかけて形成される、前記取り出し電極領域と逆の導電型の第２の不純物領域とを含み、前記容量用ボディー領域と前記取り出し電極領域と前記トランジスタ用ボディー領域とは同一導電型であり、前記容量用ボディー領域の表面における不純物濃度が前記トランジスタ用ボディー領域の表面における不純物濃度より高い濃度に設定される。
【００４３】
また、請求項９の発明は、請求項８記載の半導体装置であって、前記容量用ボディー領域の表面における不純物濃度は、前記トランジスタ用ボディー領域の表面における不純物濃度より高濃度に設定される。
【００５１】
【発明の実施の形態】
＜実施の形態１＞
図１はこの発明の実施の形態１である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【００５２】
同図に示すように、ＮＭＯＳ形成領域Ａ１、ＰＭＯＳ形成領域Ａ２、Ｎ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４にＮＭＯＳトランジスタＱ１、ＰＭＯＳトランジスタＱ２、Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２がそれぞれ形成される。なお、各形成領域Ａ１〜Ａ４は分離絶縁膜（図示せず）等により素子分離されている。また、各形成領域Ａ１，Ａ２，Ａ３，及びＡ４にはボディー領域となるウェル領域１１，２１，３１，及び４１がそれぞれ形成される。
【００５３】
ＮＭＯＳ形成領域Ａ１において、Ｐウェル領域１１の表面上にゲート酸化膜１２が選択的に形成され、ゲート酸化膜１２上にＮ+型のゲート電極１３が形成される。ゲート電極１３の下方のＰウェル領域１１の表面領域であるチャネル領域を挟んでＮ+ソース・ドレイン領域１４，１４が形成され、Ｎ+ソース・ドレイン領域１４，１４間で対向する突出した先端領域がそれぞれエクステンション部１４ｅとなる。
【００５４】
そして、エクステンション部１４ｅの近傍領域において、エクステンション部１４ｅからチャネル領域の一部にかけてＰ-ポケット領域１７が形成される。また、ゲート電極１３の両側面にはサイドウォール１６，１６がそれぞれ形成される。さらに、Ｎ+ソース・ドレイン領域１４の表面内及びゲート電極１３の上層部にシリサイド領域１４ｓ及びシリサイド領域１３ｓがそれぞれ形成される。
【００５５】
このように、ゲート酸化膜１２、ゲート電極１３、Ｎ+ソース・ドレイン領域１４、サイドウォール１６及びＰ-ポケット領域１７によってＮＭＯＳトランジスタＱ１が形成される。
【００５６】
ＰＭＯＳ形成領域Ａ２において、Ｎウェル領域２１の表面上にゲート酸化膜２２が選択的に形成され、ゲート酸化膜２２上にＰ+型のゲート電極２３が形成される。ゲート電極２３の下方のチャネル領域を挟んでＰ+ソース・ドレイン領域２４，２４が形成され、Ｐ+ソース・ドレイン領域２４，２４間で対向する突出した先端領域がそれぞれエクステンション部２４ｅとなる。
【００５７】
そして、エクステンション部２４ｅの近傍領域に、エクステンション部２４ｅからチャネル領域の一部にかけて-ポケット領域２７が形成される。また、ゲート電極２３の両側面にはサイドウォール２６，２６がそれぞれ形成される。さらに、Ｐ+ソース・ドレイン領域２４の表面内及びゲート電極２３の上層部にシリサイド領域２４ｓ及びシリサイド領域２３ｓがそれぞれ形成される。
【００５８】
このように、ゲート酸化膜２２、ゲート電極２３、Ｐ+ソース・ドレイン領域２４、サイドウォール２６及びＮ-ポケット領域２７によってＰＭＯＳトランジスタＱ２が形成される。
【００５９】
Ｎ型可変容量形成領域Ａ３において、Ｎウェル領域３１の表面上にゲート酸化膜３２が選択的に形成され、ゲート酸化膜３２上にＮ+型のゲート電極３３が形成される。ゲート電極３３の下方のＮウェル領域３１の表面であるボディー表面領域を挟んでＮ+取り出し電極領域３４，３４が形成される。Ｎ+取り出し電極領域３４，３４間で対向する突出した先端領域がそれぞれエクステンション部３４ｅとなる。
【００６０】
また、ゲート電極３３の両側面にはサイドウォール３６，３６がそれぞれ形成される。さらに、Ｎ+取り出し電極領域３４の表面内及びゲート電極３３の上層部にシリサイド領域３４ｓ及びシリサイド領域３３ｓがそれぞれ形成される。
【００６１】
このように、ゲート酸化膜３２、ゲート電極３３、Ｎ+取り出し電極領域３４、及びサイドウォール３６によってＮ型（Ｎ+ゲート／Ｎ-ボディー型）可変容量Ｃ１が形成される。すなわち、Ｎ型可変容量Ｃ１はＮ+取り出し電極領域３４を一方電極、ゲート電極３３を他方電極、ゲート酸化膜３２を電極間絶縁膜とした絶縁ゲート型容量となり、ゲート電極３３に与えるゲート電圧によって、ゲート電極３３下のＮウェル領域３１における空乏層の伸び具合を変化させることにより容量値を可変設定することができる。
【００６２】
Ｐ型可変容量形成領域Ａ４において、Ｐウェル領域４１の表面上にゲート酸化膜４２が選択的形成され、ゲート酸化膜４２上にＰ+型のゲート電極４３が形成される。ゲート電極４３の下方のボディー表面領域を挟んでＰ+取り出し電極領域４４，４４が形成される。Ｐ+取り出し電極領域４４，４４間で対向する突出した先端領域がそれぞれエクステンション部４４ｅとなる。
【００６３】
また、ゲート電極４３の両側面にはサイドウォール４６，４６がそれぞれ形成される。さらに、Ｐ+取り出し電極領域４４の表面内及びゲート電極４３の上層部にシリサイド領域４４ｓ及びシリサイド領域４３ｓがそれぞれ形成される。
【００６４】
このように、ゲート酸化膜４２、ゲート電極４３、Ｐ+取り出し電極領域４４、及びサイドウォール４６によってＰ型（Ｐ+ゲート／Ｐ-ボディー型）可変容量Ｃ２が形成される。すなわち、Ｐ型可変容量Ｃ２は、Ｐ+取り出し電極領域４４を一方電極、ゲート電極４３を他方電極、ゲート酸化膜４２を電極間絶縁膜とした絶縁ゲート型容量となり、ゲート電極４３に与えるゲート電圧によって、ゲート電極４３下のＰウェル領域４１における空乏層の伸び具合を変化させることにより容量値を可変設定することができる。
【００６５】
上述したように、実施の形態１の半導体装置は、ＭＯＳトランジスタにはポケット領域が存在しているため、ショートチャネル効果を抑制したＭＯＳトランジスタを得ることができる。
【００６６】
一方、可変容量にはポケット領域（取り出し電極領域隣接逆導電型領域）が存在しない構造を呈している。すなわち、可変容量の取り出し電極領域の近傍領域において、取り出し電極領域と逆の導電型の領域が全く存在しない構造を呈しているため、直列抵抗が低くＱ値が劣化しない。
【００６７】
このように、実施の形態１の半導体装置として、ショートチャネル効果を抑制したＭＯＳトランジスタと直列抵抗が低くＱ値が劣化しない可変容量とからなる半導体装置を得ることができる。
【００６８】
図２〜図７は実施の形態１の半導体装置の製造方法を示す断面図である。以下、これらの図を参照して実施の形態１の半導体装置の製造処理手順を説明する。
【００６９】
まず、図２に示すように、互いに素子分離されているＮＭＯＳ形成領域Ａ１、ＰＭＯＳ形成領域Ａ２、Ｎ型可変容量形成領域Ａ３、及びＰ型可変容量形成領域Ａ４に既存の方法でボディー領域となるＰウェル領域１１、Ｎウェル領域２１、Ｎウェル領域３１及びＰウェル領域４１を形成した後、Ｐウェル領域１１の表面上にゲート酸化膜１２及びＮ+型のゲート電極１３を選択的に形成し、Ｎウェル領域２１の表面上にゲート酸化膜２２及びＰ+型のゲート電極２３を選択的に形成し、Ｎウェル領域３１の表面上にゲート酸化膜３２及びＮ+型のゲート電極３３を選択的に形成し、Ｐウェル領域４１の表面上にゲート酸化膜４２及びＰ+型のゲート電極４３を選択的に形成する。
【００７０】
そして、図３に示すように、ＮＭＯＳ形成領域Ａ１以外の領域上にレジスト５１を形成した後、ＮＭＯＳ形成領域Ａ１のみに対し、注入エネルギーを変えてＰ型不純物イオン６１、Ｎ型不純物イオン６２をゲート電極１３をマスクとして順次注入し拡散処理を施すことにより、Ｐ-拡散領域１９及びＮ-エクステンション領域１８をそれぞれ形成する。
【００７１】
ここで、Ｎ型不純物イオン６２の注入の具体例として、ヒソイオンを用いて、３〜２０ｋｅＶの注入エネルギー、ドーズ量１×１０14〜１×１０15／ｃｍ2、注入角度０゜でイオン注入を行うことが考えられる。
【００７２】
また、Ｐ型不純物イオン６１の注入の具体例として、ボロンイオンを用いて、１０〜２０ｋｅＶの注入エネルギー、ドーズ量１×１０13〜３×１０13／ｃｍ2、注入角度０〜４５゜でイオン注入を行うことが考えられる。
【００７３】
その後、図４に示すように、レジスト５１の除去後、Ｎ型可変容量形成領域Ａ３以外の領域上にレジスト５２を形成した後、Ｎ型可変容量形成領域Ａ３のみに対し、例えばＮ型不純物イオン６２の注入と同内容でＮ型不純物イオン６３イオンを注入してＮ-エクステンション領域３８を形成する。この際、後述するＮ型不純物イオン６４と同条件でＮ型不純物イオンを注入してＮ-ポケット領域をさらに形成することも考えられる。
【００７４】
次に、図５に示すように、レジスト５２の除去後、ＰＭＯＳ形成領域Ａ２以外の領域上にレジスト５３を形成した後、ＰＭＯＳ形成領域Ａ２のみに対し、注入エネルギーを変えてＮ型不純物イオン６４、Ｐ型不純物イオン６５をゲート電極２３をマスクとして順次注入し拡散処理を施すことにより、Ｎ-拡散領域２９及びＰ-エクステンション領域２８を形成する。
【００７５】
また、Ｐ型不純物イオン６５の注入の具体例として、ＢＦ2イオンを用いて、３〜１０ｋｅＶの注入エネルギー、ドーズ量１×１０14〜１×１０15／ｃｍ2、注入角度０゜でイオン注入を行うことが考えられる。
【００７６】
また、Ｎ型不純物イオン６４の注入の具体例として、ヒソイオンを用いて、５０〜１５０ｋｅＶの注入エネルギー、ドーズ量１×１０13〜３×１０13／ｃｍ2、注入角度０〜４５゜でイオン注入を行うことが考えられる。
【００７７】
その後、図６に示すように、レジスト５３の除去後、Ｐ型可変容量形成領域Ａ４以外の領域上にレジスト５４を形成した後、Ｐ型可変容量形成領域Ａ４のみに対し、例えばＰ型不純物イオン６５の注入と同内容でＰ型不純物イオン６６イオンを注入してＰ-エクステンション領域４８を形成する。この際、Ｐ型不純物イオン６１と同条件でＰ型不純物イオンを注入してＰ-ポケット領域をさらに形成することも考えられる。
【００７８】
そして、図７に示すように、レジスト５４を除去すると、ＭＯＳトランジスタ形成領域Ａ１，Ａ２にのみポケット領域となるＰ-拡散領域１９，Ｎ-拡散領域２９が存在し、可変容量形成領域Ａ３，Ａ４にはポケット領域となる拡散領域が存在しない構造を得ることができる。
【００７９】
以降、既存のＭＯＳトランジスタ及び可変容量の形成方法を用いて、図１で示した構造を得ることができる。なお、図１で示す構造ではサイドウォールを形成後にソース・ドレイン領域（取り出し電極領域）を形成し、さらにセルフアラインシリサイド（サリサイド）プロセスによって、ソース・ドレイン領域（取り出し電極領域）の表面内及びゲート電極の上層部をシリサイド化してシリサイド領域を形成し、低抵抗化図っている。
【００８０】
ここで、ＮＭＯＳトランジスタＱ１のＮ+ソース・ドレイン領域１４形成の具体例として、ヒソイオンを用いて、２０〜７０ｋｅＶの注入エネルギー、ドーズ量１×１０15〜１×１０16／ｃｍ2、注入角度０〜３０゜でイオン注入を行うことが考えられる。
【００８１】
また、ＰＭＯＳトランジスタＱ２のＰ+ソース・ドレイン領域２４形成の具体例として、ＢＦ2を用いて、１０〜３０ｋｅＶの注入エネルギー、ドーズ量１×１０15〜１×１０16／ｃｍ2、注入角度０〜３０゜でイオン注入を行うことが考えられる。
【００８２】
また、シリサイドとしては、例えば、ＣｏＳｉ2、ＴｉＳｉ2、ＮｉＳｉ2等が用いられる。
【００８３】
なお、本実施の形態では、Ｎ型，Ｐ型の可変容量を共に形成したが、どちらか一方の方の可変容量のみを形成しても良い。回路的に使い勝手が良い型の可変容量を形成すればよいが、ボディー部の直列抵抗成分の抵抗値が低く、Ｑ値が高くなるのはＮ型であり、この点においてＮ型は優れている。
【００８４】
＜実施の形態２＞
図８はこの発明の実施の形態２である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【００８５】
同図に示すように、支持基板３上に埋め込み酸化膜４が形成され、埋め込み酸化膜４上のＳＯＩ層５が分離絶縁膜（図示せず）等によりＮＭＯＳ形成領域Ａ１、ＰＭＯＳ形成領域Ａ２、Ｎ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４に素子分離される。
【００８６】
そして、実施の形態１と同様な構造のＮＭＯＳトランジスタＱ１、ＰＭＯＳトランジスタＱ２、Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２がそれぞれＮＭＯＳ形成領域Ａ１、ＰＭＯＳ形成領域Ａ２、Ｎ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４にそれぞれ形成される。
【００８７】
このように、実施の形態２の半導体装置は、ＳＯＩ基板（支持基板３，埋め込み酸化膜４，ＳＯＩ層５）上に実施の形態１と同様なＭＯＳトランジスタＱ１，Ｑ２及び可変容量Ｃ１，Ｃ１を形成している。したがって、バルク基板がＳＯＩ基板に置き換わる点を除き、構造及び製造方法は実施の形態１と同様である。
【００８８】
図９は実施の形態２のＮ型可変容量の高周波電流による影響を示す説明図である。同図に示すように、Ｎ型可変容量Ｃ１において流れる高周波電流パスＣＰ１は主にゲート酸化膜３２近傍の領域におけるＮ+取り出し電極領域３４，ゲート電極３３間を流れるたため、可変容量特性は大きく劣化しない。
【００８９】
図１０はＳＯＩ基板に作り込まれたポケット領域を有するＮ型可変容量の高周波電流による影響を示す説明図である。同図に示すように、ＳＯＩ層５の膜厚がバルク基板に比べて薄い分、Ｎ型可変容量Ｃ１Ｐにおいて流れる高周波電流パスＣＰ２の一部（点線で示す部分）が無効化され、直列抵抗が高くなるため、劣化の度合は大きい。
【００９０】
このように、Ｐ-ポケット領域３７が存在すると、高周波電流パスＣＰ２の悪影響が強くなる。したがって、ＳＯＩ構造において、可変容量にポケット領域を設けない実施の形態２の構造は非常に有効である。
【００９１】
＜実施の形態３＞
図１１はこの発明の実施の形態３である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【００９２】
同図に示すように、アキュムレーション型の可変容量Ｃ１，Ｃ２に代えてインバージョン型の可変容量Ｃ３，Ｃ４を設けている。具体的には図１で示した実施の形態１の構造に比べて、Ｎウェル領域３１に代えてＰウェル領域３０、Ｐウェル領域４１に代えてＮウェル領域４０が設けられている点が異なる。
【００９３】
すなわち、Ｎ型（Ｎ+ゲート／Ｐ-ボディー／Ｎ+Ｓ／Ｄ型）可変容量Ｃ３及びＰ型（Ｐ+ゲート／Ｎ-ボディー／Ｐ+Ｓ／Ｄ型）可変容量Ｃ４はＮＭＯＳトランジスタ及びＰＭＯＳトランジスタと等価な構造を呈し、ＮＭＯＳトランジスタＱ１及びＰＭＯＳトランジスタＱ２と比較して、Ｐ-ポケット領域１７及び２７に相当するポケット領域を有していない点のみ異なっている。
【００９４】
インバージョン型構造の可変容量では、ポケット領域を設けてもポケット領域とボディー領域（Ｐウェル領域３０，Ｎウェル領域４０）との導電型が同一になるため、アキュムレーション型の可変容量のように、ボディー領域の直列抵抗成分の抵抗値が増えることはない。
【００９５】
しかし、ポケット領域を形成すると、チャネル長方向での不純物濃度分布が不均一となるため、ＭＯＳトランジスタとして見た場合に閾値電圧にチャネル方向に分布が生じてしまい、ゲート電圧に基づく可変容量の容量値の見積もりが困難であるという問題が生じる。
【００９６】
したがって、インバージョン型の可変容量にポケット領域を設けないという実施の形態３の構造は、可変容量の容量値の見積り精度の向上という効果を奏する。
【００９７】
＜実施の形態４＞
実施の形態４は実施の形態１の構造を得るための実施の形態１とは別の半導体装置の製造方法である。実施の形態１の製造方法では、ＭＯＳトランジスタと可変容量とのエクステンション領域の形成工程をそれぞれ独立して行ったが、複数のエクステンション領域を同条件で同時に行うようにしたのが実施の形態４である。
【００９８】
図１２〜図１５は実施の形態４の半導体装置の製造方法を示す断面図である。以下、これらの図を参照して実施の形態４の半導体装置の製造処理手順を説明する。
【００９９】
まず、実施の形態１と同様にして図２で示す構造を得た後、図１２に示すように、ＮＭＯＳ形成領域Ａ１及びＮ型可変容量形成領域Ａ３以外の領域上にレジスト５５を形成した後、ＮＭＯＳ形成領域Ａ１及びＮ型可変容量形成領域Ａ３のみに対し、ゲート電極１３及びゲート電極３３をマスクとしてＮ型不純物イオン６７を注入することにより、Ｎ-エクステンション領域１８及びＮ-エクステンション領域３８を同時に得る。なお、Ｎ型不純物イオン６７を注入角度“０”で行う。
【０１００】
その後、図１３に示すように、ＮＭＯＳ形成領域Ａ１以外の領域上にレジスト５６を形成した後、ＮＭＯＳ形成領域Ａ１のみに対し、Ｐ型不純物イオン６８をゲート電極１３をマスクして注入し拡散処理を施すことにより、Ｐ-拡散領域１９を形成する。なお、Ｐ型不純物イオン６８はＮ型不純物イオン６７より高い注入エネルギーで斜め注入される。
【０１０１】
そして、図１４に示すように、ＰＭＯＳ形成領域Ａ２及びＰ型可変容量形成領域Ａ４以外の領域上にレジスト５７を形成した後、ＰＭＯＳ形成領域Ａ２及びＰ型可変容量形成領域Ａ４のみに対し、ゲート電極２３及びゲート電極４３をマスクとしてＰ型不純物イオン６９を注入することにより、Ｐ-エクステンション領域２８及びＰ-エクステンション領域４８を同時に得る。なお、Ｐ型不純物イオン６９を注入角度“０”で行う。
【０１０２】
その後、図１５に示すように、ＰＭＯＳ形成領域Ａ２以外の領域上にレジスト５６を形成した後、ＰＭＯＳ形成領域Ａ２のみに対し、Ｎ型不純物イオン７０をゲート電極２３をマスクして注入し拡散処理を施すことにより、Ｎ-拡散領域２９を形成する。なお、Ｎ型不純物イオン７０はＰ型不純物イオン６９より高い注入エネルギーで斜め注入される。
【０１０３】
以降、既存のＭＯＳトランジスタ及び可変容量の形成方法を用いて、図１で示した構造を得ることができる。
【０１０４】
このように、実施の形態４の半導体装置の製造方法では、エクステンション領域を同一導電型のＭＯＳトランジスタ及び可変容量間で同時に形成するため、実施の形態１の半導体装置の製造方法に比べて、イオン注入工程数を２工程低減することができる。
【０１０５】
＜実施の形態５＞
図１６はこの発明の実施の形態５である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【０１０６】
同図に示すように、エクステンション領域を有する可変容量Ｃ１，Ｃ２に代えてエクステンション領域を有しない可変容量Ｃ５，Ｃ６を設けている。具体的には図１で示した実施の形態１の構造に比べて、エクステンション部３４ｅを有するＮ+取り出し電極領域３４が、エクステンション部を有さないＮ+取り出し電極領域３５の置き換わり、エクステンション部４４ｅを有するＰ+取り出し電極領域４４が、エクステンション部を有さないＰ+取り出し電極領域４５の置き換わっている。なお、他の構成は図１で示した実施の形態１と同様である。
【０１０７】
実施の形態５の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法において、図４及び図６で示すＮ-エクステンション領域３８及びＰ-エクステンション領域４８の製造工程がそれぞれ省略される点が実施の形態１と異なる。
【０１０８】
このように、実施の形態５の半導体装置の製造方法では、可変容量のエクステンション領域の形成工程を省略する分、実施の形態１の半導体装置の製造方法に比べて、レジスト形成及びイオン注入工程数を２工程低減することができる。
【０１０９】
実施の形態５の半導体装置は、可変容量はエクステンション部を設けることによる効果を発揮できないものの、ポケット領域を設けない効果は実施の形態１〜実施の形態４と同様に享受することができる。
【０１１０】
＜実施の形態６＞
図１７はこの発明の実施の形態６である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【０１１１】
同図に示すように、可変容量Ｃ１，Ｃ２に代えて、可変容量Ｃ１，Ｃ２よりも高濃度なエクステンション領域を有する可変容量Ｃ７，Ｃ８を設けている。
【０１１２】
具体的には実施の形態１の構造に比べて、図４及び図６で示すＮ-エクステンション領域３８及びＰ-エクステンション領域４８の形成する際、その不純物濃度をＭＯＳトランジスタのＮ-エクステンション領域１８及びＰ-エクステンション領域２８よりも２〜１００倍程度高くなるように形成している。
【０１１３】
図１７では、ＭＯＳトランジスタＱ１，Ｑ２と可変容量Ｃ７，Ｃ８のゲート長は同一程度に示しているが、実際には可変容量のゲート長の方がＭＯＳトランジスタのゲート長よりも長く設定されることが多い。
【０１１４】
したがって、可変容量はＭＯＳトランジスタに比べてショートチャネル効果の影響が小さいため、エクステンション領域の不純物濃度を高くすることにより弊害が小さい。逆に、エクステンション領域の不純物濃度を高くすることにより、可変容量の直列抵抗成分を下げることができる利点の方が大きい。
【０１１５】
なお、本実施の形態では、エクステンション領域の形成を高濃度に形成する例を示したが、不純物イオンの注入エネルギーをＭＯＳトランジスタの１．２〜３０倍程度高くしてエクステンション領域を１．２〜３０倍程度深くしても同様な効果を奏する。
【０１１６】
＜実施の形態７＞
一般に、デバイスがスケーリングされると電源電圧もスケーリングされて低電圧化されるため、高い電圧で動作する他のチップ（デバイス）とのインタフェースを設ける必要が生じてくる。
【０１１７】
このとき、デバイス内部ではスケーリングされた高性能なＭＯＳトランジスタ（以下、「高性能トランジスタ」と略記する。）に加えて、例えば、３．３Ｖあるいは５．０Ｖ対応の高電圧用のＭＯＳトランジスタ（以下、「高電圧用トランジスタ」と略記する。）を作り込む必要がある。
【０１１８】
高電圧用トランジスタは高性能トランジスタと比較した場合、ゲート長が長く、ゲート酸化膜の膜厚が厚い、さらに、エクステンション領域を異なる条件で形成し、また、ポケット領域は形成しない場合が多い。エクステンション領域を異なる条件で形成するのは、高い電圧でもパンチスルー等のＳ／Ｄブレークダウン現象は生じることないようにホットキャリア耐性を高めるためであり、ポケット領域を形成する必要がないのはゲート長が長いためである。
【０１１９】
図１８はこの発明の実施の形態７である、ＭＯＳトランジスタ及び可変容量を有する半導体装置のレイアウト構成を示す説明図である。同図に示すように、実施の形態７の高性能トランジスタ形成領域Ｅ１、高電圧トランジスタ形成領域Ｅ２、及び可変容量形成領域Ｅ３から構成され、各形成領域Ｅ１〜Ｅ３に高性能トランジスタ、高電圧用トランジスタ、及び可変容量が構成される。
【０１２０】
図１９は実施の形態７の半導体装置における高電圧トランジスタ形成領域Ｅ２及び可変容量形成領域Ｅ３の構造を示す断面図である。
【０１２１】
高電圧トランジスタ形成領域Ｅ２のＮＭＯＳ形成領域Ａ５において、ボディー領域であるＰウェル領域７１の表面上にゲート酸化膜７２が選択的に形成され、ゲート酸化膜７２上にＮ+型のゲート電極７３が形成される。ゲート電極７３の下方のチャネル領域を挟んでＮ+ソース・ドレイン領域７４，７４が形成され、Ｎ+ソース・ドレイン領域７４，７４間で対向する先端領域がそれぞれエクステンション部７４ｅとなる。
【０１２２】
また、ゲート電極７３の両側面にはサイドウォール７６，７６がそれぞれ形成される。さらに、Ｎ+ソース・ドレイン領域７４の表面内及びゲート電極７３の上層部にシリサイド領域７４ｓ及びシリサイド領域１３ｓがそれぞれ形成される。
【０１２３】
このように、ゲート酸化膜７２、ゲート電極７３、Ｎ+ソース・ドレイン領域７４、及びサイドウォール７６によって高電圧用ＮＭＯＳトランジスタＱ３が形成される。
【０１２４】
高電圧トランジスタ形成領域Ｅ２のＰＭＯＳ形成領域Ａ６において、Ｎウェル領域８１の表面上にゲート酸化膜８２が選択的に形成され、ゲート酸化膜８２上にＰ+型のゲート電極８３が形成される。ゲート電極８３の下方のチャネル領域を挟んでＰ+ソース・ドレイン領域８４，８４が形成され、Ｐ+ソース・ドレイン領域８４，８４間で対向する先端領域がそれぞれエクステンション部８４ｅとなる。
【０１２５】
また、ゲート電極８３の両側面にはサイドウォール８６，８６がそれぞれ形成される。さらに、Ｐ+ソース・ドレイン領域８４の表面内及びゲート電極８３の上層部にシリサイド領域８４ｓ及びシリサイド領域８３ｓがそれぞれ形成される。
【０１２６】
このように、ゲート酸化膜８２、ゲート電極８３、Ｐ+ソース・ドレイン領域８４、及びサイドウォール８６によって高電圧用ＰＭＯＳトランジスタＱ４が形成される。
【０１２７】
なお、図１９では図示していないが、高性能トランジスタ形成領域Ｅ１に形成される高性能トランジスタは、例えば図１で示した実施の形態１のＮＭＯＳトランジスタＱ１，ＰＭＯＳトランジスタＱ２と同様な構造で形成される。
【０１２８】
高電圧用ＮＭＯＳトランジスタＱ３及び高電圧用ＰＭＯＳトランジスタＱ４は、高性能用のＮＭＯＳトランジスタＱ１及びＰＭＯＳトランジスタＱ２に比べて、ゲート長が長く、ゲート酸化膜の膜厚が厚く、エクステンション領域を異なる条件で設定し、ポケット領域が形成されていない点が異なる。
【０１２９】
一方、可変容量形成領域Ｅ３のＮ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４にはＮ型可変容量Ｃ１及びＰ型可変容量Ｃ２がそれぞれ形成される。
【０１３０】
Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２は、基本的な構造は、図１で示した実施の形態１のＮ型可変容量Ｃ１及びＰ型可変容量Ｃ２と同様である。
【０１３１】
ただし、Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２は高電圧用ＮＭＯＳトランジスタＱ３及び高電圧用ＰＭＯＳトランジスタＱ４と比較して、エクステンション領域は同条件（少なくとも不純物濃度が同程度の条件）で、ＮＭＯＳトランジスタＱ１及びＰＭＯＳトランジスタＱ２のエクステンション領域より不純物濃度が濃くなるように形成され、ゲート長は同一に形成される。また、Ｎ型可変容量Ｃ１及びＰ型可変容量Ｃ２はＮＭＯＳトランジスタＱ１及びＰＭＯＳトランジスタＱ２と比較して、ゲート酸化膜の膜厚が同一に形成される。
【０１３２】
このような構造の実施の形態７の半導体装置は、高電圧用ＮＭＯＳトランジスタＱ３及びＮ型可変容量Ｃ１のエクステンション領域を同一工程で形成でき、高電圧用ＰＭＯＳトランジスタＱ４及びＰ型可変容量Ｃ２のエクステンション領域を同一工程で形成できるため、製造工程数を必要最小限に抑えてながら、直列抵抗成分を下げた可変容量を有する半導体装置を得ることができる。
【０１３３】
また、高電圧用トランジスタのエクステンション領域の不純物濃度をＬＤＤ領域として高性能トランジスタのエクステンション領域と同程度に形成する場合もある。この場合、注入エネルギーを高くして、エクステンション領域を深く形成する。
【０１３４】
したがって、可変容量のエクステンション領域を高電圧用トランジスタのエクステンション領域と同条件で比較的深く形成することにより、実施の形態６の半導体装置と同様な効果を得ることができる。
【０１３５】
＜実施の形態８＞
各々のチャネル領域が異なる不純物濃度に設定されたＭＯＳトランジスタ及び可変容量を有する構造の半導体装置が実施の形態８である。実施の形態８の半導体装置は、ＭＯＳトランジスタ及び可変容量それぞれのチャネル領域の不純物濃度を異なる濃度に設定することにより、閾値電圧の個別設定等、装置の設計自由度の向上を図ることができる。
【０１３６】
図２０はこの発明の実施の形態８である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。同図において、ＰＭＯＳ形成領域Ａ２に形成されるＰＭＯＳトランジスタＱ２は、図１で示した実施の形態１のＰＭＯＳトランジスタＱ２と同様である。
【０１３７】
一方、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ９は、エクステンション部３４ｅの近傍にＰ-ポケット領域３７を有し、Ｎ+取り出し電極領域３４，３４間のＮウェル領域３１が高濃度チャネル領域３１ｃとなっている。なお、他の構成は、図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１３８】
Ｎ型可変容量Ｃ９はＮウェル領域３１の他の領域よりＮ型の不純物濃度が高い高濃度チャネル領域３１ｃを有しており、この高濃度チャネル領域３１ｃがＰ-ポケット領域３７を打ち消して直列抵抗成分の低下を十分に補うことができるため、可変容量のＱ値を十分に高めることができる。
【０１３９】
このように、図２０で示した構造は、ＰＭＯＳトランジスタＱ２とＮ型可変容量Ｃ９との間でチャネル濃度を変える際、Ｎ型可変容量Ｃ９に高濃度チャネル領域３１ｃを設けることより可変容量のＱ値を高めている。すなわち、図２０で示した構造は、ＭＯＳトランジスタ及び可変容量それぞれのチャネル領域の不純物濃度を異なる濃度に設定して設計自由度の向上を図ったより望ましい例である。
【０１４０】
なお、高濃度チャネル領域３１ｃはＮウェル領域３１の形成後、さらにＮ型の不純物をＮウェル領域３１の上層部に注入することにより得る。すなわち、高濃度チャネル領域３１ｃの形成工程を別途必要とする。
【０１４１】
なお、図２０ではＰＭＯＳトランジスタ及びＮ型可変容量のみを示したが、ＮＭＯＳトランジスタとＰ型可変容量との間にも同様な構造で形成することは勿論、可能である。
【０１４２】
＜実施の形態９＞
図２１はこの発明の実施の形態９である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の製造方法の一部を示す断面図である。
【０１４３】
実施の形態９の半導体装置の製造方法では、ＭＯＳトランジスタ及び可変容量の双方にポケット領域を形成する。
【０１４４】
既存の方法に基づく形成工程を経て、１回目の不純物注入及び拡散処理によってＭＯＳトランジスタ側にソース・ドレイン領域、可変容量側に取り出し電極領域３４を形成した状態を前提としている。
【０１４５】
１回目の不純物注入及び拡散処理としては、Ｎ型不純物注入後に熱処理（例えば、９００〜１１００℃、Ｎ2雰囲気で１０〜１２０"（秒）のＲＴＡ(Rapid Thermal Anneal)）が考えられる。上記熱処理としては、Ｎ型不純物の注入により形成された結晶欠陥は回復している。
【０１４６】
以降の処理が実施の形態９の製造方法の固有の方法であり、実施の形態９では、さらに、ＭＯＳトランジスタに対しては行わず、可変容量に対してのみ、図２１に示すように、２回目の不純物注入及び拡散処理を行っている。図２１の例では２回目の不純物注入として、Ｎ型不純物イオン９１をゲート電極３３をマスクとして注入し、熱処理を行うことにより、Ｎ+取り出し電極領域３４ｈを形成し、Ｎ型可変容量Ｃ１５を最終的に得ている。
【０１４７】
２回目の不純物注入及び拡散処理としては、Ｎ型不純物注入後に比較的低温な５００〜８００℃で、１０〜１２０分程度のアニール処理が考えられる。
【０１４８】
可変容量に対してのみ２回目の不純物注入及び拡散処理を行い、拡散処理時の熱処理が上述したように比較的低温で行われるため、可変容量のウェル領域に２回目の不純物イオン注入による結晶欠陥が導入され、欠陥部分と不純物とが互いにカップリングして大きく拡散する現象であるＴＥＤ(Transient Enhanced Diffusion)が生じる。
【０１４９】
このＴＥＤ現象によって、Ｎ型可変容量Ｃ１５に形成されたＰ-ポケット領域３７とＮ+取り出し電極領域３４ｈの不純物が再度拡散する。その結果、Ｐ-ポケット領域３７の存在が直列抵抗の低下を招く程の影響力を持たなくなり、Ｑ値の優れたＮ型可変容量Ｃ１５を得ることができる。
【０１５０】
なお、図２１ではＮ型可変容量Ｃ１５を示したが同様にＰ型可変容量についても適用できることは勿論である。
【０１５１】
＜実施の形態１０＞
図２２〜図２６はこの発明の実施の形態１０である、ＭＯＳトランジスタ及び可変容量を有する半導体装置におけるＮ型可変容量の製造方法を示す断面図である。以下、これらの図を参照して実施の形態１０のＮ型可変容量の製造処理手順を説明する。
【０１５２】
まず、図２２に示すように、Ｎウェル領域３１の表面上に選択的にゲート酸化膜３２、ゲート電極３３及びマスク用酸化膜５９からなる積層構造を得、この積層構造をマスクとして、Ｎ型及びＰ型の不純物を導入してＮ-エクステンション領域３８及びＰ-拡散領域３９をそれぞれ形成する。なお、ゲート電極３３の形成材料としてはポリシリコンを用いる。
【０１５３】
次に、図２３に示すように、ゲート電極３３に対して、等方性のポリシリコンエッチング処理を施して、ゲート電極３３のゲート長方向における周辺領域を一部除去し、ゲート長が短くなったゲート電極３３ｎを得る。
【０１５４】
その後、図２４に示すように、酸化膜に対するウェットエッチングをマスク用酸化膜５９及びゲート酸化膜３２に対して施し、マスク用酸化膜５９及びゲート酸化膜３２を縮小したマスク用酸化膜５９ｎ及びゲート酸化膜３２ｎを得る。
【０１５５】
そして、図２５に示すように、ゲート電極３３ｎの側面にサイドウォール３６を形成する。
【０１５６】
次に、図２６に示すように、ゲート電極３３ｎ及びサイドウォール３６をマスクとしてＮ型不純物イオン７５を注入して拡散することにより、Ｎ+取り出し電極領域３４ｄを得る。Ｎ+取り出し電極領域３４ｄはＰ-拡散領域３９の全てを含む領域に形成され、Ｎ型の不純物濃度がＰ-拡散領域３９のＰ型の不純物濃度よりも高いため、Ｐ-拡散領域３９の影響を完全に打ち消すことができる。すなわち、完成後の可変容量にはポケット領域は存在しなくなる。
【０１５７】
このように、実施の形態１０ではゲート電極のゲート長を短くした後にサイドウォールを形成して取り出し電極領域を形成することにより、完成した装置上においてポケット領域が存在しない構造にすることができるため、ポケット領域形成工程が含まれていてもＱ値の優れたＮ型可変容量を得ることができる。
【０１５８】
なお、実施の形態１０ではＮ型可変容量の製造方法を示したが同様にＰ型可変容量についても製造することができることは勿論である。
【０１５９】
＜実施の形態１１＞
図２７はこの発明の実施の形態１１である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。同図において、ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１は、図１で示した実施の形態１のＮＭＯＳトランジスタＱ１と同様である。
【０１６０】
一方、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ１ｗは、ゲート酸化膜３２ｗの膜厚をゲート酸化膜１２の膜厚より厚くした点が異なっている。なお、他の構成は、図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１６１】
ＬＣ型のＶＣＯの発振周波数ｆは以下の(2)式で決定するため、高い周波数で発振する発振器を作るには可変容量の容量成分を小さくする方が望ましい。
【０１６２】
【数２】
しかしながら、小さなパターンで可変容量を製造すると、直列の寄生抵抗が大きくなるという問題がある。
【０１６４】
そこで、図２７に示すように、ゲート酸化膜３２ｗの膜厚を、ゲート酸化膜１２の膜厚より厚く形成することにより、パターンサイズを変えることなく、すなわち、寄生抵抗成分を大きくことなく、可変容量の容量成分を小さくすることができる。さらに、前述した(1)式より、容量成分を小さくすることによりＱ値の向上も図ることができる。
【０１６５】
また、実施の形態７の半導体装置のように、高性能トランジスタに加え高電圧用トランジスタを有する場合、ゲート酸化膜の膜厚が高性能トランジスタより厚い高電圧用トランジスタのゲート酸化膜形成時にゲート酸化膜３２ｗを形成することにより、製造工程数を増やすことなく、膜厚が高性能トランジスタより薄いゲート酸化膜３２ｗを得ることができる。
【０１６６】
なお、図２７ではＮＭＯＳトランジスタ及びＮ型可変容量のみを示したが、ＰＭＯＳトランジスタとＰ型可変容量との間にも同様な構造で形成することは勿論、可能である。
【０１６７】
＜実施の形態１２＞
（第１の態様）
図２８はこの発明の実施の形態１２である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の第１の態様の構造を示す断面図である。同図において、ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１は、図１で示した実施の形態１のＮＭＯＳトランジスタＱ１と同様である。
【０１６８】
一方、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ１Ｌは、ゲート酸化膜３２Ｌの材質をゲート酸化膜１２の材質より誘電率より低くものを用いて形成した点が異なっている。なお、他の構成は、図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１６９】
なお、ゲート酸化膜３２Ｌを得るには、例えば、Ｎ型可変容量Ｃ１Ｌのゲート酸化膜３２に対してのみＦ（フッ素）を注入する等の方法が考えられる。
【０１７０】
このように、実施の形態１２の第１の態様では、寄生抵抗成分を大きくことなく、可変容量の容量成分を小さくすることができるため、実施の形態１１と同様の効果を奏する。
【０１７１】
なお、図２８ではＮＭＯＳトランジスタ及びＮ型可変容量のみを示したが、ＰＭＯＳトランジスタとＰ型可変容量との間にも同様な構造で形成することは勿論、可能である。
【０１７２】
（第２の態様）
図２９はこの発明の実施の形態１２である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の第２の態様の構造を示す断面図である。同図において、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ１ｗは、ゲート酸化膜３２ｗの膜厚をゲート酸化膜１２の膜厚より厚くした点が異なっている。なお、他の構成は図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１７３】
ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１は、シリコン酸化膜よりも高い誘電率を有するHigh-ｋ材料を用いてゲート絶縁膜１２Ｈを形成した点、ゲート絶縁膜１２Ｈをゲート酸化膜３２ｗと同程度の膜厚で形成した点が異なっている。なお、他の構成は、図１で示した実施の形態１のＮＭＯＳトランジスタＱ１と同様である。
【０１７４】
なお、High-ｋ材料としては、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、Ａｌ2Ｏ3、ＨｆＯ2、ＺｒＯ2等が考えられる。
【０１７５】
このように、実施の形態１２の第１の態様では、寄生抵抗成分を大きくことなく、可変容量の容量成分を小さくすることができるため、実施の形態１１と同様の効果を奏する。
【０１７６】
ゲート絶縁膜１２Ｈの膜厚をゲート酸化膜３２ｗと同程度であるため、ゲート絶縁膜１２Ｈ及びゲート酸化膜３２ｗを同一工程で製造することにより、製造工程数を増やすことなく、膜厚が高性能トランジスタより薄いゲート酸化膜３２ｗを得ることができる。この際、ゲート絶縁膜１２ＨをHigh-ｋ材料で形成することにより、ＮＭＯＳトランジスタＱ１Ｈの電気的特性に悪影響は生じない。
【０１７７】
なお、図２９ではＮＭＯＳトランジスタ及びＮ型可変容量のみを示したが、ＰＭＯＳトランジスタとＰ型可変容量との間にも同様な構造で形成することは勿論、可能である。
【０１７８】
＜実施の形態１３＞
図３０はこの発明の実施の形態１３である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。同図において、Ｎ型可変容量形成領域Ａ３に形成されるＮ型可変容量Ｃ１ｐは、Ｎウェル領域３１の上層部にポーラスシリコン層８が形成された点が異なっている。なお、他の構成は、図１で示した実施の形態１のＮ型可変容量Ｃ１と同様である。
【０１７９】
ポーラスシリコン層８を設けることにより、シリコンの実効的な誘電率が下がるため、Ｎ型可変容量Ｃ１ｐの容量成分を小さくすることができる。ただし、空孔が連続的に形成され、Ｎウェル領域３１の上層部における空孔の占める割合（空孔率）が高くなりすぎるとＮウェル領域３１の抵抗が上昇してしまうため、空孔率は５０％以下に抑える方が望ましい。
【０１８０】
このように、実施の形態１３は、寄生抵抗成分をさほど大きくことなく、可変容量の容量成分を小さくすることができるため、実施の形態１１と同様の効果を奏する。
【０１８１】
なお、図３０ではＮ型可変容量のみを示したが、Ｐ型可変容量も同様な構造で形成することは勿論、可能である。
【０１８２】
（ポーラスシリコン層の形成）
図３１〜図３５は、例えば、特開2000−307112公報に開示された、ポーラスシリコン層の形成方法を示す断面図である。以下、これらの図を参照して、ポーラスシリコン層の形成処理手順を説明する。
【０１８３】
まず、図３１に示すように、陽極化成により、Ｎ型のシリコン基板６の上面内にポーラスシリコン層７を形成する。具体的には、シリコン基板６を化成層１５１内でＨＦ溶液１５２中に浸し、上部の白金電極１５３を陰極、下部の白金電極１５４を陽極として、シリコン基板６に電流を流す。条件は、化成時間３０秒、化成電流密度１０ｍＡ／ｃｍ2とする。これにより、図３２に示すように、シリコン基板６の上面が多孔質化され、シリコン基板６の上面内に、０．２μｍ程度の膜厚を有するポーラスシリコン層７が形成される。
【０１８４】
図３３は、ポーラスシリコン層７の形状を具体的に示す断面図である。ポーラスシリコン層７は図３３のようには入り組んだ形状となるが（より具体的には、実際には後述する文献２のpp470、Fig.4、あるいは文献３のpp379、Fig.2を参照されたい）、本明細書においては、図３２に示したようにポーラスシリコン層７の形状を簡略化して記載する。なお、ポーラスシリコン層７の膜厚は化成時間及び化成電流密度によって制御することができ、また、ポーラスシリコン層７の空孔率（シリコン部７ａと空孔部７ｂとの比に相当する密度）はＨＦ溶液１５２の濃度によって制御することができる（ＳＯＩ構造形成技術、pp181-185、古川静二郎著、1987年、産業図書：（文献１）参照）。
【０１８５】
次に、熱処理に対するポーラスシリコン層７の多孔質構造の安定性を確保するために、温度４００℃程度の低温で予備酸化を行う。次に、後の工程で形成されるエピタキシャル層９の結晶欠陥量を削減するために、水素雰囲気中で数秒間、温度１０００℃以上の熱処理を行う。すると、ポーラスシリコン層７の表面エネルギーの極小化によって表面原子の移動度が劇的に高められ、表面の自然酸化に起因してポーラスシリコン層７の上面内に生じていた表面孔（図示しない）が還元除去される。その結果、図３４に示すように、ポーラスシリコン層７の上面が十分に平滑化されたポーラスシリコン層８が形成される。
【０１８６】
ここで、ポーラスシリコン層８の上面は、シリコン基板６の単結晶構造を維持しており、シリコン基板６と同様の結晶方位を有している。そこで、図３５に示すように、エピタキシャル成長法によって、ポーラスシリコン層８の上面上に、１００ｎｍ程度の膜厚を有するエピタキシャル層９を形成する。なお、ポーラスシリコン層上へのシリコンのエピタキシャル成長については、「シリコンの科学、pp467-475、大見忠弘他監修、REALIZE INC.」（文献２）、 「IEICE TRANS. ELECTRON., VOL.E80-C, NO.3, MARCH 1997, K.SAKAGUCHI et al, pp378-387」（文献３）、「Extended Abstracts of the 1998 International Conference on Solid State Devices and Materials, Hiroshima, 1998, pp302-303」（文献４）を参照されたい。
【０１８７】
なお、実施の形態１３ではＮ型可変容量形成領域Ａ３及びＰ型可変容量形成領域Ａ４に対して選択的にポーラスシリコン層８を形成している。このように、部分的にポーラスシリコン化する場合は、図３１で示す陽極化成時にＮＭＯＳ形成領域Ａ１及びＰＭＯＳ形成領域Ａ２の表面をレジストマスクで覆い、ポーラスシリコン層７が形成されないようにすることにより実現する。
【０１８８】
【発明の効果】
以上説明したように、この発明における請求項１、請求項３及び請求項５記載の半導体装置の絶縁ゲート型トランジスタは第１の不純物領域を有することにより、ショートチャネル効果を抑制することができる。
【０１８９】
一方、絶縁ゲート型容量は、容量用ボディー領域側における取り出し電極領域の近傍領域において、取り出し電極と容量用ボディー領域は同一導電型で容量用ゲート電極の下で接するため、電気的特性の劣化が生じることはない。
【０１９０】
その結果、絶縁ゲート型トランジスタ及び絶縁ゲート型容量のそれぞれ電気的特性を共に劣化させない構造の半導体装置を得ることができる。
【０１９１】
請求項２、請求項４及び請求項６記載の半導体装置は、容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であるため、直列抵抗成分が劣化しない構造の絶縁ゲート型容量を得ることができる。
【０１９５】
さらに、請求項１及び請求項２記載の半導体装置において、容量用エクステンション部はトランジスタ用エクステンション部より不純物濃度が高濃度に設定されるため、絶縁ゲート型容量の直列抵抗成分の低減化を図ることができる。
【０１９７】
さらに、請求項３及び請求項４記載の半導体装置において、容量用エクステンション部は第１のトランジスタ用エクステンション部より不純物濃度が高濃度に設定されるため、絶縁ゲート型容量の直列抵抗成分の低減化を図ることができる。
【０１９８】
加えて、容量用エクステンション部は第２のトランジスタ用エクステンション部と不純物濃度が同程度に設定されるため、容量用エクステンション部及び第２のトランジスタ用エクステンション部を同時に形成できる分、製造工程数の低減化を図ることができる。
【０２０２】
さらに、請求項５及び請求項６記載の半導体装置の容量用ボディー領域は空孔部を有するため、その分、小さい容量値を得ることができる。
請求項７記載の半導体装置は、取り出し電極領域と逆の導電型の領域を有していないため、容量値の見積もり精度が劣化しない構造の絶縁ゲート型容量を得ることができる。
【０２０３】
この発明における請求項８記載の半導体装置において、容量用ボディー領域の表面における不純物濃度とトランジスタ用ボディー領域の表面における不純物濃度とは異なる濃度に設定されるため、装置の設計自由度の向上を図ることができる。
【０２０４】
請求項９記載の半導体装置において、容量用ボディー領域の表面における不純物濃度は、トランジスタ用ボディー領域の表面における不純物濃度より高濃度に設定されるため、第２の不純物領域による抵抗成分の劣化を補うことができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の構造を示す断面図である。
【図２】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図３】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図４】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図５】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図６】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図７】 実施の形態１の半導体装置の製造方法を示す断面図である。
【図８】 この発明の実施の形態２である半導体装置の構造を示す断面図である。
【図９】 実施の形態２のＮ型可変容量の高周波電流による影響を示す説明図である。
【図１０】 ＳＯＩ基板に作り込まれたポケット領域を有するＮ型可変容量の高周波電流による影響を示す説明図である。
【図１１】 この発明の実施の形態３である半導体装置の構造を示す断面図である。
【図１２】 実施の形態４の半導体装置の製造方法を示す断面図である。
【図１３】 実施の形態４の半導体装置の製造方法を示す断面図である。
【図１４】 実施の形態４の半導体装置の製造方法を示す断面図である。
【図１５】 実施の形態４の半導体装置の製造方法を示す断面図である。
【図１６】 この発明の実施の形態５である半導体装置の構造を示す断面図である。
【図１７】 この発明の実施の形態６である半導体装置の構造を示す断面図である。
【図１８】 この発明の実施の形態７である半導体装置のレイアウト構成を示す説明図である。
【図１９】 実施の形態７の半導体装置における高電圧トランジスタ形成領域及び可変容量形成領域の構造を示す断面図である。
【図２０】 この発明の実施の形態８である半導体装置の構造を示す断面図である。
【図２１】 この発明の実施の形態９である、ＭＯＳトランジスタ及び可変容量を有する半導体装置の製造方法の一部を示す断面図である。
【図２２】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２３】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２４】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２５】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２６】 実施の形態１０の半導体装置におけるＮ型可変容量の製造方法を示す断面図である。
【図２７】 この発明の実施の形態１１である半導体装置の構造を示す断面図である。
【図２８】 この発明の実施の形態１２である半導体装置の第１の態様の構造を示す断面図である。
【図２９】 この発明の実施の形態１２である半導体装置の第２の態様の構造を示す断面図である。
【図３０】 この発明の実施の形態１３である半導体装置の第１の態様の構造を示す断面図である。
【図３１】 ポーラスシリコン層の形成方法を示す断面図である。
【図３２】 ポーラスシリコン層の形成方法を示す断面図である。
【図３３】 ポーラスシリコン層の形成方法を示す断面図である。
【図３４】 ポーラスシリコン層の形成方法を示す断面図である。
【図３５】 ポーラスシリコン層の形成方法を示す断面図である。
【図３６】 従来のポケット領域付きＭＯＳトランジスタの製造方法を示す断面図である。
【図３７】 従来のポケット領域付きＭＯＳトランジスタの製造方法を示す断面図である。
【図３８】 可変容量の構造を示す断面図である。
【図３９】 可変容量の容量値設定動作を示す説明図である。
【図４０】 可変容量の容量値設定動作を示す説明図である。
【図４１】 図３８で示した可変容量の等価回路を示す回路図である。
【符号の説明】
１ 半導体基板、３ 支持基板、４ 埋め込み酸化膜、５ ＳＯＩ層、８ ポーラスシリコン層、１１，３０，４１ Ｐウェル領域、２１，３１，４０ Ｎウェル領域、１４ Ｎ+ソース・ドレイン領域、１７ Ｐ-ポケット領域、２４ Ｐ+ソース・ドレイン領域、２７ Ｎ-ポケット領域、３１ｃ 高濃度チャネル領域３１ｃ、１２Ｈ，３２ｗ，３２Ｌ， ゲート酸化膜、３４，３５ Ｎ+取り出し電極領域、４４，４５ Ｐ+取り出し電極領域、Ｃ１，Ｃ３，Ｃ５，Ｃ７，Ｃ９Ｎ型可変容量、Ｃ２，Ｃ４，Ｃ６，Ｃ８ Ｐ型可変容量、Ｑ１ ＮＭＯＳトランジスタ、Ｑ２ ＰＭＯＳトランジスタ、Ｑ３ 高電圧用ＮＭＯＳトランジスタ、Ｑ４ 高電圧用ＰＭＯＳトランジスタ。
Claims (9)
- 半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、
前記絶縁ゲート型トランジスタは、
前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、
前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、
前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、
前記絶縁ゲート型容量は、
前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、
前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、
前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、
前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、
前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、
前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出したトランジスタ用エクステンション部を有し、
前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、
前記容量用エクステンション部は前記トランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型であることを特徴とする、
半導体装置。 - 半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、
前記絶縁ゲート型トランジスタは、
前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、
前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、
前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、
前記絶縁ゲート型容量は、
前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、
前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、
前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、
前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、
前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、
前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出したトランジスタ用エクステンション部を有し、
前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、
前記容量用エクステンション部は前記トランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型であることを特徴とする、
半導体装置。 - 半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、
前記絶縁ゲート型トランジスタは、
前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、
前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、
前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、
前記絶縁ゲート型容量は、
前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、
前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、
前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、
前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、
前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、
前記絶縁ゲート型トランジスタは第１及び第２のトランジスタを含み、
前記第１のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第１のトランジスタ用エクステンション部を有し、
前記第２のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第２のトランジスタ用エクステンション部を有し、
前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、
前記容量用エクステンション部は前記第２のトランジスタ用エクステンション部と不純物濃度が同程度で、かつ前記第１のトランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型であることを特徴とする、
半導体装置。 - 半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、
前記絶縁ゲート型トランジスタは、
前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、
前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、
前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、
前記絶縁ゲート型容量は、
前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、
前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、
前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、
前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、
前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、
前記絶縁ゲート型トランジスタは第１及び第２のトランジスタを含み、
前記第１のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第１のトランジスタ用エクステンション部を有し、
前記第２のトランジスタの前記ソース・ドレイン領域は上層部が前記トランジスタ用ボディー領域側に一部突出した第２のトランジスタ用エクステンション部を有し、
前記取り出し電極領域は上層部が前記容量用ボディー領域側に一部突出した容量用エクステンション部を有し、
前記容量用エクステンション部は前記第２のトランジスタ用エクステンション部と不純物濃度が同程度で、かつ前記第１のトランジスタ用エクステンション部より不純物濃度が高濃度に設定されて、前記ソース・ドレイン領域と前記取り出し電極領域とは同一導電型であることを特徴とする、
半導体装置。 - 半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、
前記絶縁ゲート型トランジスタは、
前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、
前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、
前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、
前記絶縁ゲート型容量は、
前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、
前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、
前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、
前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域を有し、かつ、
前記絶縁ゲート型容量は、前記取り出し電極と前記容量用ボディー領域とは同一導電型で容量用ゲート電極の下で接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、
前記容量用ボディー領域は空孔部を有し、前記トランジスタ用ボディー領域は空孔部を有していない、
半導体装置。 - 半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、
前記絶縁ゲート型トランジスタは、
前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、
前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、
前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域とを含み、
前記絶縁ゲート型容量は、
前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、
前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、
前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成され、同電位となる取り出し電極領域とを含み、
前記絶縁ゲート型トランジスタは、前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の不純物領域を有し、かつ、
前記絶縁ゲート型容量は、前記容量用ボディー領域と前記取り出し電極領域とはその間に他の不純物領域を介さず、直接接し、前記容量用ゲート電極と前記容量用ボディー領域とは同一導電型であり、
前記容量用ボディー領域は空孔部を有し、前記トランジスタ用ボディー領域は空孔部を有していない、
半導体装置。 - 請求項１ないし請求項６のうち、いずれか１項記載の半導体装置であって、
前記容量用ボディー領域及び前記取り出し電極領域は互いに異なる導電型で形成される、
半導体装置。 - 半導体基板に作り込まれる絶縁ゲート型トランジスタ及び絶縁ゲート型容量を含む半導体装置であって、
前記絶縁ゲート型トランジスタは、
前記半導体基板上に選択的に形成されるトランジスタ用ゲート絶縁膜と、
前記トランジスタ用ゲート絶縁膜上に形成されるトランジスタ用ゲート電極と、
前記半導体基板の表面内における前記トランジスタ用ゲート電極下のトランジスタ用ボディー領域を挟んで形成されるソース・ドレイン領域と、
前記ソース・ドレイン領域から前記トランジスタ用ボディー領域の一部にかけて形成される、前記ソース・ドレイン領域と逆の導電型の第１の不純物領域とを含み、
前記絶縁ゲート型容量は、
前記半導体基板上に選択的に形成される容量用ゲート絶縁膜と、
前記容量用ゲート絶縁膜上に形成される容量用ゲート電極と、
前記半導体基板の表面内における前記容量用ゲート電極下の容量用ボディー領域を挟んで形成される取り出し電極領域と、
前記取り出し電極領域から前記容量用ボディー領域の一部にかけて形成される、前記取り出し電極領域と逆の導電型の第２の不純物領域とを含み、
前記容量用ボディー領域と前記取り出し電極領域と前記トランジスタ用ボディー領域とは同一導電型であり、
前記容量用ボディー領域の表面における不純物濃度が前記トランジスタ用ボディー領域の表面における不純物濃度より高い濃度に設定されることを特徴とする、
半導体装置。 - 請求項８記載の半導体装置であって、
前記容量用ボディー領域の表面における不純物濃度は、前記トランジスタ用ボディー領域の表面における不純物濃度より高濃度に設定されることを特徴とする、
半導体装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254516A JP5073136B2 (ja) | 2001-08-24 | 2001-08-24 | 半導体装置 |
| TW091115912A TW550809B (en) | 2001-08-24 | 2002-07-17 | Semiconductor device and method of manufacturing the same |
| US10/200,523 US7157765B2 (en) | 2001-08-24 | 2002-07-23 | Semiconductor device including insulated gate type transistor with pocket regions and insulated gate type capacitor with no region of reverse conductivity type |
| DE10237524A DE10237524A1 (de) | 2001-08-24 | 2002-08-16 | Halbleitervorrichtung mit Isolierschichttransistor und Isolierschichtkapazität und Verfahren zu deren Herstellung |
| KR10-2002-0049126A KR100497036B1 (ko) | 2001-08-24 | 2002-08-20 | 반도체장치 및 그 제조방법 |
| US11/220,583 US7176515B2 (en) | 2001-08-24 | 2005-09-08 | Semiconductor device including insulated gate type transistor and insulated gate type capacitance having protruded portions |
| US11/493,828 US20060267105A1 (en) | 2001-08-24 | 2006-07-27 | Semiconductor device including insulated gate type transistor and insulated gate type capacitance, and method of manufacturing the same |
| US11/621,177 US7456464B2 (en) | 2001-08-24 | 2007-01-09 | Semiconductor device including insulated gate type transistor and insulated gate type variable capacitance, and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254516A JP5073136B2 (ja) | 2001-08-24 | 2001-08-24 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003068869A JP2003068869A (ja) | 2003-03-07 |
| JP2003068869A5 JP2003068869A5 (ja) | 2008-10-09 |
| JP5073136B2 true JP5073136B2 (ja) | 2012-11-14 |
Family
ID=19082670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254516A Expired - Fee Related JP5073136B2 (ja) | 2001-08-24 | 2001-08-24 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US7157765B2 (ja) |
| JP (1) | JP5073136B2 (ja) |
| KR (1) | KR100497036B1 (ja) |
| DE (1) | DE10237524A1 (ja) |
| TW (1) | TW550809B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001091787A1 (en) * | 2000-06-02 | 2001-12-06 | University Of Connecticut Health Center | Complexes of alpha (2) macroglobulin and antigenic molecules for immunotherapy |
| JP5073136B2 (ja) * | 2001-08-24 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE10300687A1 (de) * | 2003-01-10 | 2004-07-22 | Infineon Technologies Ag | Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür |
| JP2004311858A (ja) * | 2003-04-10 | 2004-11-04 | Nec Electronics Corp | 半導体集積回路装置 |
| JP4371710B2 (ja) * | 2003-06-09 | 2009-11-25 | キヤノン株式会社 | 半導体基体、半導体装置及びこれらの製造方法 |
| US6961401B1 (en) * | 2003-06-26 | 2005-11-01 | Sportcraft, Ltd. | Retractable pedometer |
| US7279756B2 (en) * | 2004-07-21 | 2007-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof |
| US7714412B2 (en) * | 2004-08-27 | 2010-05-11 | International Business Machines Corporation | MOS varactor using isolation well |
| JP4541125B2 (ja) * | 2004-12-15 | 2010-09-08 | パナソニック株式会社 | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 |
| US7332407B2 (en) * | 2004-12-23 | 2008-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a semiconductor device with a high-k gate dielectric |
| JP2006202850A (ja) * | 2005-01-18 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7473675B2 (en) * | 2005-02-25 | 2009-01-06 | Solutions Biomed, Llc | Disinfectant systems and methods comprising a peracid, alcohol, and transition metal |
| US7507701B2 (en) * | 2005-02-25 | 2009-03-24 | Solutions Biomed, Llc | Aqueous disinfectants and sterilants including transition metals |
| JP2007251082A (ja) * | 2006-03-20 | 2007-09-27 | Ricoh Co Ltd | Ｌｏｃｏｓオフセット構造のｍｏｓトランジスタを含む半導体装置およびその製造方法 |
| US8178930B2 (en) * | 2007-03-06 | 2012-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure to improve MOS transistor on-breakdown voltage |
| JP2008288576A (ja) * | 2007-04-16 | 2008-11-27 | Nec Electronics Corp | 半導体装置 |
| KR100897818B1 (ko) * | 2007-06-08 | 2009-05-15 | 주식회사 동부하이텍 | 풀리 실리사이드 실리콘 게이트 및 그의 제조방법 |
| WO2009032203A1 (en) * | 2007-08-30 | 2009-03-12 | Solutions Biomed, Llc | Colloidal metal-containing skin sanitizer |
| US8464910B2 (en) | 2008-03-14 | 2013-06-18 | Solutions Biomed, Llc | Multi-chamber container system for storing and mixing fluids |
| US20100102393A1 (en) * | 2008-10-29 | 2010-04-29 | Chartered Semiconductor Manufacturing, Ltd. | Metal gate transistors |
| WO2010056881A1 (en) * | 2008-11-12 | 2010-05-20 | Solutions Biomed, Llc | Multi-chamber container system for storing and mixing liquids |
| US20100120913A1 (en) * | 2008-11-12 | 2010-05-13 | Larson Brian G | Resin catalyzed and stabilized peracid compositions and associated methods |
| US8716339B2 (en) * | 2008-11-12 | 2014-05-06 | Solutions Biomed, Llc | Two-part disinfectant system and related methods |
| US8665570B2 (en) * | 2009-03-13 | 2014-03-04 | Qualcomm Incorporated | Diode having a pocket implant blocked and circuits and methods employing same |
| JP5655534B2 (ja) * | 2009-12-18 | 2015-01-21 | 日本電波工業株式会社 | 電圧制御可変容量及び電圧制御発振器 |
| JP5592210B2 (ja) * | 2010-09-09 | 2014-09-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5512609B2 (ja) * | 2011-07-11 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US9570222B2 (en) * | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
| US9086709B2 (en) | 2013-05-28 | 2015-07-21 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
| US9484471B2 (en) * | 2014-09-12 | 2016-11-01 | Qorvo Us, Inc. | Compound varactor |
| US10382002B2 (en) | 2015-03-27 | 2019-08-13 | Tdk Corporation | Apparatus and methods for tunable phase networks |
| US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
| US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
| US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
| US9973155B2 (en) | 2015-07-09 | 2018-05-15 | Tdk Corporation | Apparatus and methods for tunable power amplifiers |
| US9978864B2 (en) * | 2015-12-03 | 2018-05-22 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
| KR102178025B1 (ko) * | 2016-08-09 | 2020-11-13 | 매그나칩 반도체 유한회사 | 감소된 레이아웃 면적을 갖는 otp 셀 |
| JP6917737B2 (ja) * | 2017-03-13 | 2021-08-11 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置の製造方法 |
| CN116446644A (zh) * | 2023-03-20 | 2023-07-18 | 中国建筑第四工程局有限公司 | 超高层钢结构边梁下挂薄壁板施工工法 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51114883A (en) * | 1975-04-02 | 1976-10-08 | Seiko Epson Corp | Mos variable capacitance element incorporated in ic |
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| JPS57113264A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Manufacture of mis type capacitor |
| US4597824A (en) * | 1983-11-11 | 1986-07-01 | Kabushiki Kaisha Toshiba | Method of producing semiconductor device |
| US4701423A (en) * | 1985-12-20 | 1987-10-20 | Ncr Corporation | Totally self-aligned CMOS process |
| JPS6461070A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | Semiconductor device |
| JP2721909B2 (ja) * | 1989-01-18 | 1998-03-04 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH0437070A (ja) | 1990-05-31 | 1992-02-07 | Nec Kansai Ltd | 半導体装置 |
| JP2740038B2 (ja) | 1990-06-18 | 1998-04-15 | 株式会社東芝 | Ｍｏｓ（ｍｉｓ）型コンデンサー |
| US5171700A (en) * | 1991-04-01 | 1992-12-15 | Sgs-Thomson Microelectronics, Inc. | Field effect transistor structure and method |
| US5559044A (en) * | 1992-09-21 | 1996-09-24 | Siliconix Incorporated | BiCDMOS process technology |
| US5405790A (en) * | 1993-11-23 | 1995-04-11 | Motorola, Inc. | Method of forming a semiconductor structure having MOS, bipolar, and varactor devices |
| US5608258A (en) * | 1995-03-16 | 1997-03-04 | Zilog, Inc. | MOS precision capacitor with low voltage coefficient |
| US5736435A (en) * | 1995-07-03 | 1998-04-07 | Motorola, Inc. | Process for fabricating a fully self-aligned soi mosfet |
| US5534449A (en) * | 1995-07-17 | 1996-07-09 | Micron Technology, Inc. | Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry |
| US6004854A (en) | 1995-07-17 | 1999-12-21 | Micron Technology, Inc. | Method of forming CMOS integrated circuitry |
| KR0144242B1 (ko) | 1995-07-21 | 1998-07-01 | 김광호 | 반도체 메모리장치의 모오스 캐패시터의 크랙 방지구조 |
| JP4179483B2 (ja) * | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JPH10163337A (ja) * | 1996-11-28 | 1998-06-19 | Nec Corp | 半導体装置の製造方法 |
| JP3058119B2 (ja) | 1997-04-25 | 2000-07-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5926064A (en) | 1998-01-23 | 1999-07-20 | National Semiconductor Corporation | Floating MOS capacitor |
| JP3239853B2 (ja) * | 1998-08-25 | 2001-12-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6228696B1 (en) * | 1998-11-05 | 2001-05-08 | Vantis Corporation | Semiconductor-oxide-semiconductor capacitor formed in integrated circuit |
| US6258644B1 (en) * | 1999-02-08 | 2001-07-10 | Texas Instruments Incorporated | Mixed voltage CMOS process for high reliability and high performance core and I/O transistors with reduced mask steps |
| JP2000269522A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Corp | キャパシタ装置 |
| JP2000307112A (ja) | 1999-04-26 | 2000-11-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
| JP2001077336A (ja) * | 1999-09-01 | 2001-03-23 | Sumitomo Metal Ind Ltd | 基板評価用素子及びその製造方法 |
| JP2001093984A (ja) * | 1999-09-20 | 2001-04-06 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
| KR100351444B1 (ko) * | 1999-12-03 | 2002-09-09 | 주식회사 하이닉스반도체 | 모스트랜지스터의 소오스/드레인 형성방법 |
| JP2001176984A (ja) * | 1999-12-22 | 2001-06-29 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2001267497A (ja) * | 2000-03-14 | 2001-09-28 | Citizen Watch Co Ltd | 可変容量素子 |
| US7053465B2 (en) * | 2000-11-28 | 2006-05-30 | Texas Instruments Incorporated | Semiconductor varactor with reduced parasitic resistance |
| US6621128B2 (en) * | 2001-02-28 | 2003-09-16 | United Microelectronics Corp. | Method of fabricating a MOS capacitor |
| JP5073136B2 (ja) | 2001-08-24 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2001
- 2001-08-24 JP JP2001254516A patent/JP5073136B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-17 TW TW091115912A patent/TW550809B/zh not_active IP Right Cessation
- 2002-07-23 US US10/200,523 patent/US7157765B2/en not_active Expired - Lifetime
- 2002-08-16 DE DE10237524A patent/DE10237524A1/de not_active Ceased
- 2002-08-20 KR KR10-2002-0049126A patent/KR100497036B1/ko not_active Expired - Fee Related
-
2005
- 2005-09-08 US US11/220,583 patent/US7176515B2/en not_active Expired - Fee Related
-
2006
- 2006-07-27 US US11/493,828 patent/US20060267105A1/en not_active Abandoned
-
2007
- 2007-01-09 US US11/621,177 patent/US7456464B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7456464B2 (en) | 2008-11-25 |
| US7157765B2 (en) | 2007-01-02 |
| TW550809B (en) | 2003-09-01 |
| DE10237524A1 (de) | 2003-03-13 |
| US20060006434A1 (en) | 2006-01-12 |
| KR100497036B1 (ko) | 2005-06-23 |
| US20070108494A1 (en) | 2007-05-17 |
| JP2003068869A (ja) | 2003-03-07 |
| US20060267105A1 (en) | 2006-11-30 |
| US7176515B2 (en) | 2007-02-13 |
| KR20030017345A (ko) | 2003-03-03 |
| US20030042548A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5073136B2 (ja) | 半導体装置 | |
| US7608879B2 (en) | Semiconductor device including a capacitance | |
| US7494861B2 (en) | Method for metal gated ultra short MOSFET devices | |
| CN100487908C (zh) | 沟道区中具有硅和碳层的晶体管 | |
| US9318555B2 (en) | Fabrication of graphene nanoelectronic devices on SOI structures | |
| CN102804387B (zh) | 薄box金属背栅极薄soi器件及其制备方法 | |
| CN100481504C (zh) | Mos晶体管、cmos集成电路器件及相关制造方法 | |
| US7671426B2 (en) | Metal insulator semiconductor transistor using a gate insulator including a high dielectric constant film | |
| US6358815B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN101604691A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1194395C (zh) | 制造绝缘层上硅的金属氧化物半导体场效应晶体管的方法 | |
| KR100503937B1 (ko) | 반도체장치 | |
| US8877619B1 (en) | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom | |
| US7625787B2 (en) | Thin silicon-on-insulator high voltage transistor with body ground | |
| US20060022281A1 (en) | Semiconductor device | |
| JPH1070280A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080822 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |