JP6917737B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6917737B2 JP6917737B2 JP2017047171A JP2017047171A JP6917737B2 JP 6917737 B2 JP6917737 B2 JP 6917737B2 JP 2017047171 A JP2017047171 A JP 2017047171A JP 2017047171 A JP2017047171 A JP 2017047171A JP 6917737 B2 JP6917737 B2 JP 6917737B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oxide film
- region
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 365
- 238000004519 manufacturing process Methods 0.000 title claims description 256
- 239000000758 substrate Substances 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 64
- 238000000926 separation method Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 239000007789 gas Substances 0.000 description 117
- 239000010410 layer Substances 0.000 description 114
- 150000004767 nitrides Chemical class 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 229910052814 silicon oxide Inorganic materials 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 238000000059 patterning Methods 0.000 description 27
- 238000012546 transfer Methods 0.000 description 27
- 238000002347 injection Methods 0.000 description 26
- 239000007924 injection Substances 0.000 description 26
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 24
- 230000006870 function Effects 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- 238000005530 etching Methods 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 16
- 238000007254 oxidation reaction Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000010306 acid treatment Methods 0.000 description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 229910017052 cobalt Inorganic materials 0.000 description 7
- 239000010941 cobalt Substances 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- CGRVKSPUKAFTBN-UHFFFAOYSA-N N-silylbutan-1-amine Chemical compound CCCCN[SiH3] CGRVKSPUKAFTBN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 235000019439 ethyl acetate Nutrition 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
図1〜図153及び図154〜図184は、第1の実施の形態を説明するそれぞれ断面図、平面図である。
第1の実施の形態にて半導体装置の製造工程を説明した。第1の実施の形態の一部の工程を変更しても、同様に半導体装置を製造することができる。以下、第1の実施の形態の変形例として、半導体装置の製造工程を断面図、平面図に沿って詳細に説明する。なお、第1の実施の形態と同じ要素について、同じ符号を付す。
図190〜図198及び図199〜図203は、第2の実施の形態を説明するそれぞれ断面図、平面図である。第2の実施の形態は、第1の実施の形態と、同様な工程を経つつ、さらに高耐圧トランジスタのオン特性を改善するものである。特性を改善するために、一部のマスクパターンの変更と、サイドウォール形状の加工形状の変更が行われる。
図204は、第3の実施の形態を説明する図である。具体的には、第1の実施の形態、および、第2の実施の形態で説明した製造方法を含む製造方法で製造される半導体装置を例示する。
半導体基板の上に、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および、フラッシュメモリトランジスタを有する半導体装置の製造方法であって、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域を画定させる素子分離を形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域にウェルと、チャネルとを形成する工程と、
前記フラッシュメモリトランジスタの領域に、トンネル酸化層と、電荷蓄積層とを形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域に第1の酸化膜を形成する工程と、
前記第1のトランジスタ、および、前記第2のトランジスタの領域の前記第1の酸化膜を除去する工程と、
前記半導体基板を酸化することにより、前記第1のトランジスタ、および、前記第2のトランジスタの領域に第2の酸化膜を形成しつつ、前記第3のトランジスタの領域の前記第1の酸化膜と前記半導体基板との間に第1の酸化層を加えて第3の酸化膜を形成する工程と、
前記第1のトランジスタの領域の前記第2の酸化膜を除去する工程と、
前記半導体基板を酸化することにより、前記第1のトランジスタの領域に第4の酸化膜を形成しつつ、前記第2のトランジスタの領域の前記第2の酸化膜と前記半導体基板との間に第2の酸化層を加えて第5の酸化膜を形成するとともに、前記第3のトランジスタの領域の前記第1の酸化層と前記半導体基板との間に第3の酸化層を加えて第6の酸化膜を形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域にゲート電極を形成する工程と、
前記ゲート電極の両側の側壁にサイドウォール酸化膜を形成する工程と、
前記ゲート電極の両側の側方の前記半導体基板内に、ソース領域と、ドレイン領域を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
半導体基板の上に、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および、フラッシュメモリトランジスタを有する半導体装置の製造方法であって、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域を画定させる素子分離を形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域にウェルと、チャネルとを形成する工程と、
前記フラッシュメモリトランジスタの領域に、トンネル酸化層と、電荷蓄積層とを形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域に第1の酸化膜を形成する工程と、
前記第2のトランジスタの領域の前記第1の酸化膜を除去する工程と、
前記半導体基板を酸化することにより、前記第2のトランジスタの領域に第2の酸化膜を形成しつつ、前記第1のトランジスタ、および、前記第3のトランジスタの領域の前記第1の酸化膜と前記半導体基板との間に第1の酸化層を加えて第3の酸化膜を形成する工程と、
前記第1のトランジスタの領域の前記第3の酸化膜を除去する工程と、
前記半導体基板を酸化することにより、前記第1のトランジスタの領域に第4の酸化膜を形成しつつ、前記第2のトランジスタの領域の前記第2の酸化膜と前記半導体基板との間に第2の酸化層を加えて第5の酸化膜を形成するとともに、前記第3のトランジスタの領域の前記第1の酸化層と前記半導体基板との間に第3の酸化層を加えて第6の酸化膜を形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域にゲート電極を形成する工程と、
前記ゲート電極の両側の側壁にサイドウォール酸化膜を形成する工程と、
前記ゲート電極の両側の側方の前記半導体基板内に、ソース領域と、ドレイン領域を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記第4の酸化膜は第1のトランジスタのゲート絶縁膜として、前記第5の酸化膜は第2のトランジスタのゲート絶縁膜として、前記第6の酸化膜は第3のトランジスタのゲート絶縁膜として、前記ゲート電極と前記半導体基板との間で用いられることを特徴とする付記1又は2に記載の半導体装置の製造方法。
前記半導体基板上に、第4のトランジスタをさらに有し、
前記素子分離を形成する工程は、前記第4のトランジスタの領域を画定させることを含み、
前記ウェルと前記チャネルとを形成する工程は、前記第4のトランジスタの領域に前記ウェルと前記チャネルとを形成することを含み、
前記第1の酸化膜を形成する工程は、前記第4のトランジスタの領域に前記第1の酸化膜を形成することを含み、
前記第1の酸化膜を除去する工程は、前記第4のトランジスタの領域の前記第1の酸化膜を除去することを含み、
前記第3の酸化膜を形成する工程は、前記第4のトランジスタの領域に前記第2の酸化膜を形成することを含み、
前記第6の酸化膜を形成する工程は、前記第4のトランジスタの領域に前記第5の酸化膜を形成することを含み、
前記ゲート電極を形成する工程は、前記第4のトランジスタの領域に前記ゲート電極を形成することを含み、
前記サイドウォール酸化膜を形成する工程は、前記第4のトランジスタの領域にサイドウォール酸化膜を形成することを含み、
前記ソース領域と、ドレイン領域を形成する工程は、前記第4のトランジスタの領域に前記ソース領域と、前記ドレイン領域を形成することを含み、
前記第4のトランジスタは、前記フラッシュメモリトランジスタと組み合わせられて、フラッシュメモリセルとなることを特徴とする付記1乃至3のいずれか1項に記載の半導体装置の製造方法。
前記第5の酸化膜は第4のトランジスタのゲート絶縁膜として、前記ゲート電極と前記半導体基板との間で用いられることを特徴とする付記4に記載の半導体装置の製造方法。
前記第1の酸化膜を除去する工程は、前記フラッシュメモリトランジスタの領域おいて、平面視で前記電荷蓄積層を内包して前記第1の酸化膜を残すように前記第1の酸化膜を除去することを含む付記1乃至5のいずれか1項に記載の半導体装置の製造方法。
前記第3のトランジスタは、横方向拡散型トランジスタであることを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の製造方法。
前記素子分離を形成する工程は、前記第3のトランジスタの領域において、平面視で前記ゲート電極の一部に重なるように前記半導体基板内に形成された前記ドレイン領域に前記素子分離を設けること含む付記7に記載の半導体装置の製造方法。
前記サイドウォール酸化膜を形成する工程は、前記第3のトランジスタの領域において、平面視で前記ゲート電極の一部に重なるように前記サイドウォール酸化膜を形成することを含む付記7に記載の半導体装置の製造方法。
前記サイドウォール酸化膜を形成する工程は、前記ゲート電極の両側の側壁に前記サイドウォール酸化膜を形成する前に、前記第3のトランジスタの領域において、平面視で前記ゲート電極の一部に重なるマスクパターンを形成する工程を含む付記9に記載の半導体装置の製造方法。
前記フラッシュメモリトランジスタ用のウェル及びチャネルは、前記トンネル酸化層及び前記電荷蓄積層の形成前に形成し、
前記第1のトランジスタ用のウェル及びチャネル、前記第2のトランジスタ用のウェル及びチャネル、並びに前記第3のトランジスタ用のウェル及びチャネルは、前記トンネル酸化層及び前記電荷蓄積層の形成後に形成することを特徴とする付記1乃至10のいずれか1項に記載の半導体装置の製造方法。
2 メモリトランジスタ
3 p型低電圧トランジスタ
4 n型低電圧トランジスタ
5 p型中耐圧トランジスタ
6 n型中耐圧トランジスタ
7 第1のp型高耐圧トランジスタ
8 第1のn型高耐圧トランジスタ
9 第2のp型高耐圧トランジスタ
10 第2のn型高耐圧トランジスタ
20 半導体装置
31、301 半導体基板
32 初期酸化膜
33 第1の窒化膜
34、39、40、42、43、45、46、47、49、50、53、54、56、59、67、69、70、72、74、76、78、81、83、86 レジスト
35 素子分離溝
36 プラズマ酸化膜
37、302 素子分離
38 犠牲酸化膜
41 Pウェル
44 Nウェル
48 ディープNウェル
51 トンネル酸化膜
52 第2の窒化膜
55 CVD酸化膜
57 第1の熱酸化膜
58 第1の界面酸化層
60 第2の熱酸化膜
61 第2の界面酸化層
62 第3の熱酸化膜
63 第3の界面酸化層
64 第4の熱酸化膜
65 酸化層
66 ゲート電極膜
68a〜68j、303b ゲート電極
71 第1のフラッシュメモリセルLDD層
73a n型中耐圧トランジスタのLDD層
73b n型高耐圧トランジスタのLDD層
75a p型中耐圧トランジスタのLDD層
75b 第2のフラッシュメモリセルLDD層
75c p型高耐圧トランジスタLDD層
77 n型低電圧トランジスタLDD層
79 p型低電圧トランジスタLDD層
80 サイドウォール酸化膜
82 PSD層
84 NSD層
85 コバルトシリサイド膜
87、88 部分
100、103、106、109、112、115、118、122 ゲート
101、104、107、110、113、116、119、123 ソース
102、105、108、111、114、117、120、124 ドレイン
121 第1のタップ
125 第2のタップ
201〜223 パターン
303a ゲート絶縁膜
303c サイドウォール絶縁膜
303d ソース・ドレイン拡散層
304a、306a、308a、310a、312a、314a、316a、318a、320a、323b シリコン窒化膜
304b、306b、308b、310b、312b、314b、316b、318b、320b、323a シリコン酸化膜
305、309、313、317、321 コンタクトホール
305a、321a グルーレイヤ
305b、307b、311b、315b、319b、321b、322b 金属層
307、311、315、319 溝
307a、311a、315a、319a、322a、322c バリアメタル膜
322 配線
323o 開口
Claims (11)
- 半導体基板の上に、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および、フラッシュメモリトランジスタを有する半導体装置の製造方法であって、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域を画定させる素子分離を形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域にウェルと、チャネルとを形成する工程と、
前記フラッシュメモリトランジスタの領域に、トンネル酸化層と、電荷蓄積層とを形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域に第1の酸化膜を形成する工程であって、前記第1のトランジスタ、前記第2のトランジスタおよび前記第3のトランジスタの領域において、前記第1の酸化膜は前記半導体基板の面上に形成され、前記フラッシュメモリトランジスタの領域において、前記第1の酸化膜は前記電荷蓄積層の面上に形成される、工程と、
前記第1のトランジスタ、および、前記第2のトランジスタの領域の前記第1の酸化膜を除去する工程と、
前記半導体基板を酸化することにより、前記第1のトランジスタ、および、前記第2のトランジスタの領域に第2の酸化膜を形成しつつ、前記第3のトランジスタの領域の前記第1の酸化膜と前記半導体基板との間に第1の酸化層を加えて第3の酸化膜を形成する工程と、
前記第1のトランジスタの領域の前記第2の酸化膜を除去する工程と、
前記半導体基板を酸化することにより、前記第1のトランジスタの領域に第4の酸化膜を形成しつつ、前記第2のトランジスタの領域の前記第2の酸化膜と前記半導体基板との間に第2の酸化層を加えて第5の酸化膜を形成するとともに、前記第3のトランジスタの領域の前記第1の酸化層と前記半導体基板との間に第3の酸化層を加えて第6の酸化膜を形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域にゲート電極を形成する工程と、
前記ゲート電極の両側の側壁にサイドウォール構造を形成する工程と、
前記ゲート電極の両側の側方の前記半導体基板内に、ソース領域と、ドレイン領域を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体基板の上に、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および、フラッシュメモリトランジスタを有する半導体装置の製造方法であって、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域を画定させる素子分離を形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域にウェルと、チャネルとを形成する工程と、
前記フラッシュメモリトランジスタの領域に、トンネル酸化層と、電荷蓄積層とを形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域に第1の酸化膜を形成する工程であって、前記第1のトランジスタ、前記第2のトランジスタおよび前記第3のトランジスタの領域において、前記第1の酸化膜は前記半導体基板の面上に形成され、前記フラッシュメモリトランジスタの領域において、前記第1の酸化膜は前記電荷蓄積層の面上に形成される、工程と、
前記第2のトランジスタの領域の前記第1の酸化膜を除去する工程と、
前記半導体基板を酸化することにより、前記第2のトランジスタの領域に第2の酸化膜を形成しつつ、前記第1のトランジスタ、および、前記第3のトランジスタの領域の前記第1の酸化膜と前記半導体基板との間に第1の酸化層を加えて第3の酸化膜を形成する工程と、
前記第1のトランジスタの領域の前記第3の酸化膜を除去する工程と、
前記半導体基板を酸化することにより、前記第1のトランジスタの領域に第4の酸化膜を形成しつつ、前記第2のトランジスタの領域の前記第2の酸化膜と前記半導体基板との間に第2の酸化層を加えて第5の酸化膜を形成するとともに、前記第3のトランジスタの領域の前記第1の酸化層と前記半導体基板との間に第3の酸化層を加えて第6の酸化膜を形成する工程と、
前記第1のトランジスタ、前記第2のトランジスタ、第3のトランジスタ、および、前記フラッシュメモリトランジスタの夫々の領域にゲート電極を形成する工程と、
前記ゲート電極の両側の側壁にサイドウォール構造を形成する工程と、
前記ゲート電極の両側の側方の前記半導体基板内に、ソース領域と、ドレイン領域を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第4の酸化膜は第1のトランジスタのゲート絶縁膜として、前記第5の酸化膜は第2のトランジスタのゲート絶縁膜として、前記第6の酸化膜は第3のトランジスタのゲート絶縁膜として、前記ゲート電極と前記半導体基板との間で用いられることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記半導体基板上に、第4のトランジスタをさらに有し、
前記素子分離を形成する工程は、前記第4のトランジスタの領域を画定させることを含み、
前記ウェルと前記チャネルとを形成する工程は、前記第4のトランジスタの領域に前記ウェルと前記チャネルとを形成することを含み、
前記第1の酸化膜を形成する工程は、前記第4のトランジスタの領域に前記第1の酸化膜を形成することを含み、
前記第1の酸化膜を除去する工程は、前記第4のトランジスタの領域の前記第1の酸化膜を除去することを含み、
前記第3の酸化膜を形成する工程は、前記第4のトランジスタの領域に前記第2の酸化膜を形成することを含み、
前記第6の酸化膜を形成する工程は、前記第4のトランジスタの領域に前記第5の酸化膜を形成することを含み、
前記ゲート電極を形成する工程は、前記第4のトランジスタの領域に前記ゲート電極を形成することを含み、
前記サイドウォール構造を形成する工程は、前記第4のトランジスタの領域に前記サイドウォール構造を形成することを含み、
前記ソース領域と、ドレイン領域を形成する工程は、前記第4のトランジスタの領域に前記ソース領域と、前記ドレイン領域を形成することを含み、
前記第4のトランジスタは、前記フラッシュメモリトランジスタと組み合わせられて、フラッシュメモリセルとなることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。 - 前記第5の酸化膜は第4のトランジスタのゲート絶縁膜として、前記ゲート電極と前記半導体基板との間で用いられることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第1の酸化膜を除去する工程は、前記フラッシュメモリトランジスタの領域おいて、平面視で前記電荷蓄積層を内包して前記第1の酸化膜を残すように前記第1の酸化膜を除去することを含む請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 前記第3のトランジスタは、横方向拡散型トランジスタであることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
- 前記素子分離を形成する工程は、前記第3のトランジスタの領域において、平面視で前記ゲート電極の一部に重なるように前記半導体基板内に形成された前記ドレイン領域に前記素子分離を設けること含む請求項7に記載の半導体装置の製造方法。
- 前記サイドウォール構造を形成する工程は、前記第3のトランジスタの領域において、平面視で前記ゲート電極の一部に重なるように前記サイドウォール構造を形成することを含む請求項7に記載の半導体装置の製造方法。
- 前記サイドウォール構造を形成する工程は、前記ゲート電極の両側の側壁に前記サイドウォール構造を形成する前に、前記第3のトランジスタの領域において、平面視で前記ゲート電極の一部に重なるマスクパターンを形成する工程を含む請求項9に記載の半導体装置の製造方法。
- 前記フラッシュメモリトランジスタ用のウェル及びチャネルは、前記トンネル酸化層及び前記電荷蓄積層の形成前に形成し、
前記第1のトランジスタ用のウェル及びチャネル、前記第2のトランジスタ用のウェル及びチャネル、並びに前記第3のトランジスタ用のウェル及びチャネルは、前記トンネル酸化層及び前記電荷蓄積層の形成後に形成することを特徴とする請求項1乃至10のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017047171A JP6917737B2 (ja) | 2017-03-13 | 2017-03-13 | 半導体装置の製造方法 |
US15/902,335 US10249637B2 (en) | 2017-03-13 | 2018-02-22 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017047171A JP6917737B2 (ja) | 2017-03-13 | 2017-03-13 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018152450A JP2018152450A (ja) | 2018-09-27 |
JP2018152450A5 JP2018152450A5 (ja) | 2020-07-09 |
JP6917737B2 true JP6917737B2 (ja) | 2021-08-11 |
Family
ID=63445072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017047171A Active JP6917737B2 (ja) | 2017-03-13 | 2017-03-13 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10249637B2 (ja) |
JP (1) | JP6917737B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111524961B (zh) | 2019-02-28 | 2021-02-02 | 长江存储科技有限责任公司 | 具有增大的击穿电压的高电压半导体器件及其制造方法 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE533178T1 (de) * | 1998-09-09 | 2011-11-15 | Texas Instruments Inc | Integrierter schaltkreis mit kondensator und diesbezügliches herstellungsverfahren |
FR2816108B1 (fr) * | 2000-10-30 | 2003-02-21 | St Microelectronics Sa | Procede de fabrication simultanee d'une paire de transistors a grilles isolees ayant respectivement un oxyde fin et un oxyde epais, et circuit integre correspondant comprenant une telle paire de transistors |
JP5073136B2 (ja) * | 2001-08-24 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN100334732C (zh) * | 2001-11-30 | 2007-08-29 | 株式会社瑞萨科技 | 半导体集成电路器件及其制造方法 |
JP2003203997A (ja) * | 2002-01-07 | 2003-07-18 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及びその製造方法 |
US7235835B2 (en) * | 2002-05-14 | 2007-06-26 | Sony Corporation | Semiconductor device and its manufacturing method, and electronic device |
JP2004047889A (ja) | 2002-07-15 | 2004-02-12 | Sony Corp | 不揮発性半導体メモリ装置およびその製造方法 |
US6624024B1 (en) * | 2002-08-29 | 2003-09-23 | Micron Technology, Inc. | Method and apparatus for a flash memory device comprising a source local interconnect |
KR100493061B1 (ko) * | 2003-06-20 | 2005-06-02 | 삼성전자주식회사 | 비휘발성 메모리가 내장된 단일 칩 데이터 처리 장치 |
KR100557995B1 (ko) * | 2003-07-30 | 2006-03-06 | 삼성전자주식회사 | 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법 |
JP4056964B2 (ja) * | 2003-10-24 | 2008-03-05 | 富士通株式会社 | 半導体装置群及びその製造方法並びに半導体装置 |
KR100583969B1 (ko) * | 2004-08-13 | 2006-05-26 | 삼성전자주식회사 | 부분 소노스 게이트 구조를 갖는 비휘발성 메모리소자의제조방법 |
JP4540438B2 (ja) * | 2004-09-27 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2006245046A (ja) * | 2005-02-28 | 2006-09-14 | Toshiba Microelectronics Corp | 半導体装置の製造方法 |
US7351632B2 (en) * | 2005-04-29 | 2008-04-01 | Texas Instruments Incorporated | Semiconductor CMOS devices and methods with NMOS high-k dielectric formed prior to core PMOS silicon oxynitride dielectric formation using direct nitridation of silicon |
US7176076B2 (en) * | 2005-04-29 | 2007-02-13 | Texas Instruments Incorporated | Semiconductor CMOS devices and methods with NMOS high-k dielectric present in core region that mitigate damage to dielectric materials |
KR101058445B1 (ko) * | 2005-05-23 | 2011-08-24 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 |
JP5042518B2 (ja) * | 2006-04-12 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5013050B2 (ja) * | 2006-06-14 | 2012-08-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US20080057645A1 (en) * | 2006-09-05 | 2008-03-06 | Ememory Technology Inc. | Fabricating method of mosfet with thick gate dielectric layer |
JP2008187007A (ja) * | 2007-01-30 | 2008-08-14 | Renesas Technology Corp | 半導体記憶装置 |
JP4337903B2 (ja) * | 2007-04-12 | 2009-09-30 | セイコーエプソン株式会社 | 集積回路装置および電子機器 |
JP2009111222A (ja) * | 2007-10-31 | 2009-05-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009218494A (ja) * | 2008-03-12 | 2009-09-24 | Toshiba Corp | 不揮発性半導体メモリ |
US7867858B2 (en) * | 2008-03-31 | 2011-01-11 | Freescale Semiconductor, Inc. | Hybrid transistor based power gating switch circuit and method |
US8900422B2 (en) * | 2008-04-23 | 2014-12-02 | Intermolecular, Inc. | Yttrium and titanium high-K dielectric film |
US8071453B1 (en) * | 2009-04-24 | 2011-12-06 | Cypress Semiconductor Corporation | Method of ONO integration into MOS flow |
JP5423269B2 (ja) * | 2009-09-15 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP5549411B2 (ja) | 2010-06-18 | 2014-07-16 | 富士通セミコンダクター株式会社 | 半導体素子の製造方法、半導体メモリの製造方法、及び半導体素子 |
WO2011161748A1 (ja) * | 2010-06-21 | 2011-12-29 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5640848B2 (ja) | 2011-03-22 | 2014-12-17 | 富士通セミコンダクター株式会社 | 不揮発性半導体メモリ |
KR20130019242A (ko) * | 2011-08-16 | 2013-02-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US8685813B2 (en) * | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
JP6187184B2 (ja) | 2013-11-20 | 2017-08-30 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
JP6683488B2 (ja) * | 2016-02-03 | 2020-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2017
- 2017-03-13 JP JP2017047171A patent/JP6917737B2/ja active Active
-
2018
- 2018-02-22 US US15/902,335 patent/US10249637B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10249637B2 (en) | 2019-04-02 |
JP2018152450A (ja) | 2018-09-27 |
US20180261617A1 (en) | 2018-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6917072B2 (en) | Semiconductor memory device | |
JP5013050B2 (ja) | 半導体装置の製造方法 | |
US6770535B2 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
JP4928825B2 (ja) | 半導体装置の製造方法 | |
JP4818061B2 (ja) | 不揮発性半導体メモリ | |
JP2003338566A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5076548B2 (ja) | 半導体装置とその製造方法 | |
JP2004349680A (ja) | 半導体装置およびその製造方法 | |
JPWO2006126245A1 (ja) | 半導体装置及びその製造方法 | |
US9583502B2 (en) | Method of manufacturing a semiconductor device | |
JP4718104B2 (ja) | 半導体装置 | |
US6784039B2 (en) | Method to form self-aligned split gate flash with L-shaped wordline spacers | |
JP2009088060A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US6104059A (en) | Non-volatile memory having a silicide film on memory control gates and peripheral circuit transistor gates | |
TW201703123A (zh) | 半導體裝置及其製造方法 | |
KR20070076444A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
JP5106022B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP6613183B2 (ja) | 半導体装置の製造方法 | |
JP6640632B2 (ja) | 半導体装置の製造方法 | |
JP2009272565A (ja) | 半導体記憶装置、及びその製造方法 | |
JP6917737B2 (ja) | 半導体装置の製造方法 | |
JP4266089B2 (ja) | 半導体記憶装置の製造方法 | |
JP2009010110A (ja) | 不揮発性メモリ及びその製造方法 | |
WO2006035503A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009164504A (ja) | 容量素子、容量素子を含む不揮発性記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200528 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200611 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6917737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |