JP5592210B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5592210B2 JP5592210B2 JP2010201885A JP2010201885A JP5592210B2 JP 5592210 B2 JP5592210 B2 JP 5592210B2 JP 2010201885 A JP2010201885 A JP 2010201885A JP 2010201885 A JP2010201885 A JP 2010201885A JP 5592210 B2 JP5592210 B2 JP 5592210B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- impurity region
- type
- main surface
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、論理回路を構成するnチャネル型の第1のトランジスタおよびpチャネル型の第2のトランジスタと、主表面上に形成された、入出力回路を構成するnチャネル型の第3のトランジスタおよびpチャネル型の第4のトランジスタとを備える。上記第1および第3のトランジスタは、n型の不純物領域を有しており、第2および第4のトランジスタは、p型の不純物領域を有している。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第4のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離の1.4倍以上である。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離の1.15倍以上である。
上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、論理回路を構成するnチャネル型の第1のトランジスタおよびpチャネル型の第2のトランジスタと、主表面上に形成された、入出力回路を構成するnチャネル型の第3のトランジスタおよびpチャネル型の第4のトランジスタとを備える。上記第1および第3のトランジスタは、n型の不純物領域を有しており、第2および第4のトランジスタは、p型の不純物領域を有している。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第4のトランジスタの不純物領域の最下部までの距離より長い。
まず主表面を有する半導体基板が準備される。上記主表面上に、論理回路を構成する第1および第2のトランジスタが形成される。上記主表面上に、入出力回路を構成する第3および第4のトランジスタが形成される。上記第1および第3のトランジスタを形成する工程には、n型の不純物領域を形成する工程を含んでいる。上記第2および第4のトランジスタを形成する工程には、p型の不純物領域を形成する工程を含んでいる。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第4のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離の1.4倍以上となるように形成される。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離の1.15倍以上となるように形成される。
まず主表面を有する半導体基板が準備される。上記主表面上に、論理回路を構成する第1および第2のトランジスタが形成される。上記主表面上に、入出力回路を構成する第3および第4のトランジスタが形成される。上記第1および第3のトランジスタを形成する工程には、n型の不純物領域を形成する工程を含んでいる。上記第2および第4のトランジスタを形成する工程には、p型の不純物領域を形成する工程を含んでいる。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第4のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。
(実施の形態1)
まず、本実施の形態としてウェハ状態の半導体装置について説明する。
本実施の形態は、実施の形態1と比較して、ゲート電極およびチャネル領域の構成において異なっている。以下、本実施の形態の半導体装置について説明する。
本実施の形態の半導体装置DVの製造方法は、大筋で実施の形態1における製造方法と同様であり、図21〜図31を用いて説明できる。しかし図26においてゲート絶縁膜GIaが形成される前に、I/On型トランジスタのゲート電極が形成される領域の直下の、半導体基板SUBの内部に、埋め込みチャネルBCNが形成されることが好ましい。具体的には、実施の形態1と同様にたとえば砒素原子などのn型不純物がイオン注入される。ここで、注入される砒素原子の持つエネルギは以下のとおりであることが好ましい。たとえば10keV以上150keV以下のエネルギを印加しながら砒素原子が注入される。このとき、たとえば平面視において1×1011cm-2以上1×1013cm-2以下の照射密度で砒素原子が注入されることが好ましい。
本実施の形態は、実施の形態1と比較して、不純物領域の構成において異なっている。以下、本実施の形態の半導体装置について説明する。
本実施の形態の半導体装置DVの製造方法は、大筋で実施の形態1における製造方法と同様であり、図21〜図31を用いて説明できる。しかし本実施の形態において、図30に示す、n型不純物領域NR1およびn型不純物領域NR2は、コアトランジスタにのみ形成され、I/Oトランジスタには形成されない。
Claims (8)
- 主表面を有する半導体基板と、
前記主表面上に形成された、論理回路を構成するnチャネル型の第1のトランジスタおよびpチャネル型の第2のトランジスタと、
前記主表面上に形成された、入出力回路を構成するnチャネル型の第3のトランジスタおよびpチャネル型の第4のトランジスタとを備える半導体装置であって、
前記第1および第3のトランジスタは、n型の不純物領域を有しており、
前記第2および第4のトランジスタは、p型の不純物領域を有しており、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離より長く、
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離より長く、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離より長く、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離の1.4倍以上であり、
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離の1.15倍以上である、半導体装置。 - 前記第3のトランジスタには、n型のゲート電極を有する前記第3のトランジスタと、p型のゲート電極を有する前記第3のトランジスタとを有しており、
前記第3のトランジスタにおける前記p型のゲート電極の下には、n型の不純物拡散層を有している、請求項1に記載の半導体装置。 - 前記主表面から、前記不純物拡散層の最下部までの距離は、前記主表面から、前記不純物領域の最下部までの距離より短い、請求項2に記載の半導体装置。
- 前記第1のトランジスタを構成する前記不純物領域は、不純物として砒素およびリンを含んでおり、前記第3のトランジスタを構成する前記不純物領域は、前記不純物としてリンのみ含んでいる、請求項1〜3のいずれかに記載の半導体装置。
- 主表面を有する半導体基板を準備する工程と、
前記主表面上に、論理回路を構成する第1および第2のトランジスタを形成する工程と、
前記主表面上に、入出力回路を構成する第3および第4のトランジスタを形成する工程とを備える半導体装置の製造方法であって、
前記第1および第3のトランジスタを形成する工程には、n型の不純物領域を形成する工程を含んでおり、
前記第2および第4のトランジスタを形成する工程には、p型の不純物領域を形成する工程を含んでおり、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成され、
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成され、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成され、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離の1.4倍以上となるように形成され、
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離の1.15倍以上となるように形成される、半導体装置の製造方法。 - 前記不純物領域は、不純物のイオンを注入することにより形成され、
前記イオンは、前記主表面に対して斜めの方向から注入される、請求項5に記載の半導体装置の製造方法。 - 前記不純物領域は、不純物のイオンを注入することにより形成され、
前記第1のトランジスタを構成する前記不純物領域は、前記不純物として砒素およびリンを含むように形成され、前記第3のトランジスタを構成する前記不純物領域は、前記不純物としてリンのみ含むように形成される、請求項5または6に記載の半導体装置の製造方法。 - 前記第3のトランジスタとして、n型のゲート電極を有する前記第3のトランジスタと、p型のゲート電極を有する前記第3のトランジスタとが形成され、
前記第3のトランジスタにおける前記p型のゲート電極の下に、前記n型の不純物拡散層を形成する工程をさらに有する、請求項5〜7のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201885A JP5592210B2 (ja) | 2010-09-09 | 2010-09-09 | 半導体装置およびその製造方法 |
US13/186,163 US8878301B2 (en) | 2010-09-09 | 2011-07-19 | Semiconductor device with transistors having different source/drain region depths |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201885A JP5592210B2 (ja) | 2010-09-09 | 2010-09-09 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012059932A JP2012059932A (ja) | 2012-03-22 |
JP5592210B2 true JP5592210B2 (ja) | 2014-09-17 |
Family
ID=45805814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010201885A Expired - Fee Related JP5592210B2 (ja) | 2010-09-09 | 2010-09-09 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8878301B2 (ja) |
JP (1) | JP5592210B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9076775B2 (en) * | 2013-09-04 | 2015-07-07 | Qualcomm Incorporated | System and method of varying gate lengths of multiple cores |
JP2016207853A (ja) * | 2015-04-23 | 2016-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9978864B2 (en) * | 2015-12-03 | 2018-05-22 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3250298B2 (ja) * | 1993-02-25 | 2002-01-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPH0823031A (ja) | 1994-07-05 | 1996-01-23 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
EP1001459B1 (en) * | 1998-09-09 | 2011-11-09 | Texas Instruments Incorporated | Integrated circuit comprising a capacitor and method |
JP4339952B2 (ja) | 1999-04-26 | 2009-10-07 | パナソニック株式会社 | 半導体装置及びその製造方法 |
FR2816108B1 (fr) * | 2000-10-30 | 2003-02-21 | St Microelectronics Sa | Procede de fabrication simultanee d'une paire de transistors a grilles isolees ayant respectivement un oxyde fin et un oxyde epais, et circuit integre correspondant comprenant une telle paire de transistors |
JP2002217307A (ja) | 2001-01-19 | 2002-08-02 | Nec Corp | 半導体装置及びその製造方法 |
KR100364122B1 (en) | 2001-04-24 | 2002-12-11 | Hynix Semiconductor Inc | Method for fabricating semiconductor device |
JP2002368123A (ja) | 2001-06-07 | 2002-12-20 | Nec Corp | Mos型半導体装置の製造方法 |
JP5073136B2 (ja) * | 2001-08-24 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100683104B1 (ko) * | 2001-11-30 | 2007-02-15 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 집적 회로 장치 및 그 제조 방법 |
JP4470734B2 (ja) * | 2002-05-14 | 2010-06-02 | ソニー株式会社 | 半導体装置とその製造方法、並びに電子機器 |
KR100634168B1 (ko) | 2004-03-03 | 2006-10-16 | 삼성전자주식회사 | 낮은 문턱 전압 및 높은 절연파괴 전압의 트랜지스터를구비하는 반도체 장치 |
JP4540438B2 (ja) * | 2004-09-27 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP4473742B2 (ja) | 2005-01-31 | 2010-06-02 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US7176076B2 (en) * | 2005-04-29 | 2007-02-13 | Texas Instruments Incorporated | Semiconductor CMOS devices and methods with NMOS high-k dielectric present in core region that mitigate damage to dielectric materials |
US7351632B2 (en) * | 2005-04-29 | 2008-04-01 | Texas Instruments Incorporated | Semiconductor CMOS devices and methods with NMOS high-k dielectric formed prior to core PMOS silicon oxynitride dielectric formation using direct nitridation of silicon |
JP4850174B2 (ja) * | 2005-05-23 | 2012-01-11 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5042518B2 (ja) * | 2006-04-12 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20080057645A1 (en) * | 2006-09-05 | 2008-03-06 | Ememory Technology Inc. | Fabricating method of mosfet with thick gate dielectric layer |
JP4996197B2 (ja) * | 2006-10-17 | 2012-08-08 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2008187007A (ja) * | 2007-01-30 | 2008-08-14 | Renesas Technology Corp | 半導体記憶装置 |
JP4337903B2 (ja) * | 2007-04-12 | 2009-09-30 | セイコーエプソン株式会社 | 集積回路装置および電子機器 |
JP2009111222A (ja) * | 2007-10-31 | 2009-05-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7867858B2 (en) * | 2008-03-31 | 2011-01-11 | Freescale Semiconductor, Inc. | Hybrid transistor based power gating switch circuit and method |
WO2009131902A2 (en) * | 2008-04-23 | 2009-10-29 | Intermolecular, Inc. | Yttrium and titanium high-k dielectric films |
JP2010171115A (ja) * | 2009-01-21 | 2010-08-05 | Sony Corp | 半導体装置の製造方法および半導体装置 |
-
2010
- 2010-09-09 JP JP2010201885A patent/JP5592210B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-19 US US13/186,163 patent/US8878301B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8878301B2 (en) | 2014-11-04 |
US20120061767A1 (en) | 2012-03-15 |
JP2012059932A (ja) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7977202B2 (en) | Reducing device performance drift caused by large spacings between active regions | |
US9865599B2 (en) | Transistor with deep Nwell implanted through the gate | |
TWI503991B (zh) | p型場效電晶體結構與其形成方法 | |
JP2009518870A (ja) | 低電力接合型電界効果トランジスタの製造方法及び作動方法 | |
US20050269640A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20150056642A (ko) | 스크리닝층을 갖는 깊게 공핍된 mos 트랜지스터 및 그 방법 | |
US20160218103A1 (en) | Semiconductor integrated circuit device and method of manufacturing thereof | |
TWI556320B (zh) | 半導體設備製造中低的熱預算方案 | |
US6586296B1 (en) | Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks | |
JP5592210B2 (ja) | 半導体装置およびその製造方法 | |
JP5821174B2 (ja) | 半導体装置の製造方法 | |
TWI665714B (zh) | 用於在fdsoi技術中形成不同厚度的半導體層的製程 | |
JP2007281027A (ja) | 半導体装置とその製造方法 | |
US20130095630A1 (en) | Threshold mismatch and iddq reduction using split carbon co-implantation | |
US20090114957A1 (en) | Semiconductor device and method of manufacturing the same | |
US8470664B2 (en) | Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same | |
JP2007027175A (ja) | 半導体装置及びその製造方法 | |
KR20100020688A (ko) | Ldmos 반도체 소자와 그 제조 방법 | |
KR100848242B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
TW201924060A (zh) | 具有減小的橫向電場之電晶體元件 | |
US8053342B2 (en) | Mask ROM device, semiconductor device including the mask ROM device, and methods of fabricating mask ROM device and semiconductor device | |
JP2008235567A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5854104B2 (ja) | 半導体装置 | |
JP2005159211A (ja) | 半導体装置およびその製造方法 | |
JP2001007302A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5592210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |