JP4541125B2 - 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 - Google Patents
高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4541125B2 JP4541125B2 JP2004362971A JP2004362971A JP4541125B2 JP 4541125 B2 JP4541125 B2 JP 4541125B2 JP 2004362971 A JP2004362971 A JP 2004362971A JP 2004362971 A JP2004362971 A JP 2004362971A JP 4541125 B2 JP4541125 B2 JP 4541125B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- high dielectric
- dielectric constant
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 230000005669 field effect Effects 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 37
- 238000009413 insulation Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 85
- 239000012535 impurity Substances 0.000 claims description 76
- 230000000694 effects Effects 0.000 claims description 75
- 238000002513 implantation Methods 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 32
- 230000002441 reversible effect Effects 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 29
- 230000002159 abnormal effect Effects 0.000 claims description 22
- 229910052785 arsenic Inorganic materials 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 13
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 8
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 8
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000002347 injection Methods 0.000 description 26
- 239000007924 injection Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 23
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000014509 gene expression Effects 0.000 description 11
- 230000000670 limiting effect Effects 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 229910052735 hafnium Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001912 gas jet deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- SDTMFDGELKWGFT-UHFFFAOYSA-N 2-methylpropan-2-olate Chemical compound CC(C)(C)[O-] SDTMFDGELKWGFT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 C 16 H 40 N 4 Hf) Chemical compound 0.000 description 1
- YWATTXMDZQWERV-UHFFFAOYSA-N CN(C)[Hf] Chemical compound CN(C)[Hf] YWATTXMDZQWERV-UHFFFAOYSA-N 0.000 description 1
- OEZJRMFFFWXQJL-UHFFFAOYSA-N COCC(C)(O[Hf])C Chemical compound COCC(C)(O[Hf])C OEZJRMFFFWXQJL-UHFFFAOYSA-N 0.000 description 1
- VUTCECAKZUTSQI-UHFFFAOYSA-N CO[Hf]OC(C)(C)C Chemical compound CO[Hf]OC(C)(C)C VUTCECAKZUTSQI-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ZYLGGWPMIDHSEZ-UHFFFAOYSA-N dimethylazanide;hafnium(4+) Chemical compound [Hf+4].C[N-]C.C[N-]C.C[N-]C.C[N-]C ZYLGGWPMIDHSEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229960005235 piperonyl butoxide Drugs 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
以下、本発明の第1の実施形態について、図面を参照しながら説明する。
Y1 は、該直線の下の範囲になっていることが好ましいのであり、言い換えると、X1 に対して次の式(2)に示される範囲に設定されることが好ましい。
このようにすると、顕著な逆短チャネル効果の発生を抑制することができるため、閾値電圧の制御性が向上する。この結果、高誘電率ゲート絶縁膜を用いたNチャネル型FETの製造方法において、良好な閾値電圧の制御性を実現することができる。
次に、本発明の第2の実施形態に係るFETを有する半導体装置及びその製造方法について、図面を参照して説明する。
Y2 は、該直線の下の範囲になっていることが好ましいのであり、言い換えると、X2 に対して次の式(4)に示される範囲に設定されることが好ましい。
このようにすると、異常な短チャネル効果の発生を抑制することができるため、閾値電圧の制御性が向上する。この結果、高誘電率ゲート絶縁膜を用いたPチャネル型FETを有するFETの製造方法において、良好な閾値電圧の制御性を実現することができる。
102 素子分離領域
103 NMOS形成領域
104 PMOS形成領域
105 酸化膜
106 マスク
107 Nウェル
108 マスク
109 Pウェル
110 ゲート絶縁膜
111 ポリシリコン層
111a ゲート電極
112 マスク
113 N型イクステンション領域
114 P型ポケット領域
115 マスク
116 P型イクステンション領域
117 N型ポケット領域
118 サイドウォール
119 マスク
120 N型ソース・ドレイン領域
121 マスク
122 P型ソース・ドレイン領域
123 シリサイド層
Claims (29)
- Nチャネル型電界効果トランジスタを有する半導体装置の製造方法であって、
前記Nチャネル型電界効果トランジスタの形成方法は、
基板上に、高誘電率ゲート絶縁膜を形成する工程と、
前記高誘電率ゲート絶縁膜の上にゲート電極を形成する工程と、
少なくとも前記ゲート電極をマスクとして前記基板にN型不純物を導入することにより、イクステンション領域を形成する工程と、
少なくとも前記ゲート電極をマスクとして、前記基板における前記イクステンション領域の下にP型不純物を導入することにより、ポケット領域を形成する工程とを備え、
前記N型不純物としての砒素(As)の導入量を、前記Asと前記高誘電率ゲート絶縁膜中の元素との結合によって生じる顕著な逆短チャネル効果が実質的に抑制される臨界点以下である範囲に設定し、
前記臨界点は、前記高誘電率ゲート絶縁膜の膜厚に基づいて算出され、
前記Asと前記高誘電率ゲート絶縁膜中の元素とが結合していることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記臨界点は、前記Asの導入量に対する前記Nチャネル型電界効果トランジスタの閾値電圧の依存性が変化する点と、前記高誘電率ゲート絶縁膜の膜厚との関係から求められることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記臨界点以下である範囲は、
前記高誘電率ゲート絶縁膜の膜厚をX1 [nm]、前記Asの導入量をY1 [/cm2 ]とするとき、
X1 に対してY1 がY1 ≦−2.5×1014・X1 +1.5×1015となる範囲であることを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれか一つにおいて
前記イクステンション領域を形成する前に、Si又はGe注入により基板の一部をプレアモルファス化する工程を有することを特徴とする半導体装置の製造方法。 - 請求項1〜4のいずれか一つにおいて、
前記N型不純物は、リン(P)を含むことを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれか一つにおいて、
前記高誘電率ゲート絶縁膜は、ハフニウムの酸化物及びジルコニウムの酸化物の少なくとも一方を含むことを特徴とする半導体装置の製造方法。 - 請求項6において、
前記高誘電率ゲート絶縁膜は、窒素及びシリコンの少なくとも一方を更に含むことを特徴とする半導体装置の製造方法。 - Nチャネル型電界効果トランジスタを有する半導体装置であって、
前記Nチャネル型電界効果トランジスタは、
基板と、
前記基板上に形成された高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
前記基板における前記ゲート電極の両側の領域に形成された、N型不純物として砒素(As)を含むイクステンション領域と、
前記基板における前記イクステンション領域の下に形成されたP型不純物を含むポケット領域とを備え、
前記Asと前記高誘電率ゲート絶縁膜中の元素とが結合しており、
前記Asの導入量は、前記Asと前記高誘電率ゲート絶縁膜中の元素との結合によって生じる顕著な逆短チャネル効果が実質的に抑制される臨界点以下である範囲に設定されており、
前記臨界点は、前記高誘電率ゲート絶縁膜の膜厚に基づいて算出され、
前記高誘電率ゲート絶縁膜の膜厚をX1 [nm]、
前記イクステンション領域に含まれる前記N型不純物としてのAsの量をY1 [/cm2 ]とするとき、
X1 に対するY1 がY1 ≦−2.5×1014・X1 +1.5×1015の範囲になっていることを特徴とする半導体装置。 - Nチャネル型電界効果トランジスタを有する半導体装置であって、
前記Nチャネル型電界効果トランジスタは、
基板と、
前記基板上に形成された高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
前記基板における前記ゲート電極の両側の領域に形成された、N型不純物として砒素(As)及びリン(P)を含むイクステンション領域と、
前記基板における前記イクステンション領域の下に形成されたP型不純物を含むポケット領域とを備え、
前記Asと前記高誘電率ゲート絶縁膜中の元素とが結合しており、
前記Asの導入量は、前記Asと前記高誘電率ゲート絶縁膜中の元素との結合によって生じる顕著な逆短チャネル効果が実質的に抑制される臨界点以下である範囲に設定されており、
前記臨界点は、前記高誘電率ゲート絶縁膜の膜厚に基づいて算出され、
前記イクステンション領域に含まれるPの量がAsの量よりも多いことを特徴とする半導体装置。 - 請求項8又は9において、
前記高誘電率ゲート絶縁膜は、ハフニウムの酸化物及びジルコニウムの酸化物の少なくとも一方を含むことを特徴とする半導体装置。 - 請求項10において、
前記高誘電率ゲート絶縁膜は、窒素及びシリコンの少なくとも一方を更に含むことを特徴とする半導体装置。 - Pチャネル型電界効果トランジスタを有する半導体装置の製造方法であって、
前記Pチャネル型電界効果トランジスタの形成方法は、
基板上に、高誘電率ゲート絶縁膜を形成する工程と、
前記高誘電率ゲート絶縁膜の上にゲート電極を形成する工程と、
少なくとも前記ゲート電極をマスクとして前記基板にP型不純物を導入することにより、イクステンション領域を形成する工程と、
少なくとも前記ゲート電極をマスクとして、前記基板における前記イクステンション領域の下にN型不純物を導入することにより、ポケット領域を形成する工程とを備え、
前記N型不純物としての砒素(As)の導入量を、前記Asと前記高誘電率ゲート絶縁膜中の元素との結合によって生じる異常な短チャネル効果が実質的に抑制される臨界点以下である範囲に設定し、
前記臨界点は、前記高誘電率ゲート絶縁膜の膜厚に基づいて算出され、
前記Asと前記高誘電率ゲート絶縁膜中の元素とが結合していることを特徴とする半導体装置の製造方法。 - 請求項12において、
前記臨界点は、前記Asの導入量に対する前記Pチャネル型電界効果トランジスタの閾値電圧の依存性が変化する点と、前記高誘電率ゲート絶縁膜の膜厚との関係から求められることを特徴とする半導体装置の製造方法。 - 請求項12において、
前記臨界点以下である範囲は、
前記高誘電率ゲート絶縁膜の膜厚をX2 [nm]、前記Asの導入量をY2 [/cm2 ]とするとき、
X2 に対してY2 がY2 ≦−1.5×1013・X2 +9.0×1013となる範囲であることを特徴とする半導体装置の製造方法。 - 請求項12において、
前記N型不純物は、リン(P)を含むことを特徴とする半導体装置の製造方法。 - 請求項12〜15のいずれか一つにおいて、
前記高誘電率ゲート絶縁膜は、ハフニウムの酸化物及びジルコニウムの酸化物の少なくとも一方を含むことを特徴とする半導体装置の製造方法。 - 請求項16において、
前記高誘電率ゲート絶縁膜は、窒素及びシリコンの少なくとも一方を更に含むことを特徴とする半導体装置の製造方法。 - Pチャネル型電界効果トランジスタを有する半導体装置であって、
前記Pチャネル型電界効果トランジスタは、
基板と、
前記基板上に形成された高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
前記基板における前記ゲート電極の両側の領域に形成された、P型不純物を含むイクステンション領域と、
前記基板における前記イクステンション領域の下に形成されたN型不純物として砒素(As)を含むポケット領域とを備え、
前記Asと前記高誘電率ゲート絶縁膜中の元素とが結合しており、
前記Asの導入量は、前記Asと前記高誘電率ゲート絶縁膜中の元素との結合によって生じる異常な短チャネル効果が実質的に抑制される臨界点以下である範囲に設定されており、
前記臨界点は、前記高誘電率ゲート絶縁膜の膜厚に基づいて算出され、
前記高誘電率ゲート絶縁膜の膜厚をX2 [nm]、
前記ポケット領域に含まれる前記N型不純物としてのAsの量をY 2 [/cm2 ]とするとき、
X2 に対するY2 がY2 ≦−1.5×1013・X2 +9.0×1013の範囲になっていることを特徴とする半導体装置。 - Pチャネル型電界効果トランジスタを有する半導体装置であって、
前記Pチャネル型電界効果トランジスタは、
基板と、
前記基板上に形成された高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
前記基板における前記ゲート電極の両側の領域に形成された、P型不純物を含むイクステンション領域と、
前記基板における前記イクステンション領域の下に形成されたN型不純物として砒素(As)及びリン(P)を含むポケット領域とを備え、
前記Asと前記高誘電率ゲート絶縁膜中の元素とが結合しており、
前記Asの導入量は、前記Asと前記高誘電率ゲート絶縁膜中の元素との結合によって生じる異常な短チャネル効果が実質的に抑制される臨界点以下である範囲に設定されており、
前記臨界点は、前記高誘電率ゲート絶縁膜の膜厚に基づいて算出され、
前記ポケット領域に含まれるPの量がAsの量よりも多いことを特徴とする半導体装置。 - 請求項18又は19において、
前記高誘電率ゲート絶縁膜は、ハフニウムの酸化物及びジルコニウムの酸化物の少なくとも一方を含むことを特徴とする半導体装置。 - 請求項20において、
前記高誘電率ゲート絶縁膜は、窒素及びシリコンの少なくとも一方を更に含むことを特徴とする半導体装置。 - 請求項8〜11、18〜21のいずれか一つにおいて、
前記高誘電率ゲート絶縁膜中にマイナスの固定電荷が発生していることを特徴とする半導体装置。 - 請求項8〜11、18〜21のいずれか一つにおいて、
前記高誘電率ゲート絶縁膜の端の部分の方が、中心部分と比較してマイナスの固定電荷が多く含まれることを特徴とする半導体装置。 - 請求項8〜11、18〜23のいずれか一つにおいて、
前記高誘電率ゲート絶縁膜は、シリコンとHfを含有しており、
前記基板に近い側のSi含有量が、前記ゲート電極側と比べて高く、
前記ゲート電極に近い側のHf含有量が、前記基板に近い側と比べて高いことを特徴とする半導体装置。 - 請求項8〜11、18〜24のいずれか一つにおいて、
前記高誘電率ゲート絶縁膜の上にキャップ層が形成されていることを特徴とする半導体装置。 - 請求項25において、
前記キャップ層は、シリコン窒化膜であることを特徴とする半導体装置。 - 請求項8〜11、18〜26のいずれか一つにおいて、
前記ゲート電極は、Al/TiNの積層構造を有することを特徴とする半導体装置。 - 請求項8〜11、18〜27のいずれか一つにおいて、
前記ゲート電極にSi又はGeが混入されていることを特徴とする半導体装置。 - 請求項8〜11、18〜28のいずれか一つにおいて、
前記高誘電率ゲート絶縁膜の物理膜厚は2nm以上4nm以下であることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362971A JP4541125B2 (ja) | 2004-12-15 | 2004-12-15 | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 |
US11/254,727 US7554156B2 (en) | 2004-12-15 | 2005-10-21 | Semiconductor device having a field effect transistor using a high dielectric constant gate insulating film and manufacturing method of the same |
US12/478,252 US7956413B2 (en) | 2004-12-15 | 2009-06-04 | Semiconductor device having a field effect transistor using a high dielectric constant gate insulating film and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362971A JP4541125B2 (ja) | 2004-12-15 | 2004-12-15 | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010103836A Division JP5149936B2 (ja) | 2010-04-28 | 2010-04-28 | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173320A JP2006173320A (ja) | 2006-06-29 |
JP4541125B2 true JP4541125B2 (ja) | 2010-09-08 |
Family
ID=36582809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004362971A Expired - Fee Related JP4541125B2 (ja) | 2004-12-15 | 2004-12-15 | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7554156B2 (ja) |
JP (1) | JP4541125B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7858458B2 (en) * | 2005-06-14 | 2010-12-28 | Micron Technology, Inc. | CMOS fabrication |
US20070145495A1 (en) * | 2005-12-27 | 2007-06-28 | Intel Corporation | Method of fabricating a MOSFET transistor having an anti-halo for modifying narrow width device performance |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US20090176356A1 (en) * | 2008-01-09 | 2009-07-09 | Advanced Micro Devices, Inc. | Methods for fabricating semiconductor devices using thermal gradient-inducing films |
CN102044544B (zh) * | 2009-10-13 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 具有浮动栅的非易失性存储器及其形成方法 |
US8372705B2 (en) * | 2011-01-25 | 2013-02-12 | International Business Machines Corporation | Fabrication of CMOS transistors having differentially stressed spacers |
KR20120125017A (ko) * | 2011-05-06 | 2012-11-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
JP2014187238A (ja) * | 2013-03-25 | 2014-10-02 | Toyoda Gosei Co Ltd | Mis型半導体装置の製造方法 |
US10050147B2 (en) * | 2015-07-24 | 2018-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179227A (ja) * | 2001-10-04 | 2003-06-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003273241A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003297826A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
WO2004017418A1 (ja) * | 2002-08-15 | 2004-02-26 | Renesas Technology Corp. | 半導体集積回路装置およびその製造方法 |
JP2004266019A (ja) * | 2003-02-28 | 2004-09-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004304053A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027976A (en) * | 1997-12-18 | 2000-02-22 | Advanced Micro Devices, Inc. | Process for making semiconductor device having nitride at silicon and polysilicon interfaces |
US6746926B1 (en) * | 2001-04-27 | 2004-06-08 | Advanced Micro Devices, Inc. | MOS transistor with highly localized super halo implant |
JP5073136B2 (ja) * | 2001-08-24 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2003069011A (ja) | 2001-08-27 | 2003-03-07 | Hitachi Ltd | 半導体装置とその製造方法 |
US6913980B2 (en) * | 2003-06-30 | 2005-07-05 | Texas Instruments Incorporated | Process method of source drain spacer engineering to improve transistor capacitance |
JP4408679B2 (ja) * | 2003-10-09 | 2010-02-03 | 三洋電機株式会社 | 半導体装置の製造方法 |
US7029967B2 (en) * | 2004-07-21 | 2006-04-18 | Texas Instruments Incorporated | Silicide method for CMOS integrated circuits |
-
2004
- 2004-12-15 JP JP2004362971A patent/JP4541125B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-21 US US11/254,727 patent/US7554156B2/en not_active Expired - Fee Related
-
2009
- 2009-06-04 US US12/478,252 patent/US7956413B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179227A (ja) * | 2001-10-04 | 2003-06-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003273241A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003297826A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
WO2004017418A1 (ja) * | 2002-08-15 | 2004-02-26 | Renesas Technology Corp. | 半導体集積回路装置およびその製造方法 |
JP2004266019A (ja) * | 2003-02-28 | 2004-09-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004304053A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7956413B2 (en) | 2011-06-07 |
US20060125006A1 (en) | 2006-06-15 |
US7554156B2 (en) | 2009-06-30 |
US20090242983A1 (en) | 2009-10-01 |
JP2006173320A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7378713B2 (en) | Semiconductor devices with dual-metal gate structures and fabrication methods thereof | |
CN105185785B (zh) | 半导体装置及其制造方法 | |
US9281390B2 (en) | Structure and method for forming programmable high-K/metal gate memory device | |
US7176076B2 (en) | Semiconductor CMOS devices and methods with NMOS high-k dielectric present in core region that mitigate damage to dielectric materials | |
US7351632B2 (en) | Semiconductor CMOS devices and methods with NMOS high-k dielectric formed prior to core PMOS silicon oxynitride dielectric formation using direct nitridation of silicon | |
US7282773B2 (en) | Semiconductor device with high-k dielectric layer | |
KR100757026B1 (ko) | 반도체 장치의 제조 방법 | |
US7956413B2 (en) | Semiconductor device having a field effect transistor using a high dielectric constant gate insulating film and manufacturing method of the same | |
JP5569173B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009043944A (ja) | 半導体装置およびその製造方法 | |
JP2008016538A (ja) | Mos構造を有する半導体装置及びその製造方法 | |
JP2003037264A (ja) | 半導体装置およびその製造方法 | |
WO2009120567A1 (en) | Structure and method to control oxidation in high-k gate structures | |
US20120045876A1 (en) | Method for manufacturing a semiconductor device | |
JP2005079223A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5627165B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20070200160A1 (en) | Semiconductor device and method of fabricating the same | |
JP4040602B2 (ja) | 半導体装置 | |
JP2012238630A (ja) | 半導体装置及びその製造方法 | |
US20140175553A1 (en) | Mos semiconductor device and method of manufacturing the same | |
JP5149936B2 (ja) | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 | |
US20080242019A1 (en) | Method of fabricating semiconductor device | |
US20110062561A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4011014B2 (ja) | 半導体装置およびその製造方法 | |
JP2007324390A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100623 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |