CN102044544B - 具有浮动栅的非易失性存储器及其形成方法 - Google Patents
具有浮动栅的非易失性存储器及其形成方法 Download PDFInfo
- Publication number
- CN102044544B CN102044544B CN2009101970856A CN200910197085A CN102044544B CN 102044544 B CN102044544 B CN 102044544B CN 2009101970856 A CN2009101970856 A CN 2009101970856A CN 200910197085 A CN200910197085 A CN 200910197085A CN 102044544 B CN102044544 B CN 102044544B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- dielectric layer
- mound
- nonvolatile memory
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007667 floating Methods 0.000 title claims abstract description 89
- 230000015654 memory Effects 0.000 title claims abstract description 82
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 55
- 239000010703 silicon Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000002159 nanocrystal Substances 0.000 claims description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 54
- 238000005516 engineering process Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000001947 vapour-phase growth Methods 0.000 claims description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 239000002243 precursor Substances 0.000 claims description 4
- 229940098465 tincture Drugs 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 1
- 230000005641 tunneling Effects 0.000 abstract description 9
- 230000004888 barrier function Effects 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 82
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000006872 improvement Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- USPBSVTXIGCMKY-UHFFFAOYSA-N hafnium Chemical compound [Hf].[Hf] USPBSVTXIGCMKY-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- SDTMFDGELKWGFT-UHFFFAOYSA-N 2-methylpropan-2-olate Chemical compound CC(C)(C)[O-] SDTMFDGELKWGFT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229960005235 piperonyl butoxide Drugs 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种具有浮动栅的非易失性存储器及其形成方法，其中存储器包括复数个存储单元，其中，每一个存储单元包括：一衬底，在该衬底上的一源区、一漏区和位于衬底两侧的两隔离区；一遂穿电介质层，形成于衬底表面；复数个浮动栅，形成于遂穿电介质层上；一栅间介质层，形成于浮动栅的表面；一控制栅，形成于栅间介质层上；两侧墙，形成于控制栅的两侧；其中复数个浮动栅为复数个纳米晶硅丘浮动栅，其具有顶部和比顶部更宽的底部。通过以上技术方案，存储单元上具有高k遂穿电介质层；提供更低的电子势垒高度和更大的物理厚度；纳米晶硅丘浮动栅允许更薄的遂穿电介质层和更低的擦除电压；从而存储器可以在编程效率和数据保持性方面得到改善。
Description
技术领域
本发明涉及一种非易失性存储器及其形成方法，尤其涉及一种具有浮动栅的非易失性存储器及其形成方法。
背景技术
由于应用需求的推动，非易失性存储器技术发展非常迅速。以前许多应用只需存储少量启动代码即可，而现在的应用却需要存储千兆字节(GB)的音乐和视频数据，也因此为非易失性存储器的发展带来革命性的变化。非易失性存储器起源于简单的掩膜只读存储器(ROM)，随后演变成PROM，再后来成为EPROM。而1988年英特尔公布了快速随机存取的NOR闪存。尽管EPROM技术已经有了10多年的历史，成熟度也大为完善，NOR闪存还是迅速占领了EPROM的内存接口市场。而NAND闪存比NOR技术更早，已经有20多年历史了。最初，NAND闪存的年度发货量增幅缓慢，后期则成为市场上炙手可热的产品，其在市场上取得的成功主要归功于它独特的特点。从读取和写入的角度来看，易失性存储器通常都是非常快速的，而非易失性性存储器的写入一般较为缓慢；非易失性存储器还在写入上存在着固有的局限性，在一定次数的写入操作后，存储器会达到自己的承受极限而出现故障。而理想的存储器应当具备非易失性以及与SRAM类似的存取速度，同时没有读取/写入限制，以及只消耗非常少的功率，这正是推动最新一代非易失性存储器快速发展的因素。
由于半导体器件的特征尺寸继续向纳米范围缩减，传统的浮动栅非易失性存储器(non-volatile memory简称NVM)很难保持器件性能，为了制造超越现有缩放比例极限的器件，半导体制造商们正急切地开发可替换的材料和器件结构。例如，逻辑器件设计成按比例缩小以适应可以在更低的电压下操作，而非易失性器件很难按比例缩小而且还继续在高电压下操作。
作为可替代传统浮动栅NVM器件的选择，基于纳米晶硅浮动栅的非易失性MOSFET存储器件已经被报道。纳米晶浮动栅能提供很好的器件性能，例如低功耗、快速读写，易编程和擦除以及体积小等；这样的器件已经成为下一代NVM的候选。然而，纳米晶浮动栅器件仍存在一定的局限：1、因为更薄的遂穿氧化层被用在NVM器件，而纳米晶浮动栅在遂穿氧化层对缺陷不敏感，能实现低电压和高的编程效率；然而，薄的遂穿氧化层容易充电漏泄并且降低数据的保持性，因此具有SiO2遂穿氧化层的传统NVM器件由于编程效率和数据保持性的折中而被限制；2.另外，很难生长纳米晶硅材料和控制纳米晶点阵的形状和尺寸，这导致控制NVM器件编程和擦除特性的困难。
基于以上所述的形成纳米晶浮动栅NVM器件的存在的技术困难以及传统的纳米晶浮动栅NVM器件在编程效率和数据保持性方面的缺陷，有必要提出一种改善的纳米晶浮动栅NVM器件以及形成该浮动栅NVM器件的方法。
发明内容
本发明要解决的问题是提供一种具有浮动栅的非易失性存储器，通过每一个存储单元包括的高k遂穿电介质层和丘状纳米晶硅浮动栅解决现有技术的具有浮动栅的非易失性存储器在编程效率和数据保持性方面的缺陷。
为解决上述问题，本发明提供一种具有浮动栅的非易失性存储器，其包括复数个存储单元，其中，每一个存储单元包括：
一衬底，在该衬底上的一源区、一漏区和位于所述衬底两侧的两隔离区；
一遂穿电介质层，形成于所述衬底表面；
复数个浮动栅，形成于所述遂穿电介质层上；
一栅间介质层，形成于所述浮动栅的表面；
一控制栅，形成于所述的栅间介质层上；
两侧墙，形成于所述控制栅的两侧；
其特征在于：所述的复数个浮动栅为复数个纳米晶硅丘浮动栅，所述纳米晶硅丘浮动栅具有顶部和比顶部更宽的底部。
本发明的进一步改进在于：所述纳米晶硅丘浮动栅为四面体形状。
本发明的进一步改进在于：所述遂穿电介质层采用介电常数k大于3.9的介电材料。
本发明的进一步改进在于：所述的介电材料选自HfO2，Al2O3，SiON，或SiN。
本发明的另一方面提供一种形成具有浮动栅的非易失性存储器的方法，该非易失性存储器包括复数个存储单元，其中每一个存储单元的形成步骤包括：
提供一衬底，于该衬底的两侧形成两隔离区；
于该衬底的表面形成一遂穿电介质层；
于所述遂穿电介质层的表面形成复数个纳米晶硅丘浮动栅，所述纳米晶硅丘浮动栅具有顶部和比顶部更宽的底部；
于所述的纳米晶硅浮动栅的表面以及所述遂穿电介质层的表面形成一栅间介质层；
于所述电介质层的表面形成一控制栅；
于所述的衬底上形成一源区和一漏区；
于所述控制栅的侧面形成侧墙。
本发明的进一步改进在于：所述形成纳米晶硅丘浮动栅的步骤包括：
首先于所述遂穿电介质层的表面形成纳米晶硅；
利用溅射工艺，形成纳米晶硅丘；
在形成纳米晶硅丘后，利用光刻和反应离子刻蚀工艺形成纳米晶硅丘浮动栅。
本发明的进一步改进在于：所述的纳米晶硅的直径在1nm-10nm之间，密度为1x1010/cm2～1x1012/cm2。
本发明的进一步改进在于：所述形成的遂穿电介质层具有大于3.9的介电常数，该电介质材料选自HfO2，Al2O3，SiON，或SiN。
本发明的进一步改进在于：形成HfO2遂穿电介质层的步骤包括：
在温度为300-500℃，气压为1.0torr环境下，用叔酊醇铪Hf(OC4H9)4作为先驱物，利用低压化学气相淀积淀积HfO2，厚度为1-20nm；
在包含NH3或N2的气体环境中，在温度为600-800℃下退火HfO2层。
通过以上所述的技术方案，本发明提供的具有浮动栅的非易失性存储器，其具有复数个存储单元，每一个存储单元上具有高k遂穿电介质层和纳米晶硅丘浮动栅；通过高k的遂穿电介质层，提供更低的电子势垒高度和更大的物理厚度；另外，由于所形成的纳米晶硅丘浮动栅，其具有尖端的顶部，可以使电场集中在尖端部，因此可以有更快的读写速度，而且可以在低电压的状态下进行读写，允许更薄的遂穿电介质层和更低的擦除电压；从而本发明的浮动栅非易失性存储器可以在编程效率和数据保持性方面得到改善，提高器件性能。
附图说明
图1为本发明一较佳实施例的浮动栅非易失性存储器中一存储单元的立体图；
图2为图1所示的存储单元沿AA′方向的剖面图；以及
图3a-图3j，图3a′-图3j′为本发明图1所示的存储单元的形成工艺流程图。
具体实施方式
本发明提供的浮动栅非易失性存储器具有纳米晶硅丘浮动栅和高k遂穿电介质层，可以提高编程效率和数据保持性。下面结合附图对本发明的一较佳实施例的浮动栅非易失性存储器做详细的说明。
参考图1，为本发明一较佳实施例的浮动栅非易失性存储器中一存储单元的立体图；参考图2，为图1所示的存储单元沿AA′方向的剖面图。本发明的浮动栅非易失性存储器包括复数个存储单元100，其中，每一个存储单元包括一衬底110，形成于该衬底110上的一源区111和一漏区112，以及位于所述衬底两侧的两隔离区113；一遂穿电介质层120，形成于所述衬底110表面，该遂穿电介质层采用介电常数k大于3.9的介电材料，其中，该介电材料选自HfO2，Al2O3，SiON，或SiN；复数个纳米晶硅丘浮动栅133，形成于所述遂穿电介质层上，其中该纳米晶硅丘浮动栅133为三角形状或四面体形状；一栅间介质层140，包裹形成于所述浮动栅133的表面；一控制栅151，形成于所述栅间介质层140上；两侧墙160，形成于所述控制栅151的两侧；两接触结构180以及层间介质170。
本发明的浮动栅非易失性存储器具有以下的优点，与传统的SiO2遂穿电介质层相比，本发明采用高k遂穿电介质层120，该高k遂穿电介质层120提供更低的电子势垒高度和更大的物理厚度；另外，由于所形成的纳米晶硅丘浮动栅，其具有尖端的顶部，可以使电场集中在尖端部，因此可以有更快的读写速度，而且可以在低电压的状态下进行读写，允许更薄的遂穿电介质层和更低的擦除电压；从而本发明的浮动栅非易失性存储器可以在编程效率和数据保持性方面得到改善。
结合附图对本发明的浮动栅非易失性存储器形成方法做详细的介绍，由于本发明的具有浮动栅的非易失性存储器主要是由复数个相同的存储单元100构成的，每个存储单元100之间的连接关系和传统的浮动栅非易失性存储相同，并且也不是本发明的发明点，在此不做详细的说明，仅对存储单元100的形成做详细的说明。
形成存储单元100的工艺流程主要包括：
1.提供一包括表面区域的半导体衬底；
2.形成高k遂穿电介质层；
3.形成纳米晶硅丘浮动栅；
4.形成栅间介质层，覆盖浮动栅结构；
5.形成一源区；
6.形成一漏区；以及
7.形成一控制栅；
这几个工艺步骤，下面结合图3a，3a′-图3j，3j′为本发明图1所示的存储单元的形成工艺流程图，对存储单元100的形成方法做详细说明。形成存储单元100的步骤主要包括：
提供一衬底110(参考图3a和图3a′)，于该衬底110上具有一表面114，且于该衬底上形成有两隔离区113，以隔离有源器件区域。在该具体实施例中，该隔离区113为浅沟槽隔离(STI)区，该浅沟槽隔离(STI)区可以通过传统的工艺实现，包括形成有源区氧化层，有源区氮化物淀积，抗反射涂层(DARC)淀积，有源区光刻，有源区STI槽刻蚀以及STI氧化物填充。在该具体实施例中，有源区氮化物的淀积通过低压化学气相淀积(LPCVD)实现淀积硅氮化物薄膜，在温度约为700℃-800℃范围内，在低压化学气相淀积(LPCVD)设备腔中氨气和二氯硅烷反应，在硅片表面生成氮化硅(Si3N4)，厚度大约为100-500nm；这层氮化硅在整个浅沟槽隔离形成的过程中有两个作用：1)氮化硅是一层坚固的掩膜材料，有助于在S TI氧化物淀积过程中保护有源区，2)氮化硅可以在化学机械抛光(CMP)这一步中充当抛光的阻挡材料；光刻胶层通常用来界定隔离区域之间的有源区，在光刻胶与多晶硅之间通常有一层抗反射涂层(DARC)以减少不希望的反射，在该具体实施例中，利用深紫外(DUV)来曝光光刻，形成图形；刻蚀氮化物层，氧化层和硅槽区来界定隔离区113；STI氧化物填充：在浅沟槽表面生长一垫衬氧化层(lineroxide)，改善硅与沟槽填充氧化物之间的界面特性；利用高密度等离子体(HDP)淀积氧化层填充沟槽，利用化学机械抛光(CMP)实现淀积氧化层的平坦化，在CMP过程中氮化物掩蔽层被移除。淀积一牺牲氧化层，进行阈值调整注入(Vt implant)。在一具体实施例中，沟道掺杂大约为1×1016-5×1017/cm3。在一具体实施例中，阈值调整注入利用含杂质剂量约为1-5×1012/cm2的硼(B)以及注入能量为10-30Kev来实现。
形成高k遂穿电介质层120(参考图3b和3b′)，在该具体实施例中，形成高K遂穿电介质层120之前还包括移除牺牲氧化层的步骤，遂穿电介质层120为具体高介电常数k的电介质层，在该具体实施例中，介电常数k大于3.9，其中的电介质材料选自包括HfO2，Al2O3，SiON，和SiN的群组。在该具体实施例中，以HfO2遂穿电介质层为例说明该遂穿电介质层120的形成，步骤如下：
1、在温度约为300℃-500℃，气压约为1.0torr环境下，利用叔酊醇铪Hafnium t-butoxide(Hf(OC4H9)4)作为先驱物，利用低压化学气相淀积(LPCVD)淀积HfO2，厚度约为1-20nm；
2、在包含NH3或N2的气体环境中，在温度约为600℃-800℃下退火HfO2层。
形成纳米晶硅层130(参考图3c和3c′)，如图所示，该方法还包括形成复数个纳米晶硅131，该复数个纳米晶硅131和纳米晶硅层130连为一体；纳米晶硅层130形成于在衬底110上的遂穿电介质层120，硅纳米晶硅131(Si-NCs)的直径在1nm-10nm之间，密度约为1x1010/cm2-1x1012/cm2。在该具体实施例中，该纳米晶硅131通过下述工艺步骤实现：
1、将硅片放入工艺腔中；
2、在流量为50-500sccm的氩气环境中，加热半导体衬底到500℃以上。用来加热的RF射频功率约为500-5000watt；
3、在气压小于1.0torr，氩气流量约为50-500sccm，SiH4流量约为10-200sccm以及高密度等离子体环境下淀积纳米晶硅151，该高密度等离子体由功率约为500-5000watt的RF射频工艺产生。
形成纳米晶硅丘132(参考图3d和3d′)，纳米晶硅容易溅射形成丘状，同时或交替进行物理轰击(如Ar离子)，形成金字塔状的纳米晶硅丘132。在该具体实施例中，溅射在氩气环境下实现，氩气流量约为50-500sccm，射频RF工艺功率约为500-5000watt，射频RF偏置功率约为500-3000watt。该纳米晶硅丘132在NVM器件中用作浮动栅，丘可以有很多不同的形状，但有一个共同点，都具有顶部和比顶部更宽的底部，在该具体实施例中，硅纳米晶丘132为金字塔形的四面体形状。所述形成纳米晶硅丘132的方法能重复使用形成更大尺寸的丘，加热衬底、淀积纳米晶、以及溅射形成丘的工艺能重复1到5次。在该具体实施例中，纳米晶硅丘132相互彼此隔离，且一个纳米晶硅丘能容纳1到10个电子，当然随着纳米晶硅丘尺寸的增大，其可以容纳更多的电子。
形成纳米晶硅丘浮动栅133(参考图3e和3e′)，在纳米晶硅丘132层上形成抗反射涂层(DARC)(图中未示)，例如用SiON淀积；然后，淀积光刻胶层并形成图形；利用传统的反应离子刻蚀(RIE)工艺刻蚀多晶硅栅；之后，去胶光刻胶层和抗反射涂层(DARC)形成纳米晶硅丘浮动栅133。
形成栅间介质层140(参考图3f和3f′)，在浮动栅133上形成一栅间介质层140。在该具体实施例中，栅间介质层140为具有高介电常数K的电介质层，介电常数k大于3.9，介电材料选自包含HfO2，Al2O3，SiON和SiN的群组。在该具体实施例中，以HfO2栅间介质层140的形成说明该栅间介质层140的形成步骤，具体如下：
1、在温度约为300-500℃，气压约为1.0torr环境下，利用叔酊醇铪Hafniumt-butoxide(Hf(OC4H9)4)作为先驱物，利用低压化学气相淀积(LPCVD)淀积HfO2，厚度约为1-20nm；
2、在包含NH3或N2的气体环境中，在温度约为600-800℃下退火HfO2层。
形成控制栅多晶硅层150(参考图3g和3g′)，在栅间介质层140上淀积一控制栅多晶硅层150，控制栅多晶硅层150在约为600-800℃的温度范围内淀积，厚度约为100-500nm；在淀积控制栅多晶硅层150后，通过化学机械抛光(CMP)实现对该控制栅多晶硅层150的平坦化。在该具体实施例中，控制栅多晶硅层150在原位利用N型杂质例如磷P掺杂。
形成控制栅151(参考图3h和3h′)，抗反射涂层(DARC)淀积在控制栅多晶硅层150上(图中未示)，为光刻步骤做准备；利用光刻和刻蚀工艺形成控制栅151。
形成源区111和漏区112(参考图3i和3i′)，在光刻之后，注入N型杂质形成N型轻掺杂源区111和漏区112。可以根据应用，使用P型掺杂。
形成侧墙160(参考图3j和3j′)，可以利用传统工艺形成，其包括淀积隔离层和利用反应离子刻蚀(RIE)工艺刻蚀，也可以利用其他的工艺来形成侧墙160。在该具体实施例中，首先形成氮化物于硅片上，接着进行高温氧化(HTO)补偿工艺，从而形成一氮化物侧墙160。该侧墙160也可用通过形成高温氧化(HTO)层于硅片上，之后利用反应离子刻蚀(RIE)刻蚀形成侧墙160。本发明中的侧墙可以为ONO(oxide-nitride-oxide)侧墙，也可以为氧氮化合物侧墙。该方法也包括诸如杂质形成源区和漏区。对于N型器件，源/漏注入包括N型杂质，例如砷As，剂量约为1-5×1015/cm2。
形成层间介质(ILD)层170和接触结构180(参考图1和图2)。层间介质层170的形成是利用传统的高密度等离子体磷硅玻璃(HDP PSG)或亚大气压化学气相淀积硼磷硅玻璃(SACVD BPSG)工艺淀积；然后利用CMP平坦化层间介质层。形成于层间介质(ILD)层170的接触结构180通过传统的技术形成；在该实施例中，该接触结构180为钨填充。该接触结构180也可以是多晶硅填充，或其他的金属填充。
参考图2，本发明的具体实施例的具有浮动栅的非易失性存储器的每一存储单元100包括：在高k遂穿电介质层120上的纳米晶硅丘浮动栅153；形成于纳米晶硅丘浮动栅153上的一栅间介质层140；形成于栅间介质层120上的控制栅161；分别与源区111和漏区112耦合的接触结构181。当一第一预设电压加到控制栅161上，一第二预设电压加到漏112，产生热电子并注入该热电子到浮动栅153；因为高k遂穿电介质和纳米晶硅丘浮动栅提供低势垒高度，所以可以提高NVM的编程效率，获得改善的数据保持性，纳米晶硅丘浮动栅的顶端部降低了擦除电压，使电荷泵设计更容易。因此，根据本发明的具有浮动栅的非易失性存储器能改善器件性能。
Claims (10)
1.具有浮动栅的非易失性存储器，其包括复数个存储单元，其中，每一个存储单元包括：
一衬底，在该衬底上的一源区、一漏区和位于所述衬底两侧的两隔离区；
一遂穿电介质层，形成于所述衬底表面；
复数个浮动栅，形成于所述遂穿电介质层上；
一栅间介质层，形成于所述浮动栅的表面；
一控制栅，形成于所述的栅间介质层上；
两侧墙，形成于所述控制栅的两侧；
其特征在于：所述的复数个浮动栅为复数个纳米晶硅丘浮动栅，所述纳米晶硅丘浮动栅具有顶部和比顶部更宽的底部。
2.如权利要求1所述的具有浮动栅的非易失性存储器，其特征在于：所述纳米晶硅丘浮动栅为四面体形状。
3.如权利要求1-2任一所述的具有浮动栅的非易失性存储器，其特征在于：所述遂穿电介质层采用介电常数k大于3.9的介电材料。
4.如权利要求3所述的具有浮动栅的非易失性存储器，其特征在于：所述的介电材料选自HfO2，Al2O3，SiON，或SiN。
5.形成具有浮动栅的非易失性存储器的方法，该非易失性存储器包括复数个存储单元，其特征在于，每一个存储单元的形成步骤包括：
提供一衬底，于该衬底的两侧形成两隔离区；
于该衬底的表面形成一遂穿电介质层；
于所述遂穿电介质层的表面形成复数个纳米晶硅丘浮动栅，所述纳米晶硅丘浮动栅具有顶部和比顶部更宽的底部；
于所述的纳米晶硅浮动栅的表面以及所述遂穿电介质层的表面形成一栅间介质层；
于所述栅间介质层的表面形成一控制栅；
于所述的衬底上形成一源区和一漏区；
于所述控制栅的侧面形成侧墙。
6.如权利要求5所述的形成具有浮动栅的非易失性存储器的方法，其特征在于所述形成纳米晶硅丘浮动栅的步骤还包括：
首先于所述遂穿电介质层的表面形成纳米晶硅；
利用溅射工艺，形成纳米晶硅丘；
在形成纳米晶硅丘后，利用光刻和反应离子刻蚀工艺形成纳米晶硅丘浮动栅。
7.如权利要求6所述的形成具有浮动栅的非易失性存储器的方法，其特征在于：所述溅射在氩气环境下实现，氩气流量为50-500sccm，射频RF工艺功率为500-5000watt，射频RF偏置功率为500-3000watt。
8.如权利要求6所述的形成具有浮动栅的非易失性存储器的方法，其特征在于：所述的纳米晶硅的直径在1nm-10nm之间，密度为1x1010/cm2～1x1012/cm2。
9.如权利要求5-8任一所述的形成具有浮动栅的非易失性存储器的方法，其特征在于：所述形成的遂穿电介质层具有大于3.9的介电常数，该电介质材料选自HfO2，Al2O3，SiON，或SiN。
10.如权利要求8所述的形成具有浮动栅的非易失性存储器的方法，其特征在于形成HfO2遂穿电介质层的步骤包括：
在温度为300-500℃，气压为1.0torr环境下，用叔酊醇铪Hf(OC4H9)4作为先驱物，利用低压化学气相淀积淀积HfO2，厚度为1-20nm；
在包含NH3或N2的气体环境中，在温度为600-800℃下退火HfO2层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101970856A CN102044544B (zh) | 2009-10-13 | 2009-10-13 | 具有浮动栅的非易失性存储器及其形成方法 |
| US12/886,534 US8815680B2 (en) | 2009-10-13 | 2010-09-20 | Non-volatile memory having nano crystalline silicon hillocks floating gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101970856A CN102044544B (zh) | 2009-10-13 | 2009-10-13 | 具有浮动栅的非易失性存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102044544A CN102044544A (zh) | 2011-05-04 |
| CN102044544B true CN102044544B (zh) | 2012-12-05 |
Family
ID=43854148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101970856A Expired - Fee Related CN102044544B (zh) | 2009-10-13 | 2009-10-13 | 具有浮动栅的非易失性存储器及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8815680B2 (zh) |
| CN (1) | CN102044544B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6506095B2 (ja) * | 2015-05-07 | 2019-04-24 | エイブリック株式会社 | 半導体メモリ装置 |
| CN107658302A (zh) * | 2016-07-25 | 2018-02-02 | 上海新昇半导体科技有限公司 | 一种存储器结构及其制备方法 |
| CN106653589A (zh) * | 2016-12-16 | 2017-05-10 | 上海华力微电子有限公司 | 高压低热预算高k后退火工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1466192A (zh) * | 2002-07-03 | 2004-01-07 | 旺宏电子股份有限公司 | 利用微晶硅膜作为浮置闸以促进快闪式存储器性能的方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412900A (en) * | 1981-03-13 | 1983-11-01 | Hitachi, Ltd. | Method of manufacturing photosensors |
| JP3951443B2 (ja) * | 1997-09-02 | 2007-08-01 | ソニー株式会社 | 不揮発性半導体記憶装置及びその書き込み方法 |
| US6027569A (en) * | 1998-06-03 | 2000-02-22 | Seh America, Inc. | Gas injection systems for a LPCVD furnace |
| US6259133B1 (en) * | 1999-02-11 | 2001-07-10 | Advanced Micro Devices, Inc. | Method for forming an integrated circuit memory cell and product thereof |
| US6858547B2 (en) * | 2002-06-14 | 2005-02-22 | Applied Materials, Inc. | System and method for forming a gate dielectric |
| US20040026682A1 (en) * | 2002-06-17 | 2004-02-12 | Hai Jiang | Nano-dot memory and fabricating same |
| KR100579844B1 (ko) * | 2003-11-05 | 2006-05-12 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100607173B1 (ko) * | 2004-02-20 | 2006-08-01 | 삼성전자주식회사 | 산화물 전하 저장층을 갖는 비휘발성 메모리 소자 |
| EP1729331A4 (en) * | 2004-03-26 | 2008-10-15 | Nissin Electric Co Ltd | METHOD AND APPARATUS FOR FORMING SILICONE POINTS |
| US20060043463A1 (en) * | 2004-09-01 | 2006-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Floating gate having enhanced charge retention |
| WO2006137895A2 (en) * | 2004-09-30 | 2006-12-28 | The Trustees Of Boston College | Single crystal metal nanocrystals |
| JP4541125B2 (ja) * | 2004-12-15 | 2010-09-08 | パナソニック株式会社 | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 |
| TWI278072B (en) * | 2005-12-28 | 2007-04-01 | Ind Tech Res Inst | Nano grain varied-resistance memory |
| US8481386B2 (en) * | 2009-04-09 | 2013-07-09 | The Regents Of The University Of California | Nanocrystal memories and methods of forming the same |
| US8446779B2 (en) * | 2009-08-21 | 2013-05-21 | Globalfoundries Singapore Pte. Ltd. | Non-volatile memory using pyramidal nanocrystals as electron storage elements |
-
2009
- 2009-10-13 CN CN2009101970856A patent/CN102044544B/zh not_active Expired - Fee Related
-
2010
- 2010-09-20 US US12/886,534 patent/US8815680B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1466192A (zh) * | 2002-07-03 | 2004-01-07 | 旺宏电子股份有限公司 | 利用微晶硅膜作为浮置闸以促进快闪式存储器性能的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8815680B2 (en) | 2014-08-26 |
| US20110084328A1 (en) | 2011-04-14 |
| CN102044544A (zh) | 2011-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652318B2 (en) | Split-gate memory cells and fabrication methods thereof | |
| KR100634266B1 (ko) | 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법 | |
| KR101050454B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성방법 | |
| US6570213B1 (en) | Self-aligned split-gate flash memory cell and its contactless NOR-type memory array | |
| KR101552448B1 (ko) | 고 유전상수 유전체 및 금속 게이트를 구비한 비-휘발성 메모리 셀 | |
| US20070026651A1 (en) | Method of manufacturing a semiconductor device | |
| TWI302365B (zh) | ||
| US7192830B2 (en) | Method for fabricating a memory cell | |
| CN100373592C (zh) | Pecvd富含硅的氧化物层以减少uv充电 | |
| US6593187B1 (en) | Method to fabricate a square poly spacer in flash | |
| US20030001197A1 (en) | Method for forming a flash memory cell having contoured floating gate surface | |
| US6740557B1 (en) | Spacer like floating gate formation | |
| CN102044544B (zh) | 具有浮动栅的非易失性存储器及其形成方法 | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| TW200423376A (en) | Self aligned shallow trench isolation with improved coupling coefficient in floating gate devices | |
| US6225646B1 (en) | Integrated circuit incorporating a memory cell and a transistor elevated above an insulating base | |
| WO2023088067A1 (zh) | 浮栅型分栅闪存器件及其制造方法 | |
| CN101207031A (zh) | 记忆单元及其制造方法 | |
| CN101124667A (zh) | 具有氮化氧化物层的半导体器件及其方法 | |
| US20080237682A1 (en) | Semiconductor memory with conductive carbon | |
| US6362052B1 (en) | Use of an etch to reduce the thickness and around the edges of a resist mask during the creation of a memory cell | |
| CN104952806A (zh) | 存储元件及其制造方法 | |
| CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| CN104952804B (zh) | 一种制作嵌入式闪存的方法 | |
| KR20050069046A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121031 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121031 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121205 Termination date: 20191013 |