JPS61263276A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61263276A JPS61263276A JP10518285A JP10518285A JPS61263276A JP S61263276 A JPS61263276 A JP S61263276A JP 10518285 A JP10518285 A JP 10518285A JP 10518285 A JP10518285 A JP 10518285A JP S61263276 A JPS61263276 A JP S61263276A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- substrate
- input
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- 230000005611 electricity Effects 0.000 abstract description 4
- 230000003068 static effect Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 13
- 230000005669 field effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はたとえば、静電気等の過大入力から保護する手
段を有する半導体装置に関するものである。
段を有する半導体装置に関するものである。
従来の技術
従来、半導体装置の入力部あるいは出力部には静電気あ
るいは、サージ等の過大入力から保護する入力保護する
入力破壊保護手段を設けたものがあり、特にＭＯＳ型電
界効果トランジスタを用いた入力回路部には、そのゲー
ト破壊防止手段として、保護用ＰＮ接合ダイオードを設
けることが多い。第２図ａはかかるＭＯ８型電界効果ト
ランジスタの保護用ＰＮ接合ダイオードの配置、形状を
示す平面図であり、第２図すは第２図中、破線ＡＡでの
断面図である。Ｎ″″型導電性のシリコン基板１にＰ＋
型導電性の拡散２を設け、同拡散２を介してアルミニウ
ム配線層であるバッド３と内部のＭＯ８Ｊｊ電界効果ト
ランジスタのゲート配線層４とをコンタクト窓６，６に
よって接続している。
るいは、サージ等の過大入力から保護する入力保護する
入力破壊保護手段を設けたものがあり、特にＭＯＳ型電
界効果トランジスタを用いた入力回路部には、そのゲー
ト破壊防止手段として、保護用ＰＮ接合ダイオードを設
けることが多い。第２図ａはかかるＭＯ８型電界効果ト
ランジスタの保護用ＰＮ接合ダイオードの配置、形状を
示す平面図であり、第２図すは第２図中、破線ＡＡでの
断面図である。Ｎ″″型導電性のシリコン基板１にＰ＋
型導電性の拡散２を設け、同拡散２を介してアルミニウ
ム配線層であるバッド３と内部のＭＯ８Ｊｊ電界効果ト
ランジスタのゲート配線層４とをコンタクト窓６，６に
よって接続している。
なお、同図中、了は絶縁膜である。
発明が解決しようとする問題点
第２図示構成のゲート保護手段によれば、前記Ｐ＋型の
領域２の抵抗を介して、外部入力端子３とＭＯＳ型電界
効果トランジスタのゲートが、アルミニウム配線４で接
続されている。この構成では印加される電荷量が同じで
も、入力される電圧が高くなると、ゲート保護が十分で
なくなる事がある。たとえば、第２図の装置において１
ｏｏｐＦの容量で２００Ｖの電圧を印加しても破壊され
ないとする。そこで同じ電荷量をより短時間で印加して
みるため、たとえば、１０ｐＦの容量で２ＫＶの電圧を
印加すると破壊してしまう事がある。半導体装置は一般
に様々な条件下での使用に耐え得る事が望ましく、前記
のように２００Ｖの電圧印加では耐えるが２ＫＶの電圧
印加では破壊してしまう事は問題である。
領域２の抵抗を介して、外部入力端子３とＭＯＳ型電界
効果トランジスタのゲートが、アルミニウム配線４で接
続されている。この構成では印加される電荷量が同じで
も、入力される電圧が高くなると、ゲート保護が十分で
なくなる事がある。たとえば、第２図の装置において１
ｏｏｐＦの容量で２００Ｖの電圧を印加しても破壊され
ないとする。そこで同じ電荷量をより短時間で印加して
みるため、たとえば、１０ｐＦの容量で２ＫＶの電圧を
印加すると破壊してしまう事がある。半導体装置は一般
に様々な条件下での使用に耐え得る事が望ましく、前記
のように２００Ｖの電圧印加では耐えるが２ＫＶの電圧
印加では破壊してしまう事は問題である。
問題点を解決するための手段
静電気等の過大入力電圧が高くても内部ゲート等が破壊
しないようにする丸めには、入出力端子から内部のＭＯ
Ｂ型電界効果トランジスタのゲートに達するまでの間に
、過大入力された電荷を十分に逃がしてやる事が必要で
ある。その目的を達するために本発明の半導体装置は、
入出力端子と内部のゲート等の間に、基板と逆の導電型
領域を従来の領域とは別に設け、さらに前記領域の近く
に基板と同じ導電型領域を設けた構造である。
しないようにする丸めには、入出力端子から内部のＭＯ
Ｂ型電界効果トランジスタのゲートに達するまでの間に
、過大入力された電荷を十分に逃がしてやる事が必要で
ある。その目的を達するために本発明の半導体装置は、
入出力端子と内部のゲート等の間に、基板と逆の導電型
領域を従来の領域とは別に設け、さらに前記領域の近く
に基板と同じ導電型領域を設けた構造である。
作 用
本発明によると、過大入力され比電荷を内部のゲートに
到達させることなく、基板と逆、の導電型領域、即ち、
吸収源となる基板と同じ導電型の領域と接するＰＮ接合
ダイオードにより、基板電位に逃がすことが容易である
。
到達させることなく、基板と逆、の導電型領域、即ち、
吸収源となる基板と同じ導電型の領域と接するＰＮ接合
ダイオードにより、基板電位に逃がすことが容易である
。
実施例
本発明は、第１図ａ、ｂの平面図、ＢＢ断面図に示すよ
うにｎ基板１において入出力端子に直接接続されたｐ＋
領域２と内部ゲートへのアルミニウム配線層４の間にｐ
＋領域１０を設け、基板電位のｎ＋拡散領域１１を前記
領域１ｏに約Ｂμ程度の間隔をあけ対面する位置に設け
るというものである。この実施例において、ｎ１拡散１
１は半導体チップの周辺であシ、アルミニウム配線層１
２がこのｎ＋拡散１１の上にあり、コンタクト窓１４で
十分接続されている。又、ｐ＋拡散１０の上にもアルミ
ニウム配線層４が設けられ、コンタクト窓１３を介して
、ｐ＋領域１０と十分接続されており、Ｐ”Ｎ ダイオ
ードとして領域１ｏ全体が均等に働くように工夫してい
る。ここでアルミニウム配線層１２は接地電位もしくは
電源電圧に保持されている。入力バッド３に入力された
信号は。
うにｎ基板１において入出力端子に直接接続されたｐ＋
領域２と内部ゲートへのアルミニウム配線層４の間にｐ
＋領域１０を設け、基板電位のｎ＋拡散領域１１を前記
領域１ｏに約Ｂμ程度の間隔をあけ対面する位置に設け
るというものである。この実施例において、ｎ１拡散１
１は半導体チップの周辺であシ、アルミニウム配線層１
２がこのｎ＋拡散１１の上にあり、コンタクト窓１４で
十分接続されている。又、ｐ＋拡散１０の上にもアルミ
ニウム配線層４が設けられ、コンタクト窓１３を介して
、ｐ＋領域１０と十分接続されており、Ｐ”Ｎ ダイオ
ードとして領域１ｏ全体が均等に働くように工夫してい
る。ここでアルミニウム配線層１２は接地電位もしくは
電源電圧に保持されている。入力バッド３に入力された
信号は。
ｐ＋拡散抵抗２を通った後アルミニウム配線層４を通る
と同時に拡散１０に伝わり、その後に内部ゲートに入力
される。すなわち拡散１ｏは、ｐ型゛であり基板１はｎ
型であるので拡散１０の部分はＰＮダイオードであるの
で、過大入力された電荷は内部ゲートにまで達すること
なく前記ダイオードが導通し、接地電位もしくは電源電
位に保持されているｎ＋拡散１１に流れ、内部のゲート
は保護される。
と同時に拡散１０に伝わり、その後に内部ゲートに入力
される。すなわち拡散１ｏは、ｐ型゛であり基板１はｎ
型であるので拡散１０の部分はＰＮダイオードであるの
で、過大入力された電荷は内部ゲートにまで達すること
なく前記ダイオードが導通し、接地電位もしくは電源電
位に保持されているｎ＋拡散１１に流れ、内部のゲート
は保護される。
本発明の半導体装置を用いると、１ｏｐＦの容量でＯＢ
ＫＶの電圧が耐圧の限界であった素子が２．５ＫＶ以
上の耐圧を持った実施例があるｂ発明の効果 本発明では、実施例のように、入力端子と内部ゲートと
の間にダイオードを設けるという構成であるので面積が
小さいと利点があり、チップサイズも大きくならず、良
い耐圧を実現できる。また、本発明によるダイオード領
域は従来使用されていた抵抗領域と全く同一の導電型の
領域であり、ＭＯＳのシリコンゲート構造で製作する場
合には同一マスクで製作できる。以上詳述してきたよう
に本発明は入力保護の半導体装置は効果が大きい。
ＫＶの電圧が耐圧の限界であった素子が２．５ＫＶ以
上の耐圧を持った実施例があるｂ発明の効果 本発明では、実施例のように、入力端子と内部ゲートと
の間にダイオードを設けるという構成であるので面積が
小さいと利点があり、チップサイズも大きくならず、良
い耐圧を実現できる。また、本発明によるダイオード領
域は従来使用されていた抵抗領域と全く同一の導電型の
領域であり、ＭＯＳのシリコンゲート構造で製作する場
合には同一マスクで製作できる。以上詳述してきたよう
に本発明は入力保護の半導体装置は効果が大きい。
第１図ａ、ｂは本発明実施例の平面図、断面図、第２図
ａ、ｂは従来例装置の平面図、断面図である０ １・・・・・・ｎ−基板、２，１０・・・・・・ｐ＋拡
散、３・・・・・・入力パッド、４，１２・・・・・・
アルミニウム配線、５．６，１３．１４・・・・・・コ
ンタクト窓、７・・・・・・絶縁膜、１１・・・・・・
ｎ＋拡散。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
ｆｉ−基間 ７−特傾＜ＲＩ Ｒ−−ｐ＋耕秩
ａ、ｂは従来例装置の平面図、断面図である０ １・・・・・・ｎ−基板、２，１０・・・・・・ｐ＋拡
散、３・・・・・・入力パッド、４，１２・・・・・・
アルミニウム配線、５．６，１３．１４・・・・・・コ
ンタクト窓、７・・・・・・絶縁膜、１１・・・・・・
ｎ＋拡散。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
ｆｉ−基間 ７−特傾＜ＲＩ Ｒ−−ｐ＋耕秩
Claims (6)
- （１）所定導電型の半導体基板に前記基板と逆の導電型
の第１の抵抗領域を設け、前記第１の領域の少なくとも
一部に金属配線層を接触させて、これを入力または出力
端と外部接続のためのパッドに接続させ、前記第１の抵
抗領域とは異なる前記基板と逆の導電型の第２の領域を
設け、前記第１の抵抗領域の少なくとも一部と前記第２
の領域の少なくとも一部とを金属配線層等の手段で接続
し、かつ、固定電位に保持され、前記第２の領域に近接
対面するような前記基板と同じ導電型の第３の領域を設
けたことを特徴とする半導体装置。 - （２）第２の領域及び第３の領域が基板の表面において
互いに対面し、かつ互いに同一方向に並設されているこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
。 - （３）第２の領域および第３の領域の表面の少なくとも
一部に絶縁膜を介して金属配線層等とコンタクト窓等を
設けるという手段で十分に接触させることを特徴とする
特許請求の範囲第１項記載の半導体装置。 - （４）第３の領域が保持される固定電位が接地電位或い
は電源電位であることを特徴とする特許請求の範囲第１
項記載の半導体装置。 - （５）第３の領域が半導体を介して第２の領域の少なく
とも一部の片側に配置されていることを特徴とする特許
請求の範囲第１項記載の半導体装置。 - （６）保護されるべき半導体装置がＭＯＳ型半導体装置
であり、第１の領域及び第２の領域が前記ＭＯＳ型半導
体装置の入力ゲート電極に接続されていることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10518285A JPS61263276A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10518285A JPS61263276A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61263276A true JPS61263276A (ja) | 1986-11-21 |
Family
ID=14400531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10518285A Pending JPS61263276A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263276A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876584A (en) * | 1986-09-10 | 1989-10-24 | British Aerospace Plc | Electrostatic discharge protection circuit |
| JPH01304763A (ja) * | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5903031A (en) * | 1995-07-04 | 1999-05-11 | Matsushita Electric Industrial Co., Ltd. | MIS device, method of manufacturing the same, and method of diagnosing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134572A (en) * | 1978-04-11 | 1979-10-19 | Toshiba Corp | Integrated circuit device |
| JPS5934651A (ja) * | 1982-08-20 | 1984-02-25 | Toshiba Corp | 半導体装置の入力保護装置 |
| JPS59105369A (ja) * | 1982-12-07 | 1984-06-18 | Seiko Epson Corp | 半導体装置 |
-
1985
- 1985-05-17 JP JP10518285A patent/JPS61263276A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134572A (en) * | 1978-04-11 | 1979-10-19 | Toshiba Corp | Integrated circuit device |
| JPS5934651A (ja) * | 1982-08-20 | 1984-02-25 | Toshiba Corp | 半導体装置の入力保護装置 |
| JPS59105369A (ja) * | 1982-12-07 | 1984-06-18 | Seiko Epson Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876584A (en) * | 1986-09-10 | 1989-10-24 | British Aerospace Plc | Electrostatic discharge protection circuit |
| JPH01304763A (ja) * | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5903031A (en) * | 1995-07-04 | 1999-05-11 | Matsushita Electric Industrial Co., Ltd. | MIS device, method of manufacturing the same, and method of diagnosing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5910587B2 (ja) | 半導体装置の保護装置 | |
| JPH08167694A (ja) | 半導体装置用保護回路 | |
| JPH02177358A (ja) | 半導体集積回路の入力保護装置 | |
| JPS61263276A (ja) | 半導体装置 | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| JPH02238668A (ja) | 半導体装置 | |
| JPS6359257B2 (ja) | ||
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPH0511667B2 (ja) | ||
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPS61110455A (ja) | 半導体装置 | |
| JP2940523B2 (ja) | 半導体装置及びその実装方法 | |
| JPH04215468A (ja) | 静電保護装置 | |
| JPS62166557A (ja) | 半導体静電破壊保護装置 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPH0666428B2 (ja) | 半導体装置 | |
| JPS6380563A (ja) | 入力保護装置 | |
| JPS59228751A (ja) | 半導体集積回路 |