JPS5987873A - Mos形半導体装置 - Google Patents
Mos形半導体装置Info
- Publication number
- JPS5987873A JPS5987873A JP57198191A JP19819182A JPS5987873A JP S5987873 A JPS5987873 A JP S5987873A JP 57198191 A JP57198191 A JP 57198191A JP 19819182 A JP19819182 A JP 19819182A JP S5987873 A JPS5987873 A JP S5987873A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- circuit
- diffusion
- internal circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 100
- 239000000969 carrier Substances 0.000 claims abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 28
- 239000000758 substrate Substances 0.000 abstract description 14
- 230000001681 protective effect Effects 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Non-Volatile Memory (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、内部回路を保護するためのケート保護回路
を備えたMO8形半導体装置に関する。
を備えたMO8形半導体装置に関する。
シリコン基板上に絶縁酸化膜を形成し、この酸化膜上に
ゲート電極を配設してシリコン基板表面のポテンシャル
を制御するMOB形半導体装置においては、入力インピ
ーダンスが極めて高く、しかも酸化膜の厚さが4001
〜100OXと薄いために絶縁耐圧が20V〜100V
と低い。このため、摩擦等によって発生する静電気によ
って容易にゲート部の酸化膜(ゲート酸化膜)が破壊さ
れる。このようなゲート酸化膜の□破壊を防止するため
に、MO8形半導体装置にはPN接合の順方向特性ある
いはブレークダウン特性を利用したゲート酸化膜を保護
する回路□(ゲート保護回路)が必ず設けられている。
ゲート電極を配設してシリコン基板表面のポテンシャル
を制御するMOB形半導体装置においては、入力インピ
ーダンスが極めて高く、しかも酸化膜の厚さが4001
〜100OXと薄いために絶縁耐圧が20V〜100V
と低い。このため、摩擦等によって発生する静電気によ
って容易にゲート部の酸化膜(ゲート酸化膜)が破壊さ
れる。このようなゲート酸化膜の□破壊を防止するため
に、MO8形半導体装置にはPN接合の順方向特性ある
いはブレークダウン特性を利用したゲート酸化膜を保護
する回路□(ゲート保護回路)が必ず設けられている。
上述したゲート保護回路の典型的な回路例を第1図に示
す。すなわち、内部回路11の一部分を構成するMOS
)ランジスタQ1 のゲートと入力端子12との間に
拡散層からなる保護抵抗Rが配設されるとともに、上記
MOSトランジスタQ1のゲートと一方の電源Vssと
の間に保護用のMO8トランジスタQ、が接続される。
す。すなわち、内部回路11の一部分を構成するMOS
)ランジスタQ1 のゲートと入力端子12との間に
拡散層からなる保護抵抗Rが配設されるとともに、上記
MOSトランジスタQ1のゲートと一方の電源Vssと
の間に保護用のMO8トランジスタQ、が接続される。
入力端子12にサージ電圧等の過大入力電圧が印加され
ると、保護抵抗Rでブレークダウンあるいは順方向特性
によって電圧がクランプされるとともに、この抵抗Rに
よって急峻な波形がなまらされる。その後、過大入力電
圧はMOSトランジスタ部Q、の拡散層に供給され、更
にブレークダウン電圧が低められてゲート保護回路の能
力が増大する。これは、MOS)ランジスタQ、のゲー
ト電極に低電位側の電源電圧Vssが印加されているた
め、シリコン基板表面での電界が増大してブレークダウ
ン電圧が低下するためである。
ると、保護抵抗Rでブレークダウンあるいは順方向特性
によって電圧がクランプされるとともに、この抵抗Rに
よって急峻な波形がなまらされる。その後、過大入力電
圧はMOSトランジスタ部Q、の拡散層に供給され、更
にブレークダウン電圧が低められてゲート保護回路の能
力が増大する。これは、MOS)ランジスタQ、のゲー
ト電極に低電位側の電源電圧Vssが印加されているた
め、シリコン基板表面での電界が増大してブレークダウ
ン電圧が低下するためである。
第2図は、上記第1図の回路のパターン平面図を示すも
ので、図において、12は入力端子(ポンディングパッ
ド)、12aはポンディングパッド12と拡散保護抵抗
層Rとを接続するためのアルミ等の配線、14は配線1
2aと拡散保護抵抗層Rとのコンタクト用の入力部拡散
層、CHはコンタクトホールである。上記保護抵抗孔の
抵抗値は、通常5000〜数にΩであり、過大入力電圧
はl ns〜5 nsの時定数を与えて立ち上がりの鋭
いパルス状のピーク電圧を減少させる。
ので、図において、12は入力端子(ポンディングパッ
ド)、12aはポンディングパッド12と拡散保護抵抗
層Rとを接続するためのアルミ等の配線、14は配線1
2aと拡散保護抵抗層Rとのコンタクト用の入力部拡散
層、CHはコンタクトホールである。上記保護抵抗孔の
抵抗値は、通常5000〜数にΩであり、過大入力電圧
はl ns〜5 nsの時定数を与えて立ち上がりの鋭
いパルス状のピーク電圧を減少させる。
ところで、近年MO8形半導体装置においては高集積化
が進み、これに伴なってゲート酸化膜の膜厚が薄くなる
とともに、拡悩層の深さも浅くなっているため、比較的
低い電圧でゲート保護回路が破壊されてしまい、内部回
路を充分に保護できないという問題点が生じている。
が進み、これに伴なってゲート酸化膜の膜厚が薄くなる
とともに、拡悩層の深さも浅くなっているため、比較的
低い電圧でゲート保護回路が破壊されてしまい、内部回
路を充分に保護できないという問題点が生じている。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、微細化されたMOS形の半導
体装置においても内部回路を保護できる静電破壊電圧の
高いゲート保護回路を備えたMO8形半導体装置を提供
することである。
その目的とするところは、微細化されたMOS形の半導
体装置においても内部回路を保護できる静電破壊電圧の
高いゲート保護回路を備えたMO8形半導体装置を提供
することである。
すなわち、この発明においては、上記第1図および第2
図におけるゲート保護回路の拡散層と内部回路の各拡散
層との距離をサージ電圧の印加によって生ずるゲート保
護回路の拡散層の空乏層に内部回路の拡散層から少数キ
ャリアが注入されない値以上離し、内部回路の拡散層間
の最小距離より大としたものである。 ゛〔発明
の実施例〕 以下、この発明の一実施例について図面を参照して説明
する。従来においては、ゲート保護回路の破壊メカニズ
ムが不明であったため、ゲート保護回路の改良は種々行
なわれていたが、このゲート保護回路の拡散層と内部回
路を構成する拡散層との関係については全く注意が払わ
れていなかった。この発明においては、ゲート保護回路
の拡散層、特に前記第2図における入力端子(ポンディ
ングパッド)12の配線12aと拡散保護抵抗層Rとの
接続を行なうためのコンタクト用の入力部拡散層14と
内部回路11を構成する拡散層との間隔を最適な値に設
定し。
図におけるゲート保護回路の拡散層と内部回路の各拡散
層との距離をサージ電圧の印加によって生ずるゲート保
護回路の拡散層の空乏層に内部回路の拡散層から少数キ
ャリアが注入されない値以上離し、内部回路の拡散層間
の最小距離より大としたものである。 ゛〔発明
の実施例〕 以下、この発明の一実施例について図面を参照して説明
する。従来においては、ゲート保護回路の破壊メカニズ
ムが不明であったため、ゲート保護回路の改良は種々行
なわれていたが、このゲート保護回路の拡散層と内部回
路を構成する拡散層との関係については全く注意が払わ
れていなかった。この発明においては、ゲート保護回路
の拡散層、特に前記第2図における入力端子(ポンディ
ングパッド)12の配線12aと拡散保護抵抗層Rとの
接続を行なうためのコンタクト用の入力部拡散層14と
内部回路11を構成する拡散層との間隔を最適な値に設
定し。
静電破壊電圧の向上を図るものである。
これから詳述するゲート保護回路の破壊メカニズムは本
発明者らが初めて明らかにしたものでこの発明の根幹を
なすものである。第3図は破壊メカニズムを説明するた
めの模式図で、ゲート保護回路・部および内部回路部の
断面構成を内部回路の拡散層である。ゲート保護回路の
拡散層14に正の電圧(■サージ)が印加されると、こ
の拡散層14はブレークダウンを起こし。
発明者らが初めて明らかにしたものでこの発明の根幹を
なすものである。第3図は破壊メカニズムを説明するた
めの模式図で、ゲート保護回路・部および内部回路部の
断面構成を内部回路の拡散層である。ゲート保護回路の
拡散層14に正の電圧(■サージ)が印加されると、こ
の拡散層14はブレークダウンを起こし。
基板13の接地点に向って大電流が流れる。この時、基
板抵抗によりサージ印加端子12の拡散層14付近の基
板電位が上昇する。このため、サージ印加端子の拡散層
14と内部回路の拡散層15とが接近していると、拡散
層15が順方向にバイアスされる。従って、拡散層15
が固定電位にバイアスされていたり、静電容量が大きい
場合には、拡散層15から基板13に少数キャリアが注
入され、この少数キャリアの一部はサージ印加端子の拡
散層14の空乏層14’に達しこの空乏層14′中で加
速される。空乏層14′中では電界強度が犬であるため
大きなエネルギーを得た少数キャリアが基板13のシリ
コン結晶に衝突して電子−正孔対を発生し、キャリア増
倍が起こる。このためブレークダウン電流が大幅に増加
し、拡散層14の接合面が熱的に破壊されてしまい、静
電破壊電圧が大きく低下する。
板抵抗によりサージ印加端子12の拡散層14付近の基
板電位が上昇する。このため、サージ印加端子の拡散層
14と内部回路の拡散層15とが接近していると、拡散
層15が順方向にバイアスされる。従って、拡散層15
が固定電位にバイアスされていたり、静電容量が大きい
場合には、拡散層15から基板13に少数キャリアが注
入され、この少数キャリアの一部はサージ印加端子の拡
散層14の空乏層14’に達しこの空乏層14′中で加
速される。空乏層14′中では電界強度が犬であるため
大きなエネルギーを得た少数キャリアが基板13のシリ
コン結晶に衝突して電子−正孔対を発生し、キャリア増
倍が起こる。このためブレークダウン電流が大幅に増加
し、拡散層14の接合面が熱的に破壊されてしまい、静
電破壊電圧が大きく低下する。
また、第4図に示すように、内部回路を構成する拡散層
15が離れた他の内部回路の拡散層16に接続されてい
る場合(一般に内部回路の拡散層は、回路を構成するた
めこのように遠くの拡散層と接続されたり、電源でバイ
アスされたり、あるいは静電容量が大きく設定されてい
たりしている。)、入力端子12に正のサージ電圧が印
加されると、サージ印加端子拡散層14のブレークダウ
ンが起こり、基板13の電位が上昇し、近接した内部回
路の拡散層15が順方向にバイアスされるのは前記第3
図と同様であるが、この場合は拡散層15の容量が小さ
くとも他の拡散層16と接続されているため少数キャリ
アが注入されることになる。すなわち拡散層15の電位
が上昇するとこの電位は遠く離れた拡散層16に伝えら
れる。ところが、この拡散層16付近の基板電位は変化
していないのでこの拡散層16がブレークダウンを起こ
し拡散層15に少数キャリアを供給することになる。従
って、上記少数キャリアの一部がサージ印加端子拡散層
14の空乏層14′に達してキャリア増倍を起こし、静
電破壊電圧が低下する。
15が離れた他の内部回路の拡散層16に接続されてい
る場合(一般に内部回路の拡散層は、回路を構成するた
めこのように遠くの拡散層と接続されたり、電源でバイ
アスされたり、あるいは静電容量が大きく設定されてい
たりしている。)、入力端子12に正のサージ電圧が印
加されると、サージ印加端子拡散層14のブレークダウ
ンが起こり、基板13の電位が上昇し、近接した内部回
路の拡散層15が順方向にバイアスされるのは前記第3
図と同様であるが、この場合は拡散層15の容量が小さ
くとも他の拡散層16と接続されているため少数キャリ
アが注入されることになる。すなわち拡散層15の電位
が上昇するとこの電位は遠く離れた拡散層16に伝えら
れる。ところが、この拡散層16付近の基板電位は変化
していないのでこの拡散層16がブレークダウンを起こ
し拡散層15に少数キャリアを供給することになる。従
って、上記少数キャリアの一部がサージ印加端子拡散層
14の空乏層14′に達してキャリア増倍を起こし、静
電破壊電圧が低下する。
なお、負のサージ電圧を印加した場合は、バイアス状態
が逆になるだけでメカニズムは同一であり、逆バイアス
となる内部回路の拡散層が破壊されることになる。
が逆になるだけでメカニズムは同一であり、逆バイアス
となる内部回路の拡散層が破壊されることになる。
上述したように、サージ電圧が印加される拡散層の近く
に他の拡散層があるだけで静電破壊電圧が本来の値より
大きく低下してしまい逆バイアスされる拡散層が破壊さ
れることになる。
に他の拡散層があるだけで静電破壊電圧が本来の値より
大きく低下してしまい逆バイアスされる拡散層が破壊さ
れることになる。
従って、ゲート保護回路の拡散層(特に入力部拡散、層
)と内部回路を構成する拡散層との距離を大きく設定す
れば、サージ電圧の印加によって発生するゲート保護回
路の拡散層付近の基板電位の上昇の影響を内部回路の拡
散層が受けにくくなり、また内部拡散層から少数キャリ
アが発生したとしても少数キャリアの大部分はシリコン
基板中で再結合してしまうため静電破壊電圧を着るしく
向上させることができる。
)と内部回路を構成する拡散層との距離を大きく設定す
れば、サージ電圧の印加によって発生するゲート保護回
路の拡散層付近の基板電位の上昇の影響を内部回路の拡
散層が受けにくくなり、また内部拡散層から少数キャリ
アが発生したとしても少数キャリアの大部分はシリコン
基板中で再結合してしまうため静電破壊電圧を着るしく
向上させることができる。
第5図は、ゲート保護回路における入力部拡散層と内部
回路の拡散層との距離を変えて静電破壊電圧を測定した
結果を示すもので、200pFのコンデンサに蓄えた電
荷でMO8形半導体装置を破壊している。図かられかる
ように。
回路の拡散層との距離を変えて静電破壊電圧を測定した
結果を示すもので、200pFのコンデンサに蓄えた電
荷でMO8形半導体装置を破壊している。図かられかる
ように。
静電破壊電圧は拡散層間の距離に強く依存しており、上
記拡散層間の距離を30μmとすれば静電破壊電圧は略
400Vとなり、実用上充分である。また、90μm〜
100μmとすれば、ゲート保護回路本来の破壊電圧で
ある略1000■が得られる。入力部拡散層はサージ電
圧が印加されるポンディングパッドに接続されるためこ
の部分で最初にブレークダウンが起き、この先の拡散保
護抵抗層に比べてより高電圧、高電流密度となり内部回
路の拡散層の影響を最も受けやすくなっている。第5図
の結果から基板比抵抗や少数キャリアの拡散長の違いを
考えてもゲート保護回路の入力部拡散層と内部回路の拡
散層の間隔を30μm以上とする事が必要であり450
μmも離せば充分であることが判る。
記拡散層間の距離を30μmとすれば静電破壊電圧は略
400Vとなり、実用上充分である。また、90μm〜
100μmとすれば、ゲート保護回路本来の破壊電圧で
ある略1000■が得られる。入力部拡散層はサージ電
圧が印加されるポンディングパッドに接続されるためこ
の部分で最初にブレークダウンが起き、この先の拡散保
護抵抗層に比べてより高電圧、高電流密度となり内部回
路の拡散層の影響を最も受けやすくなっている。第5図
の結果から基板比抵抗や少数キャリアの拡散長の違いを
考えてもゲート保護回路の入力部拡散層と内部回路の拡
散層の間隔を30μm以上とする事が必要であり450
μmも離せば充分であることが判る。
また抵抗部の拡散層は入力部拡散層に比べると条件は緩
くなるが内部回路の拡散層の影響をやはり受けるのでこ
の間隔を20μm以上離す必要がある。
くなるが内部回路の拡散層の影響をやはり受けるのでこ
の間隔を20μm以上離す必要がある。
更に外部入力端子が複数個ある場合(こは静電破壊電圧
の特に低い端子を作らぬようにゲート保護回路の拡散層
と内部回路の拡散層との距離をゲート保護回路毎にほぼ
同一とするのは合理的であり望ましい。
の特に低い端子を作らぬようにゲート保護回路の拡散層
と内部回路の拡散層との距離をゲート保護回路毎にほぼ
同一とするのは合理的であり望ましい。
上述したように内部回路の拡散層とゲート保護回路を構
成する拡散層との間隔を適正に設定することにより静電
破壊電圧を大幅に向上できト保護回路のチップに占める
割合は大きくなくチップサイズの増加は小さい。
成する拡散層との間隔を適正に設定することにより静電
破壊電圧を大幅に向上できト保護回路のチップに占める
割合は大きくなくチップサイズの増加は小さい。
なお、上記実施例ではゲート保護回路が第1図に示した
回路構成の場合についてのみ説明したが、ゲート保護回
路に拡散層を使用する構成であればどのよろな回路にお
いても上記実施例と同様な効果が得られるのはもちろん
である。
回路構成の場合についてのみ説明したが、ゲート保護回
路に拡散層を使用する構成であればどのよろな回路にお
いても上記実施例と同様な効果が得られるのはもちろん
である。
以上説明したようにこの発明によれば、微細化されたM
OS形の半導体装置においても内部回路を保護できる静
電破壊電圧の高いゲート保護回路を備えたMO8形半導
体装置が得られる。
OS形の半導体装置においても内部回路を保護できる静
電破壊電圧の高いゲート保護回路を備えたMO8形半導
体装置が得られる。
第1図は従来のゲート保護回路を示す図、第2図は上記
第1図の回路のパターン平面図、第3図および第4図は
それぞれゲート保護回路の破壊メカニズムを説明するた
めの図、第5図はゲート保護回路の入力部拡散層と内部
回路の拡散層間の距離と静電破壊電圧との関係を示す図
である。 11・・・内部回路、14・・・入力部拡散層、14′
・・・空乏層、15.16・・・内部回路の拡散層SR
・・・保護抵抗(拡散保護抵抗層)、Q、・・・内部回
路のMOSトランジスタ、Qt・・・保護用のMOSト
ランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第1図 1 第3図 第4図 ■
第1図の回路のパターン平面図、第3図および第4図は
それぞれゲート保護回路の破壊メカニズムを説明するた
めの図、第5図はゲート保護回路の入力部拡散層と内部
回路の拡散層間の距離と静電破壊電圧との関係を示す図
である。 11・・・内部回路、14・・・入力部拡散層、14′
・・・空乏層、15.16・・・内部回路の拡散層SR
・・・保護抵抗(拡散保護抵抗層)、Q、・・・内部回
路のMOSトランジスタ、Qt・・・保護用のMOSト
ランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第1図 1 第3図 第4図 ■
Claims (5)
- (1) 内部回路を保護するゲート保護回路を備えた
MO8形半導体装置において、ゲート保護回路の拡散層
と内部回路の拡散層との距離をサージ電圧の印加によっ
て生ずるゲート保護回路の拡散層の空乏層に内部回路の
拡散層から少数キャリアが注入されない値に設定し。 内部回路の拡散層の最小間隔より大としたことを特徴と
するMO8形半導体装置。 - (2) 上記ゲート保護回路の拡散層と内部回路の拡
散層との距離は、複数のゲート保護回路間でほぼ同一で
あることを特徴とする特許請求の範囲第1項記載のMO
8形半導体装置。 - (3)上記ゲート保護回路の入力部拡散層と内部回路の
拡散層との距離が30μm以上であることを特徴とする
特許請求の範囲第1項記載のMO8形半導体装置。 - (4)上記ゲート保護回路の拡散保護抵抗層と内部回路
の拡散層との間が20μm以上離れていることを特徴と
する特許請求の範囲第3項記載のMO8形半導体装置。 - (5)上記ゲート保護回路の拡散層と内部回路の拡散層
との間隔を150μ以下にしたことを特徴とする特許請
求の範囲第3項あるいは第4項記載のMO8形半導体装
置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57198191A JPH061833B2 (ja) | 1982-11-11 | 1982-11-11 | Mos形半導体装置 |
DE8383111291T DE3369602D1 (en) | 1982-11-11 | 1983-11-11 | Mos type semiconductor device |
EP83111291A EP0109070B1 (en) | 1982-11-11 | 1983-11-11 | Mos type semiconductor device |
US06/903,844 US4688065A (en) | 1982-11-11 | 1986-09-04 | MOS type semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57198191A JPH061833B2 (ja) | 1982-11-11 | 1982-11-11 | Mos形半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5987873A true JPS5987873A (ja) | 1984-05-21 |
JPH061833B2 JPH061833B2 (ja) | 1994-01-05 |
Family
ID=16386982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57198191A Expired - Lifetime JPH061833B2 (ja) | 1982-11-11 | 1982-11-11 | Mos形半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4688065A (ja) |
EP (1) | EP0109070B1 (ja) |
JP (1) | JPH061833B2 (ja) |
DE (1) | DE3369602D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5844281A (en) * | 1995-01-11 | 1998-12-01 | Nec Corporation | Semiconductor integrated circuit device with electrostatic protective function |
US5869871A (en) * | 1995-03-04 | 1999-02-09 | Nec Corporation | Semiconductor device capable of avoiding damage by ESD |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271275A (ja) * | 1985-09-25 | 1987-04-01 | Toshiba Corp | 半導体集積回路 |
JPH0673377B2 (ja) * | 1985-11-27 | 1994-09-14 | 日本電気株式会社 | 入力保護回路 |
JPH03259561A (ja) * | 1990-03-09 | 1991-11-19 | Fujitsu Ltd | 半導体装置 |
KR960002094B1 (ko) * | 1990-11-30 | 1996-02-10 | 가부시키가이샤 도시바 | 입력보호회로를 갖춘 반도체장치 |
JP3156487B2 (ja) * | 1994-03-04 | 2001-04-16 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
JPH07283405A (ja) * | 1994-04-13 | 1995-10-27 | Toshiba Corp | 半導体装置の保護回路 |
JP3332123B2 (ja) * | 1994-11-10 | 2002-10-07 | 株式会社東芝 | 入力保護回路及びこれを用いた半導体装置 |
KR0145476B1 (ko) * | 1995-04-06 | 1998-08-17 | 김광호 | 칩면적을 줄일 수 있는 패드구조를 가지는 반도체 메모리 장치 |
JP3019760B2 (ja) * | 1995-11-15 | 2000-03-13 | 日本電気株式会社 | 半導体集積回路装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54101283A (en) * | 1978-01-27 | 1979-08-09 | Hitachi Ltd | Gate protective device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS43455Y1 (ja) * | 1964-07-22 | 1968-01-11 | ||
US3403270A (en) * | 1965-05-10 | 1968-09-24 | Gen Micro Electronics Inc | Overvoltage protective circuit for insulated gate field effect transistor |
US3407339A (en) * | 1966-05-02 | 1968-10-22 | North American Rockwell | Voltage protection device utilizing a field effect transistor |
US3413497A (en) * | 1966-07-13 | 1968-11-26 | Hewlett Packard Co | Insulated-gate field effect transistor with electrostatic protection means |
US3555374A (en) * | 1967-03-03 | 1971-01-12 | Hitachi Ltd | Field effect semiconductor device having a protective diode |
US4044373A (en) * | 1967-11-13 | 1977-08-23 | Hitachi, Ltd. | IGFET with gate protection diode and antiparasitic isolation means |
US3601625A (en) * | 1969-06-25 | 1971-08-24 | Texas Instruments Inc | Mosic with protection against voltage surges |
US3967295A (en) * | 1975-04-03 | 1976-06-29 | Rca Corporation | Input transient protection for integrated circuit element |
US4143391A (en) * | 1975-09-12 | 1979-03-06 | Tokyo Shibaura Electric Co., Ltd. | Integrated circuit device |
JPS5233472B1 (ja) * | 1976-07-19 | 1977-08-29 | ||
JPS5339085A (en) * | 1976-09-22 | 1978-04-10 | Fujitsu Ltd | Protection circuit of semiconductor device |
JPS54149479A (en) * | 1978-05-16 | 1979-11-22 | Nec Corp | Semiconductor device |
JPS55102268A (en) * | 1979-01-31 | 1980-08-05 | Toshiba Corp | Protecting circuit for semiconductor device |
US4264941A (en) * | 1979-02-14 | 1981-04-28 | National Semiconductor Corporation | Protective circuit for insulated gate field effect transistor integrated circuits |
JPS56150865A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Insulated gate type field effect semiconductor device |
JPS577969A (en) * | 1980-06-18 | 1982-01-16 | Toshiba Corp | Semiconductor integrated circuit |
JPS5772376A (en) * | 1980-10-24 | 1982-05-06 | Hitachi Ltd | Protective circuit device for semiconductor |
-
1982
- 1982-11-11 JP JP57198191A patent/JPH061833B2/ja not_active Expired - Lifetime
-
1983
- 1983-11-11 DE DE8383111291T patent/DE3369602D1/de not_active Expired
- 1983-11-11 EP EP83111291A patent/EP0109070B1/en not_active Expired
-
1986
- 1986-09-04 US US06/903,844 patent/US4688065A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54101283A (en) * | 1978-01-27 | 1979-08-09 | Hitachi Ltd | Gate protective device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5844281A (en) * | 1995-01-11 | 1998-12-01 | Nec Corporation | Semiconductor integrated circuit device with electrostatic protective function |
US5869871A (en) * | 1995-03-04 | 1999-02-09 | Nec Corporation | Semiconductor device capable of avoiding damage by ESD |
US6081013A (en) * | 1995-03-04 | 2000-06-27 | Nec Corporation | Semiconductor device having a reduced distance between the input resistor and the internal circuit |
Also Published As
Publication number | Publication date |
---|---|
EP0109070B1 (en) | 1987-01-28 |
EP0109070A1 (en) | 1984-05-23 |
JPH061833B2 (ja) | 1994-01-05 |
DE3369602D1 (en) | 1987-03-05 |
US4688065A (en) | 1987-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5272371A (en) | Electrostatic discharge protection structure | |
JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
US7544544B2 (en) | Low capacitance two-terminal barrier controlled TVS diodes | |
JPS6132566A (ja) | 半導体デバイスの過電圧保護構造 | |
EP0703621B1 (en) | Electrostatic discharge protection device for MOS integrated circuits | |
KR19990030302A (ko) | 정전 방전으로부터 보호하기 위한 구조물을 가진 집적 반도체회로 | |
JPS5987873A (ja) | Mos形半導体装置 | |
JPH03224263A (ja) | Cmos集積回路の静電放電保護構造 | |
US6631060B2 (en) | Field oxide device with zener junction for electrostatic discharge (ESD) protection and other applications | |
US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
JP2942927B2 (ja) | 入力保護回路 | |
EP2763171B1 (en) | Electrostatic discharge protective device | |
JP2537161B2 (ja) | Mos型半導体装置 | |
JP2611639B2 (ja) | 半導体装置 | |
GB1576457A (en) | Semiconductor devices | |
JPH11168181A (ja) | 静電放電の保護回路、これを備えるトランジスタおよび半導体素子 | |
US6445040B1 (en) | Lateral bipolar type input/output protection device | |
JPS63301555A (ja) | 半導体装置 | |
JPS63172468A (ja) | 入力保護回路 | |
JPS6327044A (ja) | 半導体装置 | |
JPH06342904A (ja) | 半導体集積回路装置 | |
JPH10223843A (ja) | 半導体装置の保護回路 | |
JPS59104171A (ja) | 半導体装置 | |
JPH04312967A (ja) | 半導体装置 | |
JPS63274177A (ja) | 半導体装置の保護回路 |