CN105789051A - 一种ldmos晶体管及制作方法 - Google Patents
一种ldmos晶体管及制作方法 Download PDFInfo
- Publication number
- CN105789051A CN105789051A CN201410822823.2A CN201410822823A CN105789051A CN 105789051 A CN105789051 A CN 105789051A CN 201410822823 A CN201410822823 A CN 201410822823A CN 105789051 A CN105789051 A CN 105789051A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- section
- metal
- ldmos transistor
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例提供一种LDMOS晶体管及制作方法，该方法包括：在完成场氧化层FOX制作之后，在所述FOX所在的表面淀积一层多晶硅；对所述多晶硅进行刻蚀形成多晶硅栅极，并将所述多晶硅栅极与LDMOS晶体管漏极对应位置之间的多晶硅刻蚀形成N段多晶硅，其中，N为大于0的正整数；在制作隔离介质层后进行金属层淀积，并在刻蚀所述金属层形成栅极电极以及漏极电极的同时，在所述栅极电极与所述漏极电极之间形成M段金属，其中，M为大于0的正整数。根据本发明实施例的方法，在LDMOS晶体管的漂移区上方形成多段多晶硅以及多段金属，利用低阻的多晶跟金属段进行耦合，能够达到屏蔽外界电场电荷的效果。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种LDMOS晶体管及制作方法。
背景技术
横向双扩散金属氧化物半导体(LaterallyDiffusedMetalOxideSemiconductor，LDMOS)晶体管，由于与CMOS(ComplementaryMetal-Oxide-SemiconductorTransistor，互补金属氧化物半导体)工艺的良好兼容性，目前已被广泛应用于CDMA(CodeDivisionMultipleAccess，码分多址)等移动通讯领域。典型的LDMOS的制备工艺流程是在埋层、外延工艺之后，通过光刻、注入、扩散工艺形成阱，然后通过光刻、刻蚀、氧化工艺形成场氧作为隔离，接着做栅氧及成长栅极多晶硅，通过光刻及刻蚀工艺形成栅极，然后通过光刻、注入、扩散工艺形成体区，最后通过光刻及注入工艺形成源极/漏极。
LDMOS晶体管的电流路径是走晶体管表面，对外界电场或工艺制程中引入的可动离子比较敏感。尤其对于高压LDMOS影响更为突出，因为高压LDMOS晶体管的漂移区需要的长度更长，受电场影响更容易。
发明内容
本发明实施例提供一种LDMOS晶体管及制作方法，用以解决LDMOS晶体管容易受外界电场影响的问题。
本发明实施例提供的一种LDMOS晶体管制作方法，包括：
在完成场氧化层FOX制作之后，在所述FOX所在的表面淀积一层多晶硅；
对所述多晶硅进行刻蚀形成多晶硅栅极，并将所述多晶硅栅极与LDMOS晶体管漏极对应位置之间的多晶硅刻蚀形成N段多晶硅，其中，N为大于0的正整数；
在制作隔离介质层后进行金属层淀积，并在刻蚀所述金属层形成栅极电极以及漏极电极的同时，在所述栅极电极与所述漏极电极之间形成M段金属，其中，M为大于0的正整数。
较佳的，所述N比所述M大1。
较佳的，所述M段金属中的每一段金属分别位于所述N段多晶硅的相邻两段多晶硅之间，且至少完全覆盖相邻两段多晶硅之间的空隙。
较佳的，所述将所述多晶硅栅极以及LDMOS晶体管漏极对应位置之间的多晶硅刻蚀形成N段多晶硅，包括：
将所述多晶硅栅极与LDMOS晶体管漏极对应位置之间的所述多晶硅均匀刻蚀为八段多晶硅。
较佳的，所述在所述栅极电极以及所述漏极电极之间形成M段金属，包括：
在所述栅极电极与所述漏极电极之间形成七段金属。
较佳的，该方法还包括：
在所述金属层上制作第二隔离介质层后，淀积第二金属层，并在刻蚀所述第二金属层形成第二栅极电极以及第二漏极电极的同时，在所述第二栅极电极以及所述第二漏极电极之间形成P段金属，其中，P为大于0的正整数。
本发明实施例提供一种LDMOS晶体管，所述LDMOS晶体管的多晶硅栅极与漏极之间的有N段多晶硅，其中，N为大于0的正整数；
所述LDMOS晶体管的栅极电极与漏极电极之间有M段金属，其中，M为大于0的正整数。
较佳的，所述LDMOS晶体管的多晶硅栅极与漏极之间的有八段多晶硅；
较佳的，所述LDMOS晶体管的栅极电极与漏极电极之间有七段金属。
较佳的，所述M段金属中的每一段金属分别位于所述N段多晶硅的相邻两段多晶硅之间，且至少完全覆盖相邻两段多晶硅之间的空隙。
根据本发明实施例提供的方法，在LDMOS晶体管的漂移区上方形成多段多晶硅以及多段金属，利用低阻的多晶跟金属段进行耦合，阻断LDMOS晶体管的漂移区与外界的联系，达到屏蔽外界电场电荷的效果。
附图说明
图1为本发明实施例提供的一种LDMOS晶体管制作方法流程图；
图2至图6为采用本发明实施例提供的LDMOS晶体管制作方法制作LDMOS晶体管时各个步骤的示意图；
图7为本发明实施例提供的一种LDMOS晶体管示意图。
具体实施方式
下面结合说明书附图对本发明实施例做详细描述。
如图1所示，本发明实施例提供的一种LDMOS晶体管制作方法流程图，该方法包括：
步骤101：在完成场氧化层FOX制作之后，在所述FOX所在的表面淀积一层多晶硅；
步骤102：对所述多晶硅进行刻蚀形成多晶硅栅极，并将所述多晶硅栅极与LDMOS晶体管漏极对应位置之间的多晶硅刻蚀形成N段多晶硅，其中，N为大于0的正整数；
步骤103：在制作隔离介质层后进行金属层淀积，并在刻蚀所述金属层形成栅极电极以及漏极电极的同时，在所述栅极电极与所述漏极电极之间形成M段金属，其中，M为大于0的正整数。
步骤101中，场氧化层FOX(FieldOxide，场氧化层)的制作与传统LDMOS晶体管的工艺步骤相同，在FOX所在的表面淀积一层多晶硅也是采用传统方法，故在此不再赘述详细过程。
步骤102中，对淀积的多晶硅进行刻蚀，形成多晶硅栅极。本发明实施例中，在形成多晶硅栅极的同时，并不像传统工艺那样将其余的多晶硅刻蚀掉，而是将多晶硅栅极与LDMOS晶体管漏极对应位置之间的多晶硅刻蚀形成至少一段多晶硅。优选的，将所述多晶硅栅极以及LDMOS晶体管漏极对应位置之间的所述多晶硅均匀刻蚀为八段多晶硅。刻蚀后形成的八段多晶硅中相邻两段多晶硅之间的间距相同。
步骤103中，在制作栅极电极以及漏极电极的同时，本发明实施例中，并不像传统工艺那样将只保留栅极和漏极上的金属，而是在栅极电极与漏极电极之间制作出至少一段金属。优选的，在栅极电极与漏极电极之间形成七段金属。在栅极电极与漏极电极之间形成的七段金属中相邻两段金属之间的间距相同。
优选的，所述N比所述M大1。此时M段金属中的每一段金属分别位于所述N段多晶硅的相邻两段多晶硅之间，且至少完全覆盖相邻两段多晶硅之间的空隙。
由于电路功能的多样化，对于需要多层金属布线的电路，可以在每层布线的栅极电极与漏极电极之间制作多段金属。优选的，在所述金属层上制作第二隔离介质层后，淀积第二金属层，并在刻蚀所述第二金属层形成第二栅极电极以及第二漏极电极的同时，在所述第二栅极电极与所述第二漏极电极之间形成P段金属，其中，P为大于0的正整数。
如图2至图6所示，通过结合传统LDMOS晶体管的工艺步骤详细描述本发明实施例提供的LDMOS晶体管制作方法。
如图2所示，在P型衬底201上制作出N型阱区202，N型阱区202一般为重掺杂；然后在N型阱区202上生成一层FOX203。FOX203的制作方法与传统方法相同。在制作完FOX203之后，需要制作LDMOS晶体管的多晶硅栅极。
如图3所示，进行多晶硅淀积、多晶硅光刻以及多晶硅刻蚀后，在形成多晶硅栅极204的同时，并不像传统工艺那样将其余的多晶硅刻蚀掉，而是将多晶硅栅极204与LDMOS晶体管漏极对应位置之间的多晶硅刻蚀形成至少一段多晶硅205。
如图4所示，分别进行N+光刻、N+注入、N+去胶以及P+光刻、P+注入、P+去胶，其中N+掺杂区域对应LDMOS的源极206和漏极208，P+掺杂区域207为LDMOS的衬底阱去提供电位接触，至此，LDMOS的关键器件导电结构已经形成。其中N+代表N型重掺杂，P+代表P型重掺杂。
如图5所示，在多晶硅205以及多晶硅栅极204上进行隔离介质层209淀积，并在隔离介质层209上进行孔光刻、孔刻蚀、去胶，形成源极206、漏极208以及多晶硅栅极204的金属接触孔。
如图6所示，最后进行金属层的淀积、光刻、刻蚀、去胶，形成栅极电极210、漏极电极211、源极电极213以及位于栅极电极210与漏极电极211之间的至少一段金属212。本发明实施例中，并不像传统工艺那样将只保留多晶硅栅极204、源极206和漏极208上的金属层，而是在栅极电极210与漏极电极211之间制作出至少一段金属212。
结合图6，本发明实施例提供一种LDMOS晶体管，所述LDMOS晶体管的多晶硅栅极204与漏极208之间的有N段多晶硅205，其中，N为大于0的正整数；
所述LDMOS晶体管的栅极电极210与漏极电极211之间有M段金属212，其中，M为大于0的正整数。
较佳的，所述LDMOS晶体管的多晶硅栅极204与漏极208之间的有八段多晶硅205；
较佳的，所述LDMOS晶体管的栅极电极210与漏极电极211之间有七段金属212。
较佳的，所述M段金属212中的每一段金属212分别位于所述N段多晶硅205的相邻两段多晶硅205之间，且至少完全覆盖相邻两段多晶硅205之间的空隙。
如图7所示，本发明实施例提供一种LDMOS晶体管示意图，该LDMOS的制作方法可以参考以上方法实施，在此不再赘述。
该LDMOS晶体管应用于两层布线的电路中。该LDMOS晶体管的多晶硅栅极301与漏极303之间的有至少一段多晶硅310，每一层的栅极电极305与漏极电极304之间都制作有至少一段金属308，这样可以有效的保护LDMOS晶体管，防止静电干扰。在对于多层布线的电路，均可以采用此方法，在每一层布线的栅极电极与漏极电极之间都制作至少一段金属。
该LDMOS晶体管的其他结构，如源极302、源极电极306、隔离介质层307以及场氧化层309的制作流程都可以参考现有技术中的制作流程，在此不再赘述。
综上所述，根据本发明实施例提供的方法，在LDMOS晶体管的漂移区上方形成多段多晶硅以及多段金属，利用低阻的多晶跟金属段进行耦合，阻断LDMOS晶体管的漂移区与外界的联系，达到屏蔽外界电场电荷的效果。同时将多段多晶跟多段金属段的位置设计为互相交错，这样就可以起到合理屏蔽电场的作用。同时根据仿真结果发现多晶设计成均匀8段，金属设计层均匀7段对器件本身影响较小且屏蔽效果较强。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种LDMOS晶体管制作方法，其特征在于，该方法包括：
在完成场氧化层FOX制作之后，在所述FOX所在的表面淀积一层多晶硅；
对所述多晶硅进行刻蚀形成多晶硅栅极，并将所述多晶硅栅极与LDMOS晶体管漏极对应位置之间的多晶硅刻蚀形成N段多晶硅，其中，N为大于0的正整数；
在制作隔离介质层后进行金属层淀积，并在刻蚀所述金属层形成栅极电极以及漏极电极的同时，在所述栅极电极与所述漏极电极之间形成M段金属，其中，M为大于0的正整数。
2.如权利要求1所述的方法，其特征在于，所述N比所述M大1。
3.如权利要求2所述的方法，其特征在于，所述M段金属中的每一段金属分别位于所述N段多晶硅的相邻两段多晶硅之间，且至少完全覆盖相邻两段多晶硅之间的空隙。
4.如权利要求1所述的方法，其特征在于，所述将所述多晶硅栅极与LDMOS晶体管漏极对应位置之间的多晶硅刻蚀形成N段多晶硅，包括：
将所述多晶硅栅极与LDMOS晶体管漏极对应位置之间的所述多晶硅均匀刻蚀为八段多晶硅。
5.如权利要求1所述的方法，其特征在于，所述在所述栅极电极与所述漏极电极之间形成M段金属，包括：
在所述栅极电极与所述漏极电极之间形成七段金属。
6.如权利要求1所述的方法，其特征在于，该方法还包括：
在所述金属层上制作第二隔离介质层后，淀积第二金属层，并在刻蚀所述第二金属层形成第二栅极电极以及第二漏极电极的同时，在所述第二栅极电极与所述第二漏极电极之间形成P段金属，其中，P为大于0的正整数。
7.一种LDMOS晶体管，其特征在于，所述LDMOS晶体管的多晶硅栅极与漏极之间的有N段多晶硅，其中，N为大于0的正整数；
所述LDMOS晶体管的栅极电极与漏极电极之间有M段金属，其中，M为大于0的正整数。
8.如权利要求7所述的LDMOS晶体管，其特征在于，所述LDMOS晶体管的多晶硅栅极与漏极之间的有八段多晶硅。
9.如权利要求7所述的LDMOS晶体管，其特征在于，所述LDMOS晶体管的栅极电极与漏极电极之间有七段金属。
10.如权利要求7所述的LDMOS晶体管，其特征在于，所述M段金属中的每一段金属分别位于所述N段多晶硅的相邻两段多晶硅之间，且至少完全覆盖相邻两段多晶硅之间的空隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410822823.2A CN105789051A (zh) | 2014-12-24 | 2014-12-24 | 一种ldmos晶体管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410822823.2A CN105789051A (zh) | 2014-12-24 | 2014-12-24 | 一种ldmos晶体管及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105789051A true CN105789051A (zh) | 2016-07-20 |
Family
ID=56388992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410822823.2A Pending CN105789051A (zh) | 2014-12-24 | 2014-12-24 | 一种ldmos晶体管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789051A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108269788A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润上华科技有限公司 | 半导体器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455439A (en) * | 1992-01-16 | 1995-10-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device which moderates electric field concentration caused by a conductive film formed on a surface thereof |
| US6110804A (en) * | 1996-12-02 | 2000-08-29 | Semiconductor Components Industries, Llc | Method of fabricating a semiconductor device having a floating field conductor |
| CN1665028A (zh) * | 2004-03-03 | 2005-09-07 | 三菱电机株式会社 | 半导体器件 |
| CN2743978Y (zh) * | 2004-06-24 | 2005-11-30 | 东南大学 | 多电位场极板横向高压n型金属氧化物半导体管 |
| US20090039424A1 (en) * | 2007-08-10 | 2009-02-12 | Chao-Yuan Su | High-voltage mos transistor device |
| CN103579313A (zh) * | 2012-08-10 | 2014-02-12 | 上海华虹Nec电子有限公司 | 提高高压ldmos器件击穿电压的结构 |
-
2014
- 2014-12-24 CN CN201410822823.2A patent/CN105789051A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455439A (en) * | 1992-01-16 | 1995-10-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device which moderates electric field concentration caused by a conductive film formed on a surface thereof |
| US6110804A (en) * | 1996-12-02 | 2000-08-29 | Semiconductor Components Industries, Llc | Method of fabricating a semiconductor device having a floating field conductor |
| CN1665028A (zh) * | 2004-03-03 | 2005-09-07 | 三菱电机株式会社 | 半导体器件 |
| CN2743978Y (zh) * | 2004-06-24 | 2005-11-30 | 东南大学 | 多电位场极板横向高压n型金属氧化物半导体管 |
| US20090039424A1 (en) * | 2007-08-10 | 2009-02-12 | Chao-Yuan Su | High-voltage mos transistor device |
| CN103579313A (zh) * | 2012-08-10 | 2014-02-12 | 上海华虹Nec电子有限公司 | 提高高压ldmos器件击穿电压的结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108269788A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润上华科技有限公司 | 半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| CN102738235B (zh) | 单边存取装置及其制造方法 | |
| US11916141B2 (en) | Method for fabricating shield gate MOSFET | |
| CN106935646B (zh) | 埋藏沟道晶体管及其形成方法 | |
| CN102403313B (zh) | 半导体元件及其制作方法 | |
| JP5822326B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| CN104078503A (zh) | 半导体装置 | |
| CN104900652A (zh) | 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置 | |
| KR101159943B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| CN110323138B (zh) | 一种ldmos器件的制造方法 | |
| CN105789051A (zh) | 一种ldmos晶体管及制作方法 | |
| CN101819974B (zh) | 沟槽式金属氧化物半导体晶体管 | |
| CN109427681B (zh) | 半导体结构及其形成方法 | |
| TWI639183B (zh) | U形金屬氧化物半導體元件及其製造方法 | |
| CN1905212B (zh) | 晶体管及其形成方法 | |
| US20140141593A1 (en) | Semiconductor device and method for forming the same | |
| CN103515414A (zh) | 晶体管装置及其制造方法 | |
| CN105097540B (zh) | 平面vdmos器件的制造方法 | |
| CN108470680A (zh) | 半导体结构的制作方法 | |
| KR100824919B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR101272155B1 (ko) | 측벽구조의 유전체를 이용한 수직형 터널링 트랜지스터 및 그 양방향 전류특성 억제 방법 | |
| CN103137479A (zh) | 金属氧化物半导体管及其制作方法 | |
| CN105097812B (zh) | 存储单元及其制造方法 | |
| CN102779755B (zh) | 一种处理半导体器件的方法和系统 | |
| CN104241382A (zh) | 金属源漏接触、场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160720 |