CN1905212B - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN1905212B
CN1905212B CN2006101035840A CN200610103584A CN1905212B CN 1905212 B CN1905212 B CN 1905212B CN 2006101035840 A CN2006101035840 A CN 2006101035840A CN 200610103584 A CN200610103584 A CN 200610103584A CN 1905212 B CN1905212 B CN 1905212B
Authority
CN
China
Prior art keywords
substrate
gate electrode
groove
diffusion region
concentration diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101035840A
Other languages
English (en)
Other versions
CN1905212A (zh
Inventor
金大均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TONG-BOO ELECTRONICS Co Ltd
DB HiTek Co Ltd
Original Assignee
TONG-BOO ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TONG-BOO ELECTRONICS Co Ltd filed Critical TONG-BOO ELECTRONICS Co Ltd
Publication of CN1905212A publication Critical patent/CN1905212A/zh
Application granted granted Critical
Publication of CN1905212B publication Critical patent/CN1905212B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了一种晶体管及其形成方法。该晶体管包括：在半导体衬底中所形成的凹槽；在凹槽的内侧壁中所形成的一对第一侧壁间隔物，伸出在衬底之上；在第一侧壁间隔物之间所形成的栅电极；在栅电极和衬底之间所插入的栅绝缘层；以及在凹槽旁的衬底中所形成的栅和漏区。

Description

晶体管及其形成方法
本申请要求于2005年7月26日提交的韩国专利申请No.10-2005-0067896的权益，此处通过引用将其全部内容合并于此。
技术领域
本发明涉及一种半导体器件及其制造方法。更具体地，本发明涉及一种作为半导体器件组件之一的晶体管及其形成方法，在该晶体管中可防止GIDL(栅极引发漏极泄漏)现象。
背景技术
通常，半导体器件与起逻辑电路、数据存储电路等作用的多个无源和有源电路元件一起组合地制造。晶体管用作典型的有源电路元件中之一，用于如电压/电流的分配、切换、信号的输出等各种功能。特别地，晶体管需要根据所给定的设计规则来展示其性能。然而，因为在其制造中所出现的结构改变和/或工艺变量，最终制造的晶体管的特性通常与设计规则相背离。
图1至3是图示了用于形成晶体管的传统方法中的问题的横截面视图。
参考图1，在传统制造方法中，栅绝缘层12形成在半导体衬底10上，且然后用于栅电极的导电层14形成在该栅绝缘层12上。
参考图2，导电层14被图案化以形成栅电极14a。在此图案化工艺中，栅绝缘层12可保留或被图案化以形成栅绝缘层图案12a。在典型的半导体器件的制造方法中，使用各向异性的等离子体蚀刻工艺可形成如栅电极的良好图案。在栅电极14a的形成期间，栅电极14a的侧壁和栅绝缘层12可被等离子体损伤，由此在其中导致缺陷。特别地，如图2所示，栅电极14a的下边附近可被等离子体损伤，以至于在此区域中的栅绝缘层可退化成具有相对高的陷阱密度的晶体结构且易出现电荷泄漏。
参考图3，源/漏区20a和20d形成在栅电极14a的两侧的侧下方。这里，在栅电极14a的下边附近中的受损栅绝缘层12a可作为在漏区20d附近的沟道中所生成的热载流子的俘获位(trap-site)，并且可以提供通常导致晶体管操作故障的电流泄漏途径(route)。传统地，源/漏区20s和20d包括低浓度区，其通过在栅电极14a的两侧附近的衬底50中的杂质注入而形成，以及高浓度区，其通过在形成侧壁间隔物18之后的杂质注入而形成。在这样的源/漏区的双结结构中，晶体管可被保护免于热载流子注入和短沟道效应。然而，在区域22中可出现GIDL(栅极引发漏极泄漏)现象，如图3中圆圈所示，其中源/漏扩散区20s和20d部分地与栅电极14a重叠，由此引起了晶体管的操作故障。
发明内容
因而，本发明的一个目的是提供一种晶体管及其形成方法，其中在各向异性蚀刻工艺期间，栅绝缘层和栅电极的侧壁很少受到损害，且可防止GIDL现象。
为了实现上述目的，根据本发明实施例的晶体管包括：在半导体衬底中所形成的凹槽；在凹槽的内侧壁中所形成的一对第一侧壁间隔物，伸出在衬底之上；在第一侧壁间隔物之间所形成的栅电极；在栅电极和衬底之间所插入的栅绝缘层；以及在凹槽旁的衬底中所形成的栅和漏区。
因为在栅电极两侧的第一侧壁间隔物，源和漏区可通过栅电极的下部彼此分离。另外，多个硅化物层可进一步地分别形成在源区、漏区和栅电极上。优选地，源和漏区包括低浓度扩散区和高浓度扩散区。一对第二侧壁间隔物可形成在低浓度扩散区上并形成在第一侧壁间隔物的外壁。这里，每个硅化物层可沿第二侧壁间隔物被自动地设置。
另外，一种根据本发明的用于形成晶体管的方法包括以下步骤：在半导体衬底上形成掩模层，该掩模层包括开口；使用该掩模层作为蚀刻掩模，通过对衬底进行蚀刻来形成预定深度的凹槽；在掩模层和凹槽的内侧壁上形成一对侧壁间隔物；将栅绝缘层形成在由开口所暴露的衬底的表面上；将栅电极形成在第一侧壁间隔物之间的栅绝缘层上；去除掩模层；以及将源和漏区形成在凹槽旁的衬底中。
源/漏区包括：低浓度扩散区和高浓度扩散区，其中低浓度扩散区是在去除掩模层之后、通过在凹槽旁的衬底中的杂质的注入而形成；且高浓度扩散区是在将一对第二侧壁间隔物形成在第一侧壁间隔物的外壁之后、通过衬底中的杂质注入而形成。
多个硅化物层分别形成在栅电极和高浓度扩散区上。硅化物层可沿第二侧壁间隔物被自动地设置以将其形成在源/漏区上。可替换地，硅化物层可在去除第二侧壁间隔物之后、沿第一侧壁间隔物被自动地设置。
本发明的一个实施例提供了一种晶体管，所述晶体管包括：在半导体衬底中所形成的具有预定深度的凹槽；一对第一侧壁间隔物，通过共形沉积以及蚀刻到与所述凹槽的深度相对应的深度而形成在所述凹槽的内侧壁上，伸出在衬底之上，其可以防止低浓度扩散区与栅电极重叠；在所述凹槽的底部、在所述第一侧壁间隔物之间所暴露的衬底上所形成的栅绝缘层；在所述第一侧壁间隔物之间的所述栅绝缘层上所形成的所述栅电极；以及在所述第一侧壁间隔物旁的所述衬底中注入的低浓度扩散区；以及沿着所述第二侧壁间隔物在所述衬底中的高浓度扩散区。
本发明的另一实施例提供了一种用于形成晶体管的方法，所述方法包括以下步骤：在半导体衬底上形成掩模层，所述掩模层包括开口；使用所述掩模层作为蚀刻掩模，通过将所述衬底蚀刻到预定深度来形成凹槽；通过共形沉积以及蚀刻到与所述凹槽的深度相对应的深度，在所述掩模层和所述凹槽的内侧壁上形成一对侧壁间隔物，其可以防止低浓度扩散区与栅电极重叠；在所述凹槽的内侧壁上的侧壁间隔物之间暴露的衬底的表面上形成栅绝缘层；在所述第一侧壁间隔物之间的所述栅绝缘层上形成所述栅电极；去除所述掩模层；以及通过在所述第一侧壁间隔物旁的所述衬底中进行注入而形成所述低浓度扩散区；在所述第一侧壁间隔物的外壁上形成第二侧壁间隔物；沿着所述第二侧壁间隔物在所述衬底中形成高浓度扩散区；去除所述第二侧壁间隔物；以及在所述低浓度扩散区、所述高浓度扩散区以及所述栅电极上形成硅化物层。
附图说明
图1至3是图示用于形成晶体管的传统方法中的问题的横截面视图。
图4示出了根据本发明的第一实施例的晶体管的横截面视图。
图5至8是图示根据本发明的第一实施例的用于形成晶体管的方法的横截面视图。
图9示出了图示了根据本发明的用于形成晶体管的方法的另一实施例的横截面视图。
具体实施方式
此后将参考下列附图详细描述本发明的优选实施例。
图4示出了根据本发明的第一实施例的晶体管的横截面视图。
参考图4，栅绝缘层60形成在通过对衬底50的一部分进行蚀刻而形成的凹槽56的底表面上，且栅电极62a形成在栅绝缘层60上。第一侧壁间隔物58形成于凹槽56中，以在向上的方向中沿栅电极62a的两侧延伸。源/漏区包括在凹槽56两侧旁的衬底50中所形成的高浓度扩散区68和低浓度扩散区64。第二侧壁间隔物66形成于第一侧壁间隔物58的外壁，覆盖低浓度扩散区64。另外，硅化物层68g、68s和68d可分别地形成在栅电极62a、源和漏区的顶部上。硅化物层68s和68d设置在第二侧壁间隔物66旁。
在传统结构中，源和漏区与栅电极部分地重叠，以至电流可由于GIDL现象而泄漏。然而，在根据本发明的晶体管的上述结构中，栅电极62a形成于衬底的凹槽56之内和之上，且第一侧壁间隔物58形成于凹槽56的内侧壁。因此，可不与栅电极62a重叠地形成源和漏区。
图5至8是图示用于形成根据本发明的第一实施例的晶体管的方法的横截面视图。
参考图5，将氧化物材料的缓冲绝缘层52形成在衬底50上，且然后将掩模层54形成在该缓冲绝缘层52上。掩模层54可包括氮化硅层。缓冲绝缘层52减少或消除由氮化硅的掩模层54对衬底所施加的应力。在掩模层54由对衬底具有低应力的绝缘材料、如氧化硅等来形成的情形中，可省略缓冲绝缘层52。
参考图6，蚀刻掩模层54和缓冲绝缘层52，且然后蚀刻衬底50的一部分，由此形成预定深度的凹槽56。考虑源/漏区和栅绝缘层60的厚度，可将凹槽56形成为合适的深度，例如大于或等于源/漏区的深度。
参考图7，使用TEOS(原硅酸四乙酯)材料通过低压化学气相沉积工艺，将间隔物绝缘层共形地形成在掩模层54上，且然后将其各向异性地蚀刻，以形成沿着凹槽56的内壁、即掩模层54和衬底50的内壁延伸的第一侧壁间隔物58。另外，将栅绝缘层60形成于在第一侧壁间隔物58之间所暴露的衬底上。与其中在栅电极的图案化期间栅绝缘层会受等离子体损伤的传统结构相比，栅绝缘层60形成于在第一侧壁间隔物58之间所暴露的衬底的一部分上，由此可防止蚀刻损伤。
接着，用于栅电极的导电层62形成在栅绝缘层60上，填充凹槽56(即在掩模层54中的开口)。导电层62可包括多晶硅层，且进一步地，可在其上形成金属层或金属硅化物层。
顺序地，如图8中所示，在掩模层54上将导电层62平坦化以在栅绝缘层60上保留栅电极62a。将掩模层54的顶表面暴露，且然后去除在栅电极62a旁所暴露的掩模层54。由此，栅电极62a和第一侧壁间隔物58的一部分在衬底50之上伸出。其后，将n-型的掺杂剂(例如As)或p-类型的掺杂剂(例如BF2)注入到第一侧壁间隔物58旁的衬底50中，由此形成低浓度扩散区64。在第一实施例中，以与凹槽56的深度相对应的深度将在栅电极62a两侧的第一侧壁间隔物58部分地掩埋在衬底50中，其可防止低浓度扩散区64与栅电极62a重叠。
另一方面，可进一步地将第二侧壁间隔物66形成在第一侧壁间隔物58所暴露的外壁，以便形成具有轻掺杂漏(LDD)结构或深掺杂漏(DDD)结构的源/漏区。然后，将n-型的掺杂剂(例如P)或p-类型的掺杂剂(例如B)注入到第二侧壁间隔物66旁的衬底中，由此形成沿第二侧壁间隔物66而设置的高浓度扩散区68。图8示出了源/漏区的LDD结构，其中高浓度扩散区68形成地深于低浓度扩散区64。可替换地，源/漏区可包括DDD结构，其中低浓度扩散区64形成地深于高浓度扩散区68。低和高浓度扩散区起晶体管的源或漏区的作用。
连续地，如图4中所示，将所暴露的缓冲绝缘层52去除，且然后通过典型的硅化(silicidation)工艺，将硅化物层68s、68d和68g分别形成在源区、漏区和栅电极62a上。硅化物层68s和68d被自动地设置在第二侧壁间隔物66旁以将其形成在源和漏区上。
硅化物层可分别形成在源或漏区的整个表面上，以便进一步减小源或漏区的电阻。
图9示出了图示用于形成根据本发明的晶体管的方法的另一实施例的横截面视图。此实施例类似于第一实施例，然而，提供了一种不具有第二侧壁间隔物66的晶体管结构。
参考图9，在衬底150上形成低和高浓度扩散区164和168之后，将图8中所示的第二侧壁隔离物66去除。为了去除第二侧壁间隔物而保留第一侧壁间隔物158，优选地是，第一侧壁间隔物158由对用作第二侧壁间隔物的材料具有高蚀刻选择性的材料形成。
在第一侧壁间隔物158的外壁通过第二侧壁间隔物的去除而暴露的状态中，执行硅化工艺以在源区、漏区和栅电极162a上分别形成硅化物层168s、168d和168g。硅化物层168s和168d形成于高和低浓度扩散区168和164上，由此相对于如图8中所示晶体管，源/漏区的电阻可减小得更小。
尽管参考本发明的某些优选实施例示出并描述了本发明，本领域技术人员应理解，在不背离如所附权利要求所限定的本发明的精神和范围的情况下，在其中可进行各种形式和细节的变化。

Claims (2)

1.一种用于形成晶体管的方法，包括以下步骤：
在半导体衬底上形成掩模层，所述掩模层包括开口；
使用所述掩模层作为蚀刻掩模，通过将所述衬底蚀刻到预定深度来形成凹槽；
通过共形沉积以及蚀刻到与所述凹槽的深度相对应的深度，在所述掩模层和所述凹槽的内侧壁上形成一对侧壁间隔物，其可以防止低浓度扩散区与栅电极重叠；
在所述凹槽的内侧壁上的侧壁间隔物之间暴露的衬底的表面上形成栅绝缘层；
在所述第一侧壁间隔物之间的所述栅绝缘层上形成所述栅电极；
去除所述掩模层；以及
通过在所述第一侧壁间隔物旁的所述衬底中进行注入而形成所述低浓度扩散区；
在所述第一侧壁间隔物的外壁上形成第二侧壁间隔物；
沿着所述第二侧壁间隔物在所述衬底中形成高浓度扩散区；
去除所述第二侧壁间隔物；以及
在所述低浓度扩散区、所述高浓度扩散区以及所述栅电极上形成硅化物层。
2.权利要求1所述的方法，其中所述凹槽形成为等于或大于所述源和漏区深度的深度。
CN2006101035840A 2005-07-26 2006-07-25 晶体管及其形成方法 Expired - Fee Related CN1905212B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050067896 2005-07-26
KR1020050067896A KR100720475B1 (ko) 2005-07-26 2005-07-26 트랜지스터 및 그 형성방법
KR10-2005-0067896 2005-07-26

Publications (2)

Publication Number Publication Date
CN1905212A CN1905212A (zh) 2007-01-31
CN1905212B true CN1905212B (zh) 2010-06-16

Family

ID=37674406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101035840A Expired - Fee Related CN1905212B (zh) 2005-07-26 2006-07-25 晶体管及其形成方法

Country Status (3)

Country Link
US (1) US20070023841A1 (zh)
KR (1) KR100720475B1 (zh)
CN (1) CN1905212B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7921385B2 (en) * 2005-10-03 2011-04-05 Luminescent Technologies Inc. Mask-pattern determination using topology types
JP4770885B2 (ja) * 2008-06-30 2011-09-14 ソニー株式会社 半導体装置
CN103165427B (zh) * 2011-12-13 2016-08-03 中芯国际集成电路制造(上海)有限公司 Mos器件及其形成方法
US9741850B1 (en) * 2016-08-12 2017-08-22 United Microelectronics Corp. Semiconductor device and method for forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851890A (en) * 1997-08-28 1998-12-22 Lsi Logic Corporation Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode
JPH1187703A (ja) * 1997-09-10 1999-03-30 Toshiba Corp 半導体装置の製造方法
KR100464270B1 (ko) * 2003-02-04 2005-01-03 동부아남반도체 주식회사 모스펫 소자 제조 방법
KR100521381B1 (ko) * 2003-06-25 2005-10-12 삼성전자주식회사 모오스 전계 효과 트랜지스터의 제조 방법
KR100546369B1 (ko) * 2003-08-22 2006-01-26 삼성전자주식회사 콘택 마진을 확보할 수 있는 실리사이드막을 구비한고집적 반도체 소자 및 그 제조방법
JP2005244009A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20070013519A (ko) 2007-01-31
KR100720475B1 (ko) 2007-05-22
CN1905212A (zh) 2007-01-31
US20070023841A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US7550352B2 (en) MOS transistor having a recessed gate electrode and fabrication method thereof
JP4631833B2 (ja) 半導体装置
JPH11121739A (ja) 半導体装置及びその製造方法
JP2009010111A (ja) 半導体装置および半導体装置の製造方法
KR20160012459A (ko) 반도체 소자 및 그 제조 방법
JP4305610B2 (ja) 半導体素子の製造方法
JP2000260953A (ja) ソースとドレイン端子用の拡大されたコンタクト領域を有するゲートデバイス及びその製造方法
JP2009526409A (ja) 絶縁体上に半導体が設けられた構造（ｓｏｉ）を有するボディコンタクト素子の形成方法及び装置
CN1905212B (zh) 晶体管及其形成方法
KR20120080096A (ko) 반도체 소자 및 그 형성방법
US7202131B2 (en) Method of fabricating semiconductor device
KR100341182B1 (ko) 반도체소자의 모스 트랜지스터 형성방법
US20080160710A1 (en) Method of fabricating mosfet device
JP5045686B2 (ja) 半導体装置の製造方法
JP2009266868A (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
JP2008244008A (ja) 高耐圧ｍｏｓトランジスタの製造方法、及び高耐圧ｍｏｓトランジスタ
JPH0818042A (ja) Ｍｏｓトランジスタの製造方法
KR20000066568A (ko) 반도체 소자의 제조방법
KR100503745B1 (ko) 반도체 소자의 제조방법
KR100296105B1 (ko) 반도체 장치의 제조방법
JPH07273329A (ja) 半導体装置及びその製造方法
KR100260366B1 (ko) 반도체 소자의 제조 방법
US6936517B2 (en) Method for fabricating transistor of semiconductor device
KR20050065229A (ko) 모스 트랜지스터의 제조 방법
KR100915763B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20130725