KR100915763B1 - 반도체 소자 - Google Patents
반도체 소자Info
- Publication number
- KR100915763B1 KR100915763B1 KR1020070131937A KR20070131937A KR100915763B1 KR 100915763 B1 KR100915763 B1 KR 100915763B1 KR 1020070131937 A KR1020070131937 A KR 1020070131937A KR 20070131937 A KR20070131937 A KR 20070131937A KR 100915763 B1 KR100915763 B1 KR 100915763B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- gate electrode
- semiconductor device
- parasitic
- parasitic gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 230000003071 parasitic effect Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 소자가 개시되어 있다. 반도체 소자는 반도체기판상에 배치되는 게이트 전극, 게이트 전극의 측면에 배치되며, 도전체인 기생 게이트, 게이트 전극 및 상기 기생 게이트 사이에 개재되는 측면 절연막, 게이트 전극의 일 측방에 형성되는 소오스영역 및 게이트 전극의 다른 측방에 형성되는 드레인영역을 포함한다.
Description
실시예는 반도체 소자에 관한 것이다.
정보통신기술이 발달함에 따라서, 휴대용 통신장치에 고전압용 반도체 소자들이 사용되고 있다.
실시예는 성능이 향상되며, 특히 고전압에서 사용가능한 반도체 소자를 제공하는데 있다.
실시예에 따른 반도체 소자는 반도체기판상에 배치되는 게이트 전극, 상기 게이트 전극의 측면에 배치되며, 도전체인 기생 게이트, 상기 게이트 전극 및 상기 기생 게이트 사이에 개재되는 측면 절연막, 상기 게이트 전극의 일 측방에 형성되는 소오스영역 및 상기 게이트 전극의 다른 측방에 형성되는 드레인영역을 포함한다.
실시예에 따른 반도체 소자는 게이트 전극의 측면에 배치되는 기생 게이트를 포함한다. 따라서, 게이트 절연막을 통과하여, 게이트 전극으로 이동하는 핫 캐리어들을 기생 게이트가 포집할 수 있다.
따라서, 실시예에 따른 반도체 소자는 핫 캐리어에 의한 오동작을 방지하고, 향상된 성능을 가질 수 있다.
또한, 실시예에 따른 반도체 소자는 소오스영역에 높은 전압이 인가되어도, 기생 게이트에 의해서, 성능이 저하되지 않고 작동된다.
따라서, 실시예에 따른 반도체 소자는 고전압에서도 사용이 가능하다.
도 1 내지 도 5는 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도들이다.
도 1 내지 도 5는 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도들이다.
도 1을 참조하면, 저농도의 n형 불순물이 주입된 실리콘 기판에 트렌치가 형성되고, 상기 트렌치 내측에 산화물이 채워져서, 소자분리막(120)이 형성된다. 상기 소자분리막(120)에 의해서 활성영역(AR)이 정의되고, 상기 활성영역(AR)에 저농도의 p형 불순물이 주입되어 p웰(130)이 형성된다.
이와 같이, n형 불순물을 포함하는 영역, 상기 소자분리막(120) 및 상기 p웰(130)을 포함하는 반도체기판(100)이 형성된다.
이후, 상기 반도체기판(100)상에, 열산화 공정 또는 화학기상증착(chemical vapor deposition;CVD) 공정에 의해서 산화막이 형성되고, 상기 산화막 상에 화학 기상 증착 공정에 의해서 폴리 실리콘층이 형성된다.
이후, 상기 산화막 및 상기 폴리 실리콘층은 마스크 공정에 의해서 패터닝되고, 상기 반도체기판(100)상에 게이트 절연막(210) 및 게이트 전극(200)이 형성된다.
도 2를 참조하면, 상기 게이트 전극(200)을 마스크로 사용하여, 상기 활성영역(AR)에 저농도의 n형 불순물이 주입되고, 이후의 열처리 등의 공정 등에 의해서, 상기 n형 불순물은 측방으로 확산되어, LDD영역(300)이 형성된다.
이후, 상기 활성영역(AR) 상에 TEOS막이 형성되고, 상기 TEOS막 상에 질화막이 형성된 후, 반응 이온성 식각공정(reactive ion etching;RIE) 등의 이방성 식각공정에 의해서, 상기 TEOS막 및 상기 질화막이 식각되고, 상기 게이트 전극(200)의 측면에 스페이서들(310,320)이 형성된다.
이후, 상기 게이트 전극(200) 및 상기 스페이서들(310,320)을 이온주입 마스크로 사용하여, 상기 활성영역(AR)에 고농도의 n형 불순물이 주입된 후, 이후의 열처리 공정등에 의해서 상기 n형 불순물이 측방으로 확산되어, 소오스영역(410) 및 드레인영역(420)이 형성된다.
도 3을 참조하면, 상기 게이트 전극(200), 상기 소오스영역(410) 및 상기 드레인영역(420) 상에 금속층이 형성된다. 이후, 급속 열처리 공정(rapid temperature process;RTP)에 의해서, 실리사이드막(430)이 형성되고, 반응하지 않은 금속은 세정된다.
이후, 상기 스페이서(310,320)들 중 상기 드레인영역(420) 상에 형성된 스페이서(320)의 일부를 노출하는 포토레지스트패턴(500)이 형성된다. 상기 포토레지스트패턴(500)을 식각마스크로 사용하여, 상기 스페이서(320)의 일부를 식각한다. 이때, 상기 게이트 전극(200)의 측면 및 상기 반도체기판(100)의 일부가 노출되도록, 상기 스페이서(320)가 식각된다.
이후, 열산화 공정에 의해서, 상기 노출된 게이트 전극(200)의 측면 상에 측면 절연막(220)이 형성되고, 상기 노출된 반도체기판(100) 상에 기생 게이트(600) 절연막(230)이 형성된다.
도 4를 참조하면, 상기 식각된 게이트 스페이서(320), 상기 포토레지스트패턴(500) 및 상기 게이트 전극(200)에 의해서 형성된 홈 내측에, 도전형 불순물이 도핑된 폴리 실리콘이 채워진다. 이후, 식각 공정에 의해서, 상기 측면 절연막(220) 및 상기 기생 게이트(600) 절연막(230) 상에 기생 게이트(600)가 형성된다.
상기 기생 게이트(600)의 높이는 상기 게이트 전극(200)의 높이보다 낮으며, 상기 측면 절연막(220)의 높이보다 낮다.
도 5를 참조하면, 상기 기생 게이트(600)에 티타늄 또는 니켈과 같은 금속층이 형성되고, 급속 열처리 공정(rapid temperature process;RTP) 및 세정공정을 거쳐서, 실리사이드막(610)이 형성된다.
이후, 상기 반도체기판(100)을 덮는 층간 절연막이 형성될 수 있다.
도 5를 참조하여, 실시예에 따른 반도체 소자를 추가적으로 설명한다.
상기 반도체기판(100) 상에 상기 게이트 전극(200)이 형성되고, 상기 게이트 전극(200)의 양 측방에 각각 소오스영역(410) 및 드레인영역(420)이 형성된다. 상기 LDD영역(300)은 한 쌍이 서로 이격되어 형성된다.
상기 기생 게이트(600)의 폭은(D) 약 80nm 내지 100nm 이다. 또한, 상기 기생 게이트(600)는 상기 측면 절연막(220)에 의해서, 상기 게이트 전극(200)과 절연된다. 또한, 상기 기생 게이트(600)는 상기 기생 게이트(600) 절연막(230)에 의해서, 상기 드레인영역(420)과 절연된다.
상기 기생 게이트(600)는 상기 드레인영역(420) 상에 형성되며, 도전체이다.
상기 소오스영역(410)에 높은 전압이 인가되는 경우, 예를 들어, 상기 소오스영역(410)에 약 4.8 내지 5.2V의 전압이 인가되는 경우, 상기 LDD영역(300)들 사이에 형성된 채널영역에 높은 전계가 형성된다.
이때, 상기 드레인영역(420) 및 상기 채널 영역 사이에 핫 캐리어가 발생하고, 상기 핫 캐리어는 상기 기생 게이트(600)에 의해서 포집되고, 상기 기생 게이트(600)에 연결되는 드레인 전극(VDD) 또는 그라운드에 흡수된다. 상기 드레인 전극(VDD)은 상기 소오스영역(410)보다 낮은 전위를 가진다.
따라서, 실시예에 따른 반도체 소자는 핫 캐리어에 의한 성능저하를 줄일 수 있다.
또한, 실시예에 따른 반도체 소자는 상기 소오스영역(410)에 고전압이 인가되어도 성능이 저하되지 않고 작동된다.
Claims (5)
- 반도체기판상에 배치되는 게이트 전극;상기 게이트 전극의 측면에 배치되며, 도전체인 기생 게이트;상기 게이트 전극 및 상기 기생 게이트 사이에 개재되는 측면 절연막;상기 게이트 전극의 일 측방에 형성되는 소오스영역; 및상기 게이트 전극의 다른 측방에 형성되는 드레인영역을 포함하는 반도체 소자.
- 제 1 항에 있어서, 상기 게이트 전극의 높이는 상기 기생 게이트의 높이보다 높고, 상기 기생 게이트 및 상기 반도체기판 사이에 개재되는 기생 게이트 절연막을 포함하는 반도체 소자.
- 제 1 항에 있어서, 상기 기생 게이트는 상기 드레인영역 상에 형성되는 반도체 소자.
- 제 1 항에 있어서, 상기 기생 게이트는 상기 소오스영역보다 낮은 전위를 가지는 전극에 전기적으로 연결되는 반도체 소자.
- 제 1 항에 있어서, 상기 기생 게이트의 폭은 80 내지 90 ㎚인 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070131937A KR100915763B1 (ko) | 2007-12-17 | 2007-12-17 | 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070131937A KR100915763B1 (ko) | 2007-12-17 | 2007-12-17 | 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090064657A KR20090064657A (ko) | 2009-06-22 |
| KR100915763B1 true KR100915763B1 (ko) | 2009-09-04 |
Family
ID=40993192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070131937A KR100915763B1 (ko) | 2007-12-17 | 2007-12-17 | 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100915763B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236767A (ja) * | 1994-12-19 | 1996-09-13 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2002134755A (ja) * | 2000-10-25 | 2002-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20050055223A (ko) * | 2003-12-05 | 2005-06-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 고전압 트랜지스터 |
| KR20060077169A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 고전압 반도체 소자 및 그 제조 방법 |
-
2007
- 2007-12-17 KR KR1020070131937A patent/KR100915763B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236767A (ja) * | 1994-12-19 | 1996-09-13 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2002134755A (ja) * | 2000-10-25 | 2002-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20050055223A (ko) * | 2003-12-05 | 2005-06-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 고전압 트랜지스터 |
| KR20060077169A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 고전압 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090064657A (ko) | 2009-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7417266B1 (en) | MOSFET having a JFET embedded as a body diode | |
| KR100934789B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6620688B2 (en) | Method for fabricating an extended drain metal oxide semiconductor field effect transistor with a source field plate | |
| KR101201489B1 (ko) | Ｓｏｉ 디바이스 제조 방법 | |
| KR102112118B1 (ko) | 비휘발성 메모리(nvm)를 로직 또는 양극성 cmos dmos(bcd) 기술에 통합하는 밀봉 방법 | |
| KR20040028675A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100770536B1 (ko) | 고전압 반도체 소자 및 이의 제조 방법 | |
| KR101405311B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 | |
| TW202022949A (zh) | 具有低閃爍雜訊的半導體裝置及其形成方法 | |
| KR20060062100A (ko) | 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법 | |
| US9018067B2 (en) | Semiconductor device with pocket regions and method of manufacturing the same | |
| CN1905212B (zh) | 晶体管及其形成方法 | |
| KR100915763B1 (ko) | 반도체 소자 | |
| KR101093148B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR101063690B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20040066024A (ko) | 반도체 장치와 그 제조 방법 | |
| KR20200015093A (ko) | 고전압 반도체 소자 및 제조방법 | |
| KR20000066568A (ko) | 반도체 소자의 제조방법 | |
| US7015103B2 (en) | Method for fabricating vertical transistor | |
| US7994414B2 (en) | Semiconductor device | |
| KR100863687B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| JP4172628B2 (ja) | 半導体装置およびその製造方法 | |
| US20090057785A1 (en) | Method of fabricating extended drain mos transistor | |
| KR101102775B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0851198A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |