JP2005244009A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005244009A JP2005244009A JP2004053165A JP2004053165A JP2005244009A JP 2005244009 A JP2005244009 A JP 2005244009A JP 2004053165 A JP2004053165 A JP 2004053165A JP 2004053165 A JP2004053165 A JP 2004053165A JP 2005244009 A JP2005244009 A JP 2005244009A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor substrate
- concentration impurity
- offset spacer
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 49
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 24
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 238000001039 wet etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ゲート電極の上部側面におけるシリサイド膜の異常成長を抑制すること
【解決手段】半導体基板10上にゲート絶縁膜11を介してシリコンを含むゲート電極12を形成する。ゲート電極12の側面にシリコン酸化膜からなるオフセットスペーサ13を形成する。オフセットスペーサ13及びゲート電極12をマスクに低濃度不純物層14を形成する。オフセットスペーサ13の上面を後退させる。ゲート電極12の側面及びオフセットスペーサ13の側面にサイドウォールスペーサ16を形成する。サイドウォールスペーサ16、オフセットスペーサ13、及びゲート電極12をマスクに半導体基板10の表面に、高濃度不純物層18を形成する。シリコン酸化物を選択除去し、サイドウォールスペーサ16を除去しない溶液を半導体基板10上に供給する。半導体基板10上に金属層19を堆積させる。ゲート電極12と金属層19を反応させて、シリサイド膜20を形成する。
【選択図】 図１
【解決手段】半導体基板10上にゲート絶縁膜11を介してシリコンを含むゲート電極12を形成する。ゲート電極12の側面にシリコン酸化膜からなるオフセットスペーサ13を形成する。オフセットスペーサ13及びゲート電極12をマスクに低濃度不純物層14を形成する。オフセットスペーサ13の上面を後退させる。ゲート電極12の側面及びオフセットスペーサ13の側面にサイドウォールスペーサ16を形成する。サイドウォールスペーサ16、オフセットスペーサ13、及びゲート電極12をマスクに半導体基板10の表面に、高濃度不純物層18を形成する。シリコン酸化物を選択除去し、サイドウォールスペーサ16を除去しない溶液を半導体基板10上に供給する。半導体基板10上に金属層19を堆積させる。ゲート電極12と金属層19を反応させて、シリサイド膜20を形成する。
【選択図】 図１
Description
本発明は、ＭＩＳＦＥＴのゲート電極の側面にオフセットスペーサを設けた半導体装置及び半導体装置の製造方法に関する。
近年、半導体装置の微細化に伴い、ＭＯＳＦＥＴでは、単に耐圧だけでなくショートチャネル効果やデバイス性能、集積密度、更には製造プロセスの煩雑さまで考慮に入れて設計する必要がある。この微細化の進んだ半導体装置におけるＭＯＳ（ＭＩＳ）型トランジスタを実現するために用いられている構造の一つがエクステンション構造である。また、ロジック回路に使用されるＭＯＳ（ＭＩＳ）型トランジスタには更に高速動作が要求される。この高速動作を実現するために、ゲート電極上、ソース及びドレイン領域上に低抵抗材料であるシリサイド膜を形成することも重要な技術となっている。
エクステンション構造において、更にショートチャネル効果を抑制するため、ゲート電極の側壁にオフセットスペーサを形成した後に、浅い低濃度不純物拡散層を形成する技術がある（特許文献１参照）。
特許文献１の図７を参照して、従来技術の問題点を説明する。図７（ｅ）に示すシリサイド膜１１０の形成工程において、金属膜の堆積前に、自然酸化膜等を除去してゲート電極１１３ａ及び高濃度ソース・ドレイン領域１０７を完全に露出させるためのウェットエッチングが必要となる。このウェットエッチングにより、シリコン酸化膜からなるオフセットスペーサ１１４ａとサイドウォール１０９の一部が後退する。そのため、ゲート電極１１３ａの上部側面が露出した状態でシリサイド膜１１０が形成される。このため、ゲート電極１１３ａの側壁部は金属が過剰に供給されシリサイド膜１１０の異常成長を引起し、ゲート幅の細線部での低抵抗化を加速させる要因となる。
オフセットスペーサにシリコン酸化膜以外の材料を用いるとホットキャリアが発生し、しきい値電圧が上昇する。よって、オフセットスペーサにシリコン酸化膜以外の材料を用いることは好ましくない。
このように、ウェットエッチング時にオフセットスペーサ及びオフセットスペーサが後退して、ゲート電極の上部側面が露出するため、シリサイド膜の異常成長が生じるという問題点があった。
特開２００２−２８９８４１号公報
本発明の目的は、ゲート電極の上部側面におけるシリサイド膜の異常成長を抑制しえる半導体装置及び半導体装置の製造方法を提供することにある。
本発明の一例に係わる半導体装置は、半導体基板と、この半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極の側面に形成され、上面が前記ゲート電極の上面より低い、絶縁性の一対のオフセットスペーサと、前記ゲート電極の上部側面及び前記オフセットスペーサの側面に形成された、前記オフセットスペーサと材質が異なる絶縁性のサイドウォールスペーサと、前記ゲート電極を挟むように前記半導体基板に形成された低濃度不純物拡散層と、前記ゲート電極及び一対のサイドウォールスペーサを挟むように、前記低濃度不純物拡散層より深い位置の前記半導体基板に形成され高濃度不純物拡散層と、前記高濃度不純物拡散層及びゲート電極上に形成された金属シリサイド膜とを具備してなることを特徴とする。
本発明の一例に係わる半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してシリコンを含むゲート電極を形成する工程と、前記ゲート電極の側面にシリコン酸化膜からなるオフセットスペーサを形成する工程と、前記オフセットスペーサ及びゲート電極をマスクに前記半導体基板の表面に低濃度不純物層を形成する工程と、前記オフセットスペーサの上面を後退させる工程と、前記ゲート電極の側面及び前記オフセットスペーサの側面にサイドウォールスペーサを形成する工程と、前記サイドウォールスペーサ、オフセットスペーサ、及びゲート電極をマスクに前記半導体基板の表面に、低濃度不純物層より不純物濃度が高い高濃度不純物層を形成する工程と、シリコン酸化物を除去し、前記サイドウォールスペーサを除去しない溶液を前記半導体基板上に供給する工程と、前記シリコン基板上に金属層を堆積させる工程と、前記ゲート電極表面と前記金属層を反応させて、低抵抗材料層を形成する工程を具備することを特徴とする。
本発明によれば、ゲート電極の上部側面におけるシリサイド膜の異常成長を抑制しえる半導体装置及び半導体装置の製造方法が提供される。
本発明の実施の形態を以下に図面を参照して説明する。
本実施例では、ゲート電極上とソース・ドレイン領域に低抵抗材料である金属シリサイド膜を形成する技術において、ソース・ドレイン領域は勿論、特に細線のゲート電極上に均一な金属シリサイド膜を形成することを目的とする。図面を用いて説明する。
本実施例では、ゲート電極上とソース・ドレイン領域に低抵抗材料である金属シリサイド膜を形成する技術において、ソース・ドレイン領域は勿論、特に細線のゲート電極上に均一な金属シリサイド膜を形成することを目的とする。図面を用いて説明する。
図１（ａ）に示すように、シリコン基板１０上に、ゲート絶縁膜１１及びポリシリコンからなるゲート電極材１２を堆積した後、ゲート電極１２及びゲート絶縁膜１１をパターニングする。図１（ｂ）に示すように、全面に１０ｎｍ程度のシリコン酸化膜を堆積した後に異方性エッチングを行うことによりゲート電極１２の側壁にオフセットスペーサ１３を形成する。図１（ｃ）に示すように、ゲート電極１２及びオフセットスペーサ１３を形成後にこれらをマスクに不純物を導入し、シリコン基板内においてゲート電極１２に隣接する浅い低濃度不純物拡散層１４を形成する。ここまでは従来と同じである。
次に、図１（ｄ）に示すように、シリコン酸化膜１５を堆積する。図１（ｅ）に示すように、シリコン酸化物が選択エッチングされる条件で異方性エッチングを行い、ゲート電極１２及び低濃度不純物拡散層１４上のシリコン酸化膜１５を除去する。この異方性エッチングにより、オフセットスペーサ１３及びシリコン酸化膜１５の上面をゲート電極１２の上面より後退させ、段差を形成する。
図１（ｆ）に示すように、シリコン窒化膜１６、シリコン酸化膜１７を順次堆積する。図１（ｇ）に示すように、異方性エッチングを行い、ゲート電極１２及び低濃度不純物拡散層１４上のシリコン酸化膜１７及びシリコン窒化膜１６を除去する。ここで、シリコン窒化膜（サイドウォールスペーサ）１６の断面形状は、Ｌ字を二つ繋げた形状である。
図１（ｈ）に示すように、ゲート電極１２及びシリコン酸化膜１７をマスクに不純物をシリコン基板１０に導入し、シリコン基板内においてゲート電極１２の端部から離隔した深い高濃度不純物拡散層１８を形成する。
次に、図１（ｉ）に示すように、弗酸を用いたウェットエッチングにより、ゲート電極１２及び高濃度不純物拡散層１８表面の自然酸化膜を除去する。ウェットエッチング時シリコン酸化膜１７が除去される。ウェットエッチング時、オフセットスペーサ１３及びシリコン酸化膜１５はシリコン窒化膜１６で覆われているので、エッチングされることがない。
図１（ｊ）に示すように、シリコン基板１０上に全面にニッケル等の金属膜１９を堆積する。図１（ｋ）に示すように、ゲート電極１２及び高濃度不純物拡散層１８の露出している表面部を金属と反応が起こる温度までアニ−ルすることで金属シリサイド膜２０を自己整合的に形成する。そして、未反応の金属膜を選択除去する。
その結果、本実施形態では、ゲート電極１２の側面上部はシリコン窒化膜で覆われているため、ウェットエッチングによるシリコン酸化膜の後退が発生せず、金属の過剰な供給が起きないため、均一な金属シリサイド膜を形成することが可能となる。
なお、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で、種々変形して実施することが可能である。
１０…シリコン基板，１１…ゲート絶縁膜，１２…ゲート電極，１３…オフセットスペーサ，１４…低濃度不純物拡散層，１５…シリコン酸化膜，１６…シリコン窒化膜，１７…シリコン酸化膜，１８…高濃度不純物拡散層，１９…金属シリサイド膜，２０…金属シリサイド膜
Claims (4)
- 半導体基板と、
この半導体基板上にゲート絶縁膜を介して形成されたシリコンを含むゲート電極と、
このゲート電極の側面に形成され、上面が前記ゲート電極の上面より低い、絶縁性の一対のオフセットスペーサと、
前記ゲート電極の上部側面及び前記オフセットスペーサの側面に形成された、前記オフセットスペーサと材質が異なる絶縁性のサイドウォールスペーサと、
前記ゲート電極を挟むように前記半導体基板に形成された低濃度不純物拡散層と、
前記ゲート電極及び一対のサイドウォールスペーサを挟むように、前記低濃度不純物拡散層より深い位置の前記半導体基板に形成された高濃度不純物拡散層と、
前記ゲート電極上に形成されたシリサイド膜とを具備してなることを特徴とする半導体装置。 - 前記サイドウォールスペーサは、前記低濃度不純物拡散層上に形成されていることを特徴とする請求項１に記載の半導体装置。
- 半導体基板上にゲート絶縁膜を介してシリコンを含むゲート電極を形成する工程と、
前記ゲート電極の側面にシリコン酸化膜からなるオフセットスペーサを形成する工程と、
前記オフセットスペーサ及びゲート電極をマスクに前記半導体基板の表面に低濃度不純物拡散層を形成する工程と、
前記オフセットスペーサの上面を後退させる工程と、
前記ゲート電極の側面及び前記オフセットスペーサの側面にサイドウォールスペーサを形成する工程と、
前記サイドウォールスペーサ、オフセットスペーサ、及びゲート電極をマスクに前記半導体基板の表面に、低濃度不純物層より不純物濃度が高い高濃度不純物層を形成する工程と、
シリコン酸化物を除去し、前記サイドウォールスペーサを除去しない溶液を前記半導体基板上に供給する工程と、
前記半導体基板上に金属層を堆積させる工程と、
前記ゲート電極と前記金属層を反応させて、シリサイド膜を形成する工程を具備することを特徴とした半導体装置の製造方法。 - 低濃度不純物拡散層の形成後、半導体基板上に第２のシリコン酸化膜を堆積させ、
異方性エッチングにより、前記オフセットスペーサ上面の後退処理を行うと共に、前記低濃度不純物拡散層及びゲート電極上の第２のシリコン酸化膜を除去することを特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004053165A JP2005244009A (ja) | 2004-02-27 | 2004-02-27 | 半導体装置及びその製造方法 |
| US11/066,227 US20050191817A1 (en) | 2004-02-27 | 2005-02-25 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004053165A JP2005244009A (ja) | 2004-02-27 | 2004-02-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005244009A true JP2005244009A (ja) | 2005-09-08 |
Family
ID=34879686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004053165A Pending JP2005244009A (ja) | 2004-02-27 | 2004-02-27 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050191817A1 (ja) |
| JP (1) | JP2005244009A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123358A (ja) * | 2005-10-25 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100765618B1 (ko) | 2006-07-21 | 2007-10-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 살리사이드 형성 방법 |
| WO2008081753A1 (ja) * | 2007-01-05 | 2008-07-10 | Nec Corporation | Ｍｉｓ型電界効果トランジスタおよびその製造方法 |
| JP2010067785A (ja) * | 2008-09-10 | 2010-03-25 | Panasonic Corp | 半導体装置及びその製造方法 |
| US7859066B2 (en) | 2007-06-20 | 2010-12-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060276423A1 (en) * | 2005-04-18 | 2006-12-07 | Rachel Altura | Survivin-directed RNA interference-compositions and methods |
| KR100720475B1 (ko) * | 2005-07-26 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 트랜지스터 및 그 형성방법 |
| JP2007200972A (ja) * | 2006-01-24 | 2007-08-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7678655B2 (en) * | 2006-07-28 | 2010-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Spacer layer etch method providing enhanced microelectronic device performance |
| JP2008124441A (ja) * | 2006-10-19 | 2008-05-29 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP7034834B2 (ja) * | 2018-05-30 | 2022-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783475A (en) * | 1995-11-13 | 1998-07-21 | Motorola, Inc. | Method of forming a spacer |
| US5766969A (en) * | 1996-12-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Multiple spacer formation/removal technique for forming a graded junction |
| JPH1187703A (ja) * | 1997-09-10 | 1999-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| TW444279B (en) * | 1999-04-15 | 2001-07-01 | Taiwan Semiconductor Mfg | Manufacturing method for the gate |
| US6432784B1 (en) * | 2001-03-12 | 2002-08-13 | Advanced Micro Devices, Inc. | Method of forming L-shaped nitride spacers |
| KR100416377B1 (ko) * | 2001-06-02 | 2004-01-31 | 삼성전자주식회사 | ㄴ 자형 스페이서를 이용하는 반도체 트랜지스터 및 그제조 방법 |
| KR100396895B1 (ko) * | 2001-08-02 | 2003-09-02 | 삼성전자주식회사 | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 |
| US6806126B1 (en) * | 2002-09-06 | 2004-10-19 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor component |
| US6706605B1 (en) * | 2003-03-31 | 2004-03-16 | Texas Instruments Incorporated | Transistor formed from stacked disposable sidewall spacer |
| KR100487656B1 (ko) * | 2003-08-12 | 2005-05-03 | 삼성전자주식회사 | 반도체 기판과 ″ｌ″형 스페이서 사이에 에어 갭을구비하는 반도체 소자 및 그 제조 방법 |
-
2004
- 2004-02-27 JP JP2004053165A patent/JP2005244009A/ja active Pending
-
2005
- 2005-02-25 US US11/066,227 patent/US20050191817A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123358A (ja) * | 2005-10-25 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100765618B1 (ko) | 2006-07-21 | 2007-10-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 살리사이드 형성 방법 |
| WO2008081753A1 (ja) * | 2007-01-05 | 2008-07-10 | Nec Corporation | Ｍｉｓ型電界効果トランジスタおよびその製造方法 |
| US7859066B2 (en) | 2007-06-20 | 2010-12-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| JP2010067785A (ja) * | 2008-09-10 | 2010-03-25 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8237205B2 (en) | 2008-09-10 | 2012-08-07 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050191817A1 (en) | 2005-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7396764B2 (en) | Manufacturing method for forming all regions of the gate electrode silicided | |
| US20050191817A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2004152790A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| KR20100035777A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2007165558A (ja) | 半導体装置およびその製造方法 | |
| US7602016B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| KR20030088797A (ko) | 균일한 실리사이드 접합을 갖는 집적 회로 반도체 소자 및그 제조방법 | |
| US8076203B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009123760A (ja) | 半導体装置及びその製造方法 | |
| JP2007158220A (ja) | 半導体装置の製造方法 | |
| KR20090083654A (ko) | 금속 실리사이드를 포함하는 트랜지스터 및 그 제조 방법,이를 이용한 반도체 소자 제조 방법. | |
| CN105529253A (zh) | 半导体器件的形成方法 | |
| JP2007184420A (ja) | 半導体装置の製造方法 | |
| WO2013105550A1 (ja) | 半導体装置及びその製造方法 | |
| JP4193638B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2008300662A (ja) | 半導体装置の製造方法 | |
| KR100766270B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100399911B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100588780B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2005101449A (ja) | 半導体装置及びその製造方法 | |
| JPWO2009101763A1 (ja) | 半導体装置及びその製造方法 | |
| JP2005159336A (ja) | 半導体装置の製造方法 | |
| JPH08321607A (ja) | 半導体装置およびその製造方法 | |
| JP2005159335A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |