JPH05190693A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05190693A JPH05190693A JP4005785A JP578592A JPH05190693A JP H05190693 A JPH05190693 A JP H05190693A JP 4005785 A JP4005785 A JP 4005785A JP 578592 A JP578592 A JP 578592A JP H05190693 A JPH05190693 A JP H05190693A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- layer
- insulating layer
- conductive films
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 230000008878 coupling Effects 0.000 claims abstract description 19
- 238000010168 coupling process Methods 0.000 claims abstract description 19
- 238000005859 coupling reaction Methods 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 abstract description 76
- 230000005684 electric field Effects 0.000 abstract description 35
- 238000000034 method Methods 0.000 abstract description 28
- 230000008569 process Effects 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 6
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
する半導体装置を得る。 【構成】 n- 層1の表面において、拡散領域2と拡散
領域3が絶縁層6bで分離されて形成されている。導電
膜5a,5eはそれぞれ拡散領域2,3とコンタクト
し、また導電膜5cは絶縁層6b上に形成され、これら
は自身以外とは絶縁層6a,6bで分離されているが絶
縁層6a上に形成されている導電膜4b,4dと容量結
合している。絶縁層6a上には配線導電膜4も形成され
ているが、これと導電膜5a,5c,5eとの容量結合
は、比較的小さい。 【効果】 配線導電膜が半導体装置の表面に与える影響
は、導電膜によって遮蔽され、電界の集中が抑制され
る。
Description
された導電膜によって生じる半導体中の電界の集中を緩
和する技術に関するものである。
るべき不純物領域が露呈しており、結線に用いられる導
電膜は絶縁層を介して半導体装置上を走行する。
す。基板となるn- 層1の表面にはp型拡散領域2とn
型拡散領域3が、それぞれ重ならないように形成されて
いる。n- 層1の表面において両者の間は、絶縁層6b
で分離されている。導電膜5aは拡散領域2とコンタク
トし、それ以外とは絶縁層6a,6bで分離されてい
る。導電膜5eは拡散領域3とコンタクトし、それ以外
とは絶縁層6a,6bで分離されている。導電膜5a乃
至5eは互いに絶縁層6a,6bで絶縁されつつオーバ
ーラップし、隣同士で容量結合している。
ら拡散領域2の上方にかけて形成され、他の領域とは絶
縁層6aで分離されている。また導電膜4は導電膜5a
乃至5dと容量結合している。
領域2に低電位(−V)を、拡散領域3に高電位(+
V)を印加すると、n- 層1と拡散領域2からなる接合
J1から空乏層が伸びる。これはn- 層1の表面(絶縁
層6bの直下)では、拡散領域2から拡散領域3に向か
って空乏層が伸びることになる。
n- 層1の表面での空乏層の伸びは導電膜4の電位の影
響を受けることになる。つまり、導電膜4の電位は拡散
領域3と同じなので導電膜4は空乏層の伸びを制御する
ように働き、拡散領域2の近傍において電界が集中する
ことになる。このため半導体装置の耐圧を十分に確保す
ることが困難となる。逆に、もし導電膜4が拡散領域3
と接続され、その電位が拡散領域2と同じであるとすれ
ば導電膜4は空乏層を伸ばすように働き、拡散領域3の
近傍において電界が集中する。
同士の結合容量を導電膜4と導電膜5a乃至5dのそれ
ぞれとの間の結合容量より十分大きくなる構造をとるこ
とができる。これによって、ほとんど導電膜4の電位に
関係なく導電膜5a乃至5eまでの電位を最適化する事
が可能となる。従って、n- 層1の表面での空乏層の伸
びは導電膜4の電位の影響をほとんど受けなくなり、導
電膜4からの電界による半導体装置の耐圧の低下を防ぐ
ことができる。
は導電膜5a乃至5eが互いにオーバーラップし、隣同
士での容量結合を十分大きくする構造をとる事が必要で
ある。このため導電膜5a乃至5eの形成を2回にわけ
て積層構造とする必要が生じ、プロセスが複雑になると
いう問題点があった。
ためになされたもので、製造工程が簡単であり、配線導
電膜からの電界の影響による耐圧の低下を防ぐ半導体装
置を提供する事を目的とする。
は、第1および第2の主面を有する第1導電型の第1半
導体層と、第1主面に選択的に形成された第2導電型の
第2半導体層と、第1主面に、第2半導体層と離れて選
択的に形成された第1導電型の第3半導体層と、第1主
面上の第2半導体層と第3半導体層の間と、少なくとも
第2及び第3半導体層上の一部に形成された第1絶縁層
と、第1絶縁層上に形成された少なくとも一つの第1導
電膜と、少なくとも第1絶縁層上に形成され、第2半導
体層と電気的に結合する第2導電膜と、少なくとも第1
絶縁層上に形成され、第3半導体層と電気的に結合する
第3導電膜と、第1、第2、第3導電膜と、第1絶縁層
と、第2、第3半導体層とを覆う第2絶縁層と、第2絶
縁層上に形成され、第1、第2、第3導電膜のうち隣接
する二つと容量結合する、少なくとも二つの第4導電膜
と、第2絶縁層上で、第1、第2、第3導電膜の形成さ
れている領域以外に形成され、第2、第3半導体層のい
ずれか一方と接続された配線導電膜と、を備える。そし
て第4導電膜が第1、第2、第3導電膜と結合して作る
容量のいずれもが、配線導電膜が第1、第2、第3導電
膜と結合して作る容量のいずれと比較しても大きい。
導体層と同電位が印加される第2導電型の第4半導体層
を更に備える。
3絶縁層と、第3絶縁層上に形成され、第2半導体層と
同電位が印加される第5導電膜とを更に備える。
2、又は第3導電膜が容量結合し、これによる容量は、
配線導電膜と第1、第2、又は第3導電膜とが結合する
ことによる容量よりも大きいので、配線導電膜のある領
域でも第1導電膜の電位が配線導電膜の電位に関係無く
最適化される。また、第4導電膜は配線導電膜と同一の
プロセスで形成されるので、簡単なプロセスで配線導電
膜からの電界による耐圧の低下を防ぐ半導体装置を得る
ことができる。
装置の平面図を示す。絶縁層6aから島状に露呈したp
型拡散領域2には配線導電膜4が接続されており、これ
を避けつつ導電膜4b,4dが拡散領域2の周囲を囲む
ようにして絶縁層6a上に形成されている。n型拡散領
域3は、更に導電膜4b,4dの周囲を囲むようにして
絶縁層6aから露呈している。
示す。5Ωcm程度の抵抗率を有するn- 層1の表面に
おいて、拡散領域2と拡散領域3がそれぞれ重ならない
ように形成されている。n- 層1の表面において両者の
間は、絶縁層6bで分離されている。導電膜5aは拡散
領域2とコンタクトし、それ以外とは絶縁層6a,6b
で分離されている。導電膜5eは拡散領域3とコンタク
トし、それ以外とは絶縁層6a,6bで分離されてい
る。導電膜5cは、絶縁層6b上に形成され、それ以外
とは絶縁層6a,6bで分離されている。簡単のために
図示されていないが、導電膜5a,5c,5eは導電膜
4b,4dと概平行に形成されている。
ずれも絶縁層6a上に形成されている。従って、これら
は同時に形成されることができる。
5eと導電膜4b,4dは互いにオーバーラップし、順
に容量結合している。つまり導電膜4bは導電膜5a,
5cと、また導電膜4dは導電膜5c,5eと、それぞ
れ重なっている。例えば導電膜4b,4dの幅が15μ
mの場合、重なる幅は5μmに選ばれる。この場合に
は、導電膜5a,5eがそれぞれ拡散領域2,3からは
み出る幅は、10乃至20μmに選ばれる。
と隔たる距離は絶縁層6aの厚さで定まり、導電膜4
b,4dが導電膜5a,5c,5eと隔たる距離に等し
い。ここで配線導電膜4は,その幅が6μm程度に選ば
れて、単に導電膜5a,5c,5eを横断するだけであ
るのに対し、導電膜4b,4dは導電膜5a,5c,5
eと一定の幅(例えば前述のように5μm)で重なりつ
つこれらと平行に設けられる。従って、図1に示すよう
に導電膜4b,4dが拡散領域2の周囲に沿って形成さ
れている場合には、導電膜5a,5c,5eと導電膜4
b,4dが結合して作る容量は、配線導電膜4と導電膜
5a,5c,5eとが作る容量よりもかなり大きくなる
構造となっている。
における電界集中が以下のようにして低減される。拡散
領域2に低電位(−V)を、拡散領域3に高電位(+
V)を印加すると、n- 層1と拡散領域2からなる接合
J1から空乏層が伸びる。これはn- 層1の表面(絶縁
層6bの直下)では、拡散領域2から拡散領域3に向か
って空乏層が伸びることになる。導電膜4の電位は拡散
領域2と同じなので導電膜4は空乏層の伸びを伸ばすよ
うに働く。従って、配線導電膜4直下での空乏層の伸び
は、導電膜4b,4dがない場合には図3の一点鎖線に
示すようになり、拡散領域3の近傍において電界が集中
する場所Hが生じる。
線導電膜4に隠れて図示されていない)には、導電膜5
a,5c,5eとこれらとの結合の方が、導電膜5a,
5c,5eと配線導電膜4との結合よりも強い。従っ
て、配線導電膜4直下での空乏層の伸びは図4に示すよ
うになり、配線導電膜4からの電界が直接n- 層1内の
電界に与える影響が低減され、電界集中は生じなくな
る。配線導電膜4の存在する領域では導電膜4b,4d
は導電膜5a,5c,5eとオーバーラップせず、図1
の一部領域S近傍で導電膜4b,4dには隙間が生じ
る。しかし、配線絶縁膜4の幅を十分小さくしてこの隙
間を狭くすることができ、また導電膜5a,5eがそれ
ぞれ拡散領域2,3から絶縁層6aへ向かって突き出る
長さを最適化することができるので、配線導電膜4直下
であっても配線導電膜4からの電界による耐圧の低下を
防ぐことができる。
領域3に接続された場合も電界集中を低減することがで
きる。図5にこの発明の第2実施例である、半導体装置
の平面図を示す。絶縁層6aから島状に露呈した拡散領
域3には配線導電膜4が接続されており、これを避けつ
つ導電膜4b,4dが拡散領域3の周囲を囲むようにし
て絶縁層6a上に形成されている。p型拡散領域2は、
更に導電膜4b,4dの周囲を囲むようにして絶縁層6
aから露呈している。このような構造は、高耐圧デバイ
スにおいて適用される。例えば図6に示す様な構造を持
つNチャネルMOSにおいて適用される。
5eと導電膜4b,4dは一部領域Sにおいて図2に示
される構造をとり、導電膜5a,5c,5eと導電膜4
b,4dが結合して作る容量は、配線導電膜4と導電膜
5a,5c,5eとが作る容量よりもかなり大きな構造
となっている。
導電膜4は空乏層の伸びを抑制するように働く。従っ
て、配線導電膜4直下での空乏層の伸びは、導電膜4
b,4dがない場合には図7の一点鎖線に示すようにな
り、導電膜5a,5c,5eの端部近傍の領域Hにおい
て電界が集中することになる。
は、導電膜5a,5c,5eとこれらとの結合の方が、
導電膜5a,5c,5eと配線導電膜4との結合よりも
強い。従って、配線導電膜4直下での空乏層の伸びは図
8に示すようになり、配線導電膜4からの電界が直接n
- 層1内の電界に影響を及ぼす事はなくなり、電界集中
は低減される。
領域2,3に必ずしも接続されなければならないという
ことはない。
層装置の断面斜視図を示す。図2に示した構造と異なる
のは、導電膜5eが拡散領域3と直接に接続されずに絶
縁層6bを介して容量結合している点のみである。この
ような構造においても、導電膜5eと絶縁層6bが作る
結合を、十分大きくすることにより、第1及び第2実施
例と同様な効果を得る事ができる。
体装置の断面斜視図を示す。図2に示した構造と異なる
のは、n- 層1がp- 基板7の表面上に形成されている
という点だけである。
にすると、n- 層1と拡散領域2からなる接合J1から
空乏層が伸びる。よってn- 層1の表面(絶縁層6bの
直下)では、拡散領域3に向かって空乏層が伸びる。一
方、p- 基板7にも低電位を与えると、n- 層1とp-
基板7からなる接合J2からも空乏層が伸び、これは拡
散領域2の近傍の電界集中を緩和する効果があるため、
半導体装置の耐圧を上げる効果がある。
おいても、図1に示すように配線導電膜4の電位が拡散
領域2と同じ場合には配線導電膜4は空乏層をのばすよ
うに働き、図5に示すように配線導電膜4の電位が拡散
領域3と同じ場合には配線導電膜4は空乏層の伸びを制
御するように働く。
よび第2実施例と同様にして、導電膜5a,5c,5e
と導電膜4b,4d相互の結合容量を導電膜4と導電膜
5cの間の結合容量より十分大きくする事により、導電
膜5cと導電膜4b,4dの電位をほとんど導電膜4の
電位に関係なく最適化する事が可能となり、第1および
第2実施例と同様の効果を得ることができる。
体装置の断面斜視図を示す。図10に示した構造と異な
るのは、n- 層1の裏面には、p- 基板7の代わりに絶
縁層8を介して導電膜9が形成されているという点だけ
である。
3を高電位にすると、n- 層1と拡散領域2からなる接
合J1から空乏層が伸びる。よってn- 層1の表面(絶
縁層6bの直下)では、拡散領域3に向かって空乏層が
伸びる。一方、n- 層1と絶縁層8からなる界面J3か
らも空乏層が伸び、これは拡散領域2の近傍の電界集中
を緩和する効果があるため、半導体装置の耐圧を上げる
効果がある。
おいても、図1に示すように配線導電膜4の電位が拡散
領域2と同じ場合には配線導電膜4は空乏層をのばすよ
うに働き、図5に示すように配線導電膜4の電位が拡散
領域3と同じ場合には配線導電膜4は空乏層の伸びを制
御するように働く。
よび第2実施例と同様にして、導電膜5a,5c,5e
と導電膜4b,4d相互の結合容量を導電膜4と導電膜
5cの間の結合容量より十分大きくする事により、導電
膜5cと導電膜4b,4dの電位をほとんど導電膜4の
電位に関係なく最適化する事が可能となり、第1および
第2実施例と同様の効果を得ることができる。
第4導電膜は、配線導電膜が第1半導体層に与える電界
の影響を低減する。しかも第4導電膜は配線導電膜と同
一のプロセスで形成されるので、簡単なプロセスで配線
導電膜からの電界による耐圧の低下を防ぐ効果がある。
ある。
ある。
ある。
ある。
る。
る。
る。
膜 6a,6b,8 絶縁層 7 p- 基板
は、第1および第2の主面を有する第1導電型の第1半
導体層と、第1主面に選択的に形成された第2導電型の
第2半導体層と、第1主面に、第2半導体層と離れて選
択的に形成された第1導電型の第3半導体層と、第1主
面上の第2半導体層と第3半導体層の間と、少なくとも
第2及び第3半導体層上の一部に形成された第1絶縁層
と、第1絶縁層上に形成された少なくとも一つの第1導
電膜と、少なくとも第1絶縁層上に形成され、第2半導
体層と電気的に結合する第2導電膜と、少なくとも第1
絶縁層上に形成され、第3半導体層と電気的に結合する
第3導電膜と、第1、第2、第3導電膜と、第1絶縁層
と、第2、第3半導体層とを覆う第2絶縁層と、第2絶
縁層上に形成され、第1、第2、第3導電膜のうち隣接
する二つと容量結合する、少なくとも二つの第4導電膜
と、第2絶縁層上で、第2導電膜の上部から第3導電膜
の上部にかけて、第4導電膜の形成されている領域以外
に形成された配線導電膜と、を備える。そして第4導電
膜が第1、第2、第3導電膜と結合して作る容量のいず
れもが、配線導電膜が第1、第2、第3導電膜と結合し
て作る容量のいずれと比較しても大きい。
ずれも絶縁層6a上の異なる場所に形成されている。従
って、これらは同時に形成されることができる。
における電界集中が以下のようにして低減される。拡散
領域2に低電位(−V)を、拡散領域3に高電位(+
V)を印加すると、n- 層1と拡散領域2からなる接合
J1から空乏層が伸びる。これはn- 層1の表面(絶縁
層6bの直下)では、拡散領域2から拡散領域3に向か
って空乏層が伸びることになる。導電膜4の電位は拡散
領域2と同じなので導電膜4は空乏層の伸びを伸ばすよ
うに働く。従って、配線導電膜4直下での等電位線は、
導電膜4b,4dがない場合には図3の一点鎖線に示す
ようになり、導電膜5eの端部近傍において電界が集中
する場所Hが生じる。
線導電膜4に隠れて図示されていない)には、導電膜5
a,5c,5eとこれらとの結合の方が、導電膜5a,
5c,5eと配線導電膜4との結合よりも強い。従っ
て、配線導電膜4直下での空乏層の伸びは図4に示すよ
うになり、配線導電膜4からの電界が直接n- 層1内の
電界に与える影響が低減され、電界集中は生じなくな
る。配線導電膜4の存在する領域では導電膜4b,4d
は導電膜5a,5c,5eとオーバーラップせず、図1
の一部領域S近傍で導電膜4b,4dには隙間が生じ
る。しかし、配線絶縁膜4の幅を十分小さくしてこの隙
間を狭くすることや、また導電膜5a,5eがそれぞれ
拡散領域2,3から絶縁層6aへ向かって突き出る長さ
を最適化することによって、配線導電膜4直下であって
も配線導電膜4からの電界による耐圧の低下を防ぐこと
ができる。
導電膜4は空乏層の伸びを抑制するように働く。従っ
て、配線導電膜4直下での等電位線は、導電膜4b,4
dがない場合には図7の一点鎖線に示すようになり、導
電膜5aの端部近傍の領域Hにおいて電界が集中するこ
とになる。
は、導電膜5a,5c,5eとこれらとの結合の方が、
導電膜5a,5c,5eと配線導電膜4との結合よりも
強い。従って、配線導電膜4直下での空乏層の伸びは図
8に示すようになり、配線導電膜4からの電界が直接n
- 層1内の電界に影響を及ぼす事はなくなり、電界集中
は低減される。以上、第1実施例と第2実施例より、配
線導電膜4の電位が低電位(拡散領域2に接続)の状態
から、高電位(拡散領域3に接続)の状態まで効果的に
電界集中を低減する事が可能であり、また、配線導電膜
4の電位がさらに広い範囲で変化する場合でも、電界集
中を低減できる事は明かである。
の各々の間の電位差によって著しく耐圧が低下する事が
なければ、導電膜5a,5eは、それぞれ拡散領域2,
3に必ずしも接続されなければならないということはな
い。
3を高電位にすると、n- 層1と拡散領域2からなる接
合J1から空乏層が伸びる。よってn- 層1の表面(絶
縁層6bの直下)では、拡散領域3に向かって空乏層が
伸びる。一方、n- 層1と絶縁層8からなる界面J3は
導電膜9の電界の影響で空乏層が伸びやすくなってお
り、これは拡散領域2の近傍の電界集中を緩和する効果
があるため、半導体装置の耐圧を上げる効果がある。
Claims (3)
- 【請求項1】第1および第2の主面を有する第1導電型
の第1半導体層と、 前記第1主面に選択的に形成された第2導電型の第2半
導体層と、 前記第1主面に、前記第2半導体層と離れて選択的に形
成された第1導電型の第3半導体層と、 前記第1主面上の前記第2半導体層と前記第3半導体層
の間と、少なくとも前記第2及び第3半導体層上の一部
に形成された第1絶縁層と、 前記第1絶縁層上に形成された少なくとも一つの第1導
電膜と、 少なくとも前記第1絶縁層上に形成され、前記第2半導
体層と電気的に結合する第2導電膜と、 少なくとも前記第1絶縁層上に形成され、前記第3半導
体層と電気的に結合する第3導電膜と、 前記第1、第2、第3導電膜と、前記第1絶縁層と、前
記第2、第3半導体層とを覆う第2絶縁層と、 前記第2絶縁層上に形成され、前記第1、第2、第3導
電膜のうち隣接する二つと容量結合する、少なくとも二
つの第4導電膜と、 前記第2絶縁層上で、前記第1、第2、第3導電膜の形
成されている領域以外に形成され、前記第2、第3半導
体層のいずれか一方と接続された配線導電膜と、 を備え、 前記第4導電膜が前記第1、第2、第3導電膜と結合し
て作る容量のいずれもが、前記配線導電膜が前記第1、
第2、第3導電膜と結合して作る容量のいずれ - 【請求項2】前記第2主面上に形成され、前記第2半導
体層と同電位が印加される第2導電型の第4半導体層を
更に備える、請求項1記載の半導体装置。 - 【請求項3】前記第2主面上に形成された第3絶縁層
と、 前記第3絶縁層上に形成された第5導電膜と、 を更に備え、 前記第5導電膜には前記第2半導体層と同電位が印加さ
れる、請求項1記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4005785A JP2739004B2 (ja) | 1992-01-16 | 1992-01-16 | 半導体装置 |
EP92309266A EP0551712B1 (en) | 1992-01-16 | 1992-10-12 | Semiconductor device with field plates |
DE69218753T DE69218753T2 (de) | 1992-01-16 | 1992-10-12 | Halbleiteranordnung mit Feldplatten |
US08/329,052 US5455439A (en) | 1992-01-16 | 1994-10-26 | Semiconductor device which moderates electric field concentration caused by a conductive film formed on a surface thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4005785A JP2739004B2 (ja) | 1992-01-16 | 1992-01-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05190693A true JPH05190693A (ja) | 1993-07-30 |
JP2739004B2 JP2739004B2 (ja) | 1998-04-08 |
Family
ID=11620763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4005785A Expired - Lifetime JP2739004B2 (ja) | 1992-01-16 | 1992-01-16 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5455439A (ja) |
EP (1) | EP0551712B1 (ja) |
JP (1) | JP2739004B2 (ja) |
DE (1) | DE69218753T2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251903A (ja) * | 2004-03-03 | 2005-09-15 | Mitsubishi Electric Corp | 半導体装置 |
US7294901B2 (en) | 2003-05-20 | 2007-11-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved resurf features including trench isolation structure |
CN100352058C (zh) * | 2004-02-18 | 2007-11-28 | 三菱电机株式会社 | 半导体器件 |
JP2008218458A (ja) * | 2007-02-28 | 2008-09-18 | Mitsubishi Electric Corp | 半導体装置 |
DE102010011258A1 (de) | 2009-04-06 | 2010-10-14 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
JP2010283369A (ja) * | 2010-07-26 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
US9196488B2 (en) | 2013-04-08 | 2015-11-24 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
US9236436B2 (en) | 2009-04-16 | 2016-01-12 | Mitsubishi Electric Corporation | Semiconductor device |
US9349811B2 (en) | 2011-12-26 | 2016-05-24 | Mitsubishi Electric Corporation | Field plate configuration of a semiconductor device |
US10847610B2 (en) | 2018-04-16 | 2020-11-24 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2159044A1 (en) * | 1994-09-26 | 1996-03-27 | Falko-Guenter Falkner | Method of quantitating nucleic acids |
JP3846796B2 (ja) * | 2002-11-28 | 2006-11-15 | 三菱電機株式会社 | 半導体装置 |
JP4094984B2 (ja) * | 2003-04-24 | 2008-06-04 | 三菱電機株式会社 | 半導体装置 |
JP2010157582A (ja) * | 2008-12-26 | 2010-07-15 | Rohm Co Ltd | 半導体装置 |
US8618627B2 (en) | 2010-06-24 | 2013-12-31 | Fairchild Semiconductor Corporation | Shielded level shift transistor |
US20120292740A1 (en) * | 2011-05-19 | 2012-11-22 | Macronix International Co., Ltd. | High voltage resistance semiconductor device and method of manufacturing a high voltage resistance semiconductor device |
CN102842577B (zh) * | 2011-06-20 | 2015-09-09 | 旺宏电子股份有限公司 | 高压电阻半导体装置与制造高压电阻半导体装置的方法 |
CN105789051A (zh) * | 2014-12-24 | 2016-07-20 | 北大方正集团有限公司 | 一种ldmos晶体管及制作方法 |
CN105070756B (zh) * | 2015-08-18 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 超高压ldmos器件结构 |
WO2017212622A1 (ja) | 2016-06-10 | 2017-12-14 | 三菱電機株式会社 | 半導体回路及び半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4379305A (en) * | 1980-05-29 | 1983-04-05 | General Instrument Corp. | Mesh gate V-MOS power FET |
JPS56169368A (en) * | 1980-05-30 | 1981-12-26 | Sharp Corp | High withstand voltage mos field effect semiconductor device |
JPS62173764A (ja) * | 1986-01-27 | 1987-07-30 | Matsushita Electric Works Ltd | 半導体装置 |
JPS6327044A (ja) * | 1986-07-18 | 1988-02-04 | Nec Corp | 半導体装置 |
JP2638969B2 (ja) * | 1988-08-08 | 1997-08-06 | 凸版印刷株式会社 | スピンコート方法 |
JPH0783048B2 (ja) * | 1989-11-22 | 1995-09-06 | 三菱電機株式会社 | 半導体装置における電界集中防止構造およびその形成方法 |
US5204545A (en) * | 1989-11-22 | 1993-04-20 | Mitsubishi Denki Kabushiki Kaisha | Structure for preventing field concentration in semiconductor device and method of forming the same |
US5040045A (en) * | 1990-05-17 | 1991-08-13 | U.S. Philips Corporation | High voltage MOS transistor having shielded crossover path for a high voltage connection bus |
JP2556175B2 (ja) * | 1990-06-12 | 1996-11-20 | 三菱電機株式会社 | 半導体装置における電界集中防止構造 |
-
1992
- 1992-01-16 JP JP4005785A patent/JP2739004B2/ja not_active Expired - Lifetime
- 1992-10-12 DE DE69218753T patent/DE69218753T2/de not_active Expired - Lifetime
- 1992-10-12 EP EP92309266A patent/EP0551712B1/en not_active Expired - Lifetime
-
1994
- 1994-10-26 US US08/329,052 patent/US5455439A/en not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439122B2 (en) | 2003-05-20 | 2008-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having improved RESURF Trench isolation and method of evaluating manufacturing method |
US7294901B2 (en) | 2003-05-20 | 2007-11-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved resurf features including trench isolation structure |
DE102004022376B4 (de) * | 2003-05-20 | 2008-01-24 | Mitsubishi Denki K.K. | Halbleitervorrichtung mit einer RESURF-Struktur, Verfahren zum Herstellen einer solchen Halbleitervorrichtung sowie Verfahren zum Auswerten eines Herstellungsprozesses einer solchen Halbleitervorrichtung |
CN100352058C (zh) * | 2004-02-18 | 2007-11-28 | 三菱电机株式会社 | 半导体器件 |
US7741695B2 (en) | 2004-02-18 | 2010-06-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US7327007B2 (en) | 2004-03-03 | 2008-02-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high breakdown voltage |
DE102004063523B4 (de) * | 2004-03-03 | 2008-05-29 | Mitsubishi Denki K.K. | Halbleitervorrichtung |
JP2005251903A (ja) * | 2004-03-03 | 2005-09-15 | Mitsubishi Electric Corp | 半導体装置 |
JP4667756B2 (ja) * | 2004-03-03 | 2011-04-13 | 三菱電機株式会社 | 半導体装置 |
JP2008218458A (ja) * | 2007-02-28 | 2008-09-18 | Mitsubishi Electric Corp | 半導体装置 |
DE102010011258A1 (de) | 2009-04-06 | 2010-10-14 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
US8994141B2 (en) | 2009-04-06 | 2015-03-31 | Mitsubishi Electric Corporation | Semiconductor device and method for fabricating the same |
US9741788B2 (en) | 2009-04-06 | 2017-08-22 | Mitsubishi Electric Corporation | Semiconductor device and method for fabricating the same |
US9236436B2 (en) | 2009-04-16 | 2016-01-12 | Mitsubishi Electric Corporation | Semiconductor device |
JP2010283369A (ja) * | 2010-07-26 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
US9349811B2 (en) | 2011-12-26 | 2016-05-24 | Mitsubishi Electric Corporation | Field plate configuration of a semiconductor device |
US9196488B2 (en) | 2013-04-08 | 2015-11-24 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
US10847610B2 (en) | 2018-04-16 | 2020-11-24 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
EP0551712A3 (en) | 1993-09-29 |
DE69218753T2 (de) | 1997-08-14 |
DE69218753D1 (de) | 1997-05-07 |
EP0551712A2 (en) | 1993-07-21 |
EP0551712B1 (en) | 1997-04-02 |
US5455439A (en) | 1995-10-03 |
JP2739004B2 (ja) | 1998-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05190693A (ja) | 半導体装置 | |
KR100315128B1 (ko) | 금속교차선이없이레벨쉬프트동작을하는레벨쉬프트회로,모스페트장치및고전압집적회로 | |
US5894156A (en) | Semiconductor device having a high breakdown voltage isolation region | |
US7999333B2 (en) | Semiconductor device | |
EP1530240A2 (en) | Lateral power MOSFET | |
JP2000357796A (ja) | 抵抗型分圧器による高電圧半導体デバイスのエッジ成端 | |
US7652307B2 (en) | Semiconductor device with two overlapping diffusion layers held at floating voltage for improving withstand voltage | |
JP2556175B2 (ja) | 半導体装置における電界集中防止構造 | |
JP2825038B2 (ja) | 半導体装置 | |
JPH10242454A (ja) | 半導体装置 | |
US10847610B2 (en) | Semiconductor device | |
JP3391097B2 (ja) | 画像入力装置 | |
JP3130645B2 (ja) | 高耐圧mosトランジスタ | |
JP3152290B2 (ja) | 容量素子を含む半導体装置の製造方法 | |
JPH05110075A (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPH07115126A (ja) | 半導体集積回路装置 | |
JPS5858747A (ja) | Mos型半導体集積回路 | |
JPH06216232A (ja) | 半導体装置 | |
JP2009016876A (ja) | 半導体要素 | |
JPH065858A (ja) | 絶縁ゲート型半導体装置 | |
JPS6151960A (ja) | 相補型mos半導体装置 | |
JPS61210672A (ja) | 半導体装置 | |
JPH0234970A (ja) | 電界効果型薄膜トランジスタ | |
JPH11233772A (ja) | 半導体装置 | |
JPH03201479A (ja) | 高耐圧半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |