JP6168961B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6168961B2
JP6168961B2 JP2013212639A JP2013212639A JP6168961B2 JP 6168961 B2 JP6168961 B2 JP 6168961B2 JP 2013212639 A JP2013212639 A JP 2013212639A JP 2013212639 A JP2013212639 A JP 2013212639A JP 6168961 B2 JP6168961 B2 JP 6168961B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
insulating film
corner portion
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013212639A
Other languages
English (en)
Other versions
JP2015076544A (ja
JP2015076544A5 (ja
Inventor
龍 上馬場
龍 上馬場
健介 田口
健介 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013212639A priority Critical patent/JP6168961B2/ja
Priority to US14/220,007 priority patent/US9871109B2/en
Priority to DE102014208306.0A priority patent/DE102014208306B4/de
Priority to KR20140057576A priority patent/KR20150042125A/ko
Priority to CN201410225111.2A priority patent/CN104576710B/zh
Publication of JP2015076544A publication Critical patent/JP2015076544A/ja
Publication of JP2015076544A5 publication Critical patent/JP2015076544A5/ja
Application granted granted Critical
Publication of JP6168961B2 publication Critical patent/JP6168961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、終端領域を有する電力変換用の半導体装置に関する。
電力変換用の半導体装置であるパワーデバイスは、家電製品、電気自動車、あるいは鉄道といった分野から、再生可能エネルギーとして注目が非常に高まっている太陽光発電や風力発電といった分野に至るまで幅広く用いられている。このような分野において、パワーデバイスあるいは当該パワーデバイスを搭載したパワーエレクトロニクス機器は、電力エネルギーを電力変換するために用いられているが、小型化や高効率化等、さらなる高性能化が望まれている。
パワーデバイスは、チップの中央に設けられた主に電流を流す素子領域と、当該素子領域の外周部に設けられ耐圧を有する終端領域とから構成されている。終端領域は、パワーデバイスの重要な特性の一つである耐圧特性を決定する領域であるが、通電時において不活性な領域となるため、チップを小型化するうえで可能な限り小さく設計することが望ましい。
上記の要求を満たすために、これまで一般的に用いられていたＧＲ（Guard Ring）構造よりも終端領域を縮小することが可能なＲＥＳＵＲＦ（Reduced Surface Field）構造やＶＬＤ（Variation of Lateral Doping）構造が採用され始めている。
パワーチップに設けられた終端領域は、直線部とコーナー部とから構成されている。直線部とコーナー部とを同じ構造で設計した場合、コーナー部は曲率を有する性質上、直線部よりも電界が集中しやすくなるという問題がある。
上記の問題の対策として、従来、コーナー部における電界の集中を緩和するための様々な構造が提案されている。例えば、コーナー部に形成される耐圧保持領域の幅を直線部の耐圧保持領域の幅よりも大きくする（すなわち、終端領域におけるコーナー部の面積を大きくする）ことによって、コーナー部における電界の集中を緩和する構造が開示されている（例えば、特許文献１参照）。
特開２００９−１６４４８６号公報
特許文献１に開示される構造は、コーナー部の外側（コーナー部の素子領域側とは反対側）に何も設けない場合には適用可能である。しかしながら、例えば、コーナー部の外側に半導体装置の情報が記された識別マークや、半導体プロセス条件を管理する管理パターン等が既に配置されている場合は、コーナー部に形成される耐圧保持領域の幅を大きくした終端領域を適用することができないという問題があった。
本発明は、これらの問題を解決するためになされたものであり、終端領域の面積を大きくすることなく耐圧性能を向上させることが可能な半導体装置を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置は、素子領域を平面視で囲むように設けられた、直線部とコーナー部とを有する終端領域を備える半導体装置であって、終端領域において、第１の導電型の基板の表面から予め定められた深さ方向に形成された第２の導電型の低濃度の不純物領域である耐圧保持領域と、基板上であり、少なくとも耐圧保持領域を覆うように形成された第１の絶縁膜と、第１の絶縁膜上に形成された第１のフィールドプレートと、第１のフィールドプレート全体と、第１の絶縁膜の上面全体とを覆うように形成された第２の絶縁膜と、第２の絶縁膜上に形成された第２のフィールドプレートとを備え、第２のフィールドプレートの直下に形成される第１の絶縁膜の膜厚は、直線部よりもコーナー部の方が厚いことを特徴とする。
本発明によると、終端領域において、第１の導電型の基板の表面から予め定められた深さ方向に形成された第２の導電型の低濃度の不純物領域である耐圧保持領域と、基板上であり、少なくとも耐圧保持領域を覆うように形成された第１の絶縁膜と、第１の絶縁膜上に形成された第１のフィールドプレートと、第１のフィールドプレート全体と、第１の絶縁膜の上面全体とを覆うように形成された第２の絶縁膜と、第２の絶縁膜上に形成された第２のフィールドプレートとを備え、第２のフィールドプレートの直下に形成される第１の絶縁膜の膜厚は、直線部よりもコーナー部の方が厚いことを特徴とするため、終端領域の面積を大きくすることなく耐圧性能を向上させることが可能となる。
本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。 本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態１による半導体装置の終端領域のコーナー部における電界分布の一例を模式的に示す図である。 本発明の実施の形態１による半導体装置の終端領域のコーナー部における電界分布の一例を模式的に示す図である。 本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態４による半導体装置の構成の一例を示す断面図である。 前提技術による半導体装置の構成の一例を示す平面図である。 前提技術による半導体装置の構成の一例を示す断面図である。 前提技術による半導体装置の構成の一例を示す断面図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
なお、以下では、「＋」および「−」の記号は、Ｎ型またはＰ型の不純物濃度が相対的に高濃度（＋）あるいは低濃度（−）であることを示している。
また、Ｎ型を第１の導電型、Ｐ型を第２の導電型として説明する。
また、半導体装置としてＲＥＳＵＲＦ構造を有するＩＧＢＴ（Insulated Gate Bipolar Transistor）を一例として説明する。
＜前提技術＞
まず、本発明の前提となる技術（前提技術）について説明する。
図１１は、前提技術による半導体装置の構成の一例を示す平面図である。
図１１に示すように、半導体装置は、チップの中央部に素子領域２０を設け、素子領域２０の外周部に（素子領域２０を平面視で囲むように）終端領域２１を設けている。
終端領域２１は、直線部であるＸ方向直線部２２およびＹ方向直線部２３を有し、Ｘ方向直線部２２とＹ方向直線部２３とを連結するコーナー部２４を有している。
図１２は、図１１のＤ−Ｄ断面の構成の一例を示す断面図であり、終端領域２１のＹ方向直線部２３の断面の構成を示している。また、図１３は、図１１のＥ−Ｅ断面の構成の一例を示す断面図であり、終端領域２１のコーナー部２４の断面の構成を示している。なお、図１２ではＹ方向直線部２３の断面の構成を示しているが、Ｘ方向直線部２２の断面の構成も同様である。
図１２，１３に示すように、終端領域２１における直線部（Ｘ方向直線部２２、Ｙ方向直線部２３）およびコーナー部２４は、同一の構成を有している。
具体的に、前提技術による終端領域２１では、Ｎ−型基板１の基板表面９から予め定められた深さ方向に、Ｐ型ウェル領域６、Ｐ−型耐圧保持領域７、およびＮ＋型チャネルストッパー領域８が形成されている。
Ｐ型ウェル領域６は、素子領域２０から終端領域２１に渡って形成され、曲率を小さくすることによって電界の集中を緩和している。
Ｐ−型耐圧保持領域７は、Ｐ型ウェル領域６に隣接し、かつ耐圧を保持する低濃度でＲＥＳＵＲＦ条件を満たす不純物深さで形成されている。
Ｎ＋型チャネルストッパー領域８は、終端領域２１の最外周部に形成されている。
また、Ｎ−型基板１の基板表面９上には、第１の絶縁膜１０、第１のフィールドプレート１１、第２の絶縁膜１２、第２のフィールドプレート１３、エミッタ電極３、および保護膜１４が形成されている。
第１の絶縁膜１０は、少なくともＰ−型耐圧保持領域７を覆うように形成されている。
第１のフィールドプレート１１は、第１の絶縁膜１０上に所定の間隔で複数形成されている。
第２の絶縁膜１２は、層間絶縁膜として、第１のフィールドプレート１１および第１の絶縁膜１０を覆うように形成されている。
第２のフィールドプレート１３は、第２の絶縁膜１２上に所定の間隔で複数形成されている。第１のフィールドプレート１１と第２のフィールドプレート１３とは、深さ方向において互いの端部が重なる位置に形成されている。また、第１のフィールドプレート１１および第２のフィールドプレート１３は、Ｐ−型耐圧保持領域７の基板表面９における電位を安定化させる機能を有している。
エミッタ電極３は、第２の絶縁膜１２の一部を覆い、かつ第２のフィールドプレート１３と離間して形成されている。
保護膜１４は、エミッタ電極３の一部、第２の絶縁膜１２、および第２のフィールドプレート１３の表面を覆うように形成されている。
また、Ｎ−型基板１の裏面（基板表面９とは反対側の面）上には、Ｎ＋型バッファ層５、Ｐ＋型コレクタ層４、およびコレクタ電極２がこの順に積層して形成されている。
上記のように、直線部（Ｘ方向直線部２２、Ｙ方向直線部２３）とコーナー部２４とを同じ構造で設計した場合、コーナー部２４は曲率を有する性質上、Ｘ方向直線部２２およびＹ方向直線部２３よりも電界が集中しやすくなるという問題がある。
また、特許文献１では、コーナー部に形成される耐圧保持領域の幅を直線部の耐圧保持領域の幅よりも大きくした構造を有しているが、上述の通り、識別マークや管理パターン等が既に配置されている場合には適用することができないという問題があった。
本発明は、上記の問題を解決するためになされたものであり、以下に詳細に説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。また、図２は、図１のＡ−Ａ断面の構成の一例を示す断面図であり、終端領域の２１のＹ方向直線部２３の断面の構成を示している。また、図３は、図１のＢ−Ｂ断面の構成の一例を示す断面図であり、終端領域２１のコーナー部２４の断面の構成を示している。なお、図２ではＹ方向直線部２３の断面の構成を示しているが、Ｘ方向直線部２２の断面の構成も同様である。
図１〜３に示すように、本実施の形態１による半導体装置は、終端領域２１において形成される第１の絶縁膜１０の膜厚が、Ｘ方向直線部２２およびＹ方向直線部２３よりもコーナー部２４の方が厚いことを特徴としている。その他の構成は、前提技術（図１１〜１３参照）と同様であるため、ここでは説明を省略する。
終端領域２１において、エミッタ電極３を基準としてコレクタ電極２に正電位を印加すると、素子領域２０から終端領域２１に向かって空乏層が伸びて形成される。このとき、予め所望の耐圧が得られるようにＰ−型耐圧保持領域７の不純物濃度を制御して最適化しておくことによって、Ｐ−型耐圧保持領域７は完全に空乏化される。
また、空乏化されたＰ−型耐圧保持領域７内の電界強度分布は均一ではなく、Ｐ型ウェル領域６とＰ−型耐圧保持領域７との接合部や、第１のフィールドプレート１１および第２のフィールドプレート１３の端部（すなわち、深さ方向において互いの端部が重なる部分）の直下において電界が高くなり、アバランシェ降伏が生じる。特に、第２のフィールドプレート１３の直下において電界が高くなる。
上述の通り、コーナー部２４はＸ方向直線部２２およびＹ方向直線部２３よりも電界が集中しやすいため、Ｐ型ウェル領域６およびＰ−型耐圧保持領域７における電界強度分布が高くなる。従って、半導体装置の耐圧は、コーナー部２４における電界強度に依存する（換言すれば、耐圧の絶対値は、コーナー部２４の曲率に依存する）。
図３に示すように、本実施の形態１による半導体装置では、第２のフィールドプレート１３の直下に形成される第１の絶縁膜１０の膜厚が、Ｘ方向直線部２２およびＹ方向直線部２３よりもコーナー部２４の方が厚くなるように形成している。このような構成とすることによって、第２のフィールドプレート１３の直下における電界強度のピーク値を低減することができ、コーナー部２４における電界の集中を緩和することができる。従って、エミッタ電極３を基準としてコレクタ電極２に正電位を印加したときにおける半導体装置の耐圧を向上させることが可能となる。
図４は、終端領域２１のコーナー部２４における電界分布の一例を模式的に示す図であり、エミッタ電極３を基準としてコレクタ電極２に正電位を印加した場合における図３のＣ１−Ｃ２部分の電界分布を示している。また、図５は、図４の一点鎖線で囲まれた部分の拡大図である。
図４，５において、横軸はＣ１−Ｃ２方向の距離を示し、縦軸は電界強度を示している。また、図中の実線は前提技術による半導体装置（図１１〜１３参照）における電界強度を示し、破線は本実施の形態１による半導体装置（図１〜３参照）における電界強度を示している。
図４に示すように、前提技術による半導体装置および本実施の形態１による半導体装置ともに、電界強度のピークが複数存在している。電界強度のピークが存在する箇所は、第２のフィールドプレート１３の端部の位置に対応しており、このことから第２のフィールドプレート１３の直下に電界が集中していることが分かる。
図４，５に示す電界強度のピーク値が、Ｎ−型基板１に用いられる半導体材料が有する絶縁破壊電界（例えば、Ｎ−型基板１に用いられる半導体材料がＳｉの場合は、Ｓｉの絶縁破壊電界）を超えたとき、半導体装置ではアバランシェ降伏が生じる。このとき、半導体装置の耐圧値が決定される。従って、耐圧値を向上させるためには、電界強度のピーク値を下げる必要がある。
図５に示すように、本実施の形態１による半導体装置の電界強度のピーク値ａは、前提技術による半導体装置の電界強度のピーク値ｂよりも小さい。本実施の形態１による半導体装置では、コーナー部２４における第１の絶縁膜１０の膜厚を前提技術よりも厚くしているため（図３，１３参照）、第２のフィールドプレート１３間の電界を上げることができる。その結果、電界強度のピーク値を低減することができる。
以上のことから、本実施の形態１によれば、終端領域２１の面積を大きくすることなくコーナー部２４における電界の集中を緩和させることができ、半導体装置の耐圧性能を向上させることが可能となる。
＜実施の形態２＞
図６は、図１のＢ−Ｂ断面の構成の一例を示す断面図であり、終端領域２１のコーナー部２４の断面の構成を示している。
本発明の実施の形態２では、コーナー部２４においてＮ−型基板１の基板表面９が凹形状に形成された凹部領域１５を備えることを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
図６に示すように、コーナー部２４に凹部領域１５を形成することによって、コーナー部２４の第１の絶縁膜１０の膜厚を、Ｘ方向直線部２２およびＹ方向直線部２３よりも厚くすることができる。また、第１の絶縁膜１０の表面を、コーナー部２４と直線部（Ｘ方向直線部２２、Ｙ方向直線部２３）とで面一にすることができる。
以上のことから、本実施の形態２によれば、実施の形態１による効果に加えて、実施の形態１よりもコーナー部２４と直線部（Ｘ方向直線部２２、Ｙ方向直線部２３）とにおける半導体装置の平坦性を向上させることができる。
＜実施の形態３＞
本発明の実施の形態３では、実施の形態２による凹部領域１５がＬＯＣＯＳ（Local Oxidation of Silicon）法によって形成されることを特徴としている。
図７〜９は、本実施の形態３による半導体装置の製造工程の一例を示す図であり、特に凹部領域１５を形成する工程の一例を示している。
図７に示すように、Ｎ−型基板１の基板表面９上に、Ｐ−型耐圧保持領域７の表面の一部が露出するように窒化膜１６を形成する。すなわち、基板表面９の凹部領域１５を形成すべき部分が露出するように窒化膜１６を形成する。
次に、図８に示すように、熱酸化処理を施すことによって、ＬＯＣＯＳ形状を有する酸化膜１７を形成する。
次に、図９に示すように、窒化膜１６および酸化膜１７を除去することによって凹部領域１５を形成する。
以上のことから、本実施の形態３によれば、実施の形態２による効果に加えて、ＬＯＣＯＳ法によって凹部領域１５を形成しているため、エッチングによって凹部領域１５を形成する場合と比較してエッチングによるダメージがない。従って、安定した耐圧性能を有する半導体装置を得ることができる。
＜実施の形態４＞
図１０は、図６に示す凹部領域１５の周辺部分の拡大図である。
図１０に示すように、本発明の実施の形態４では、凹部領域１５は、基板表面９の非凹部領域（凹部領域１５が形成されていない領域）との境界面が基板表面９に対して９０度以下のテーパー角度１８の傾斜を有するテーパー形状で形成されていることを特徴とする。その他の構成は、実施の形態２，３と同様であるため、ここでは説明を省略する。
以上のことから、本実施の形態４によれば、実施の形態２，３と同様の効果が得られる。
なお、実施の形態１〜４では、半導体装置はＩＧＢＴであるものとして説明したが、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やダイオードであってもよい。
また、Ｎ型を第１の導電型、Ｐ型を第２の導電型として説明したが、Ｎ型を第２の導電型、Ｐ型を第１の導電型としてもよい。
また、Ｎ−型基板１に用いられる半導体材料はＳｉでもよく、他にＳｉＣ、ＧａＮ、ダイアモンド等でもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ Ｎ−型基板、２ コレクタ電極、３ エミッタ電極、４ Ｐ＋型コレクタ層、５ Ｎ＋型バッファ層、６ Ｐ型ウェル領域、７ Ｐ−型耐圧保持領域、８ Ｎ＋型チャネルストッパー領域、９ 基板表面、１０ 第１の絶縁膜、１１ 第１のフィールドプレート、１２ 第２の絶縁膜、１３ 第２のフィールドプレート、１４ 保護膜、１５ 凹部領域、１６ 窒化膜、１７ 酸化膜、１８ テーパー角度、２０ 素子領域、２１ 終端領域、２２ Ｘ方向直線部、２３ Ｙ方向直線部、２４ コーナー部。

Claims (4)

  1. 素子領域を平面視で囲むように設けられた、直線部とコーナー部とを有する終端領域を備える半導体装置であって、
    前記終端領域において、
    第１の導電型の基板の表面から予め定められた深さ方向に形成された第２の導電型の低濃度の不純物領域である耐圧保持領域と、
    前記基板上であり、少なくとも前記耐圧保持領域を覆うように形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成された第１のフィールドプレートと、
    前記第１のフィールドプレート全体と、前記第１の絶縁膜の上面全体とを覆うように形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成された第２のフィールドプレートと、
    を備え、
    前記第２のフィールドプレートの直下に形成される前記第１の絶縁膜の膜厚は、前記直線部よりも前記コーナー部の方が厚いことを特徴とする、半導体装置。
  2. 前記コーナー部において、前記基板の表面が凹形状に形成された凹部領域をさらに備え、
    前記第１の絶縁膜の表面は、前記コーナー部と前記直線部とで面一であることを特徴とする、請求項１に記載の半導体装置。
  3. 前記凹部領域は、ＬＯＣＯＳ（Local Oxidation of Silicon）法によって形成されることを特徴とする、請求項２に記載の半導体装置。
  4. 前記凹部領域は、非凹部領域との境界面が前記基板の表面に対して９０度以下の傾斜を有するテーパー形状で形成されることを特徴とする、請求項２または３に記載の半導体装置。
JP2013212639A 2013-10-10 2013-10-10 半導体装置 Active JP6168961B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013212639A JP6168961B2 (ja) 2013-10-10 2013-10-10 半導体装置
US14/220,007 US9871109B2 (en) 2013-10-10 2014-03-19 Semiconductor device
DE102014208306.0A DE102014208306B4 (de) 2013-10-10 2014-05-02 Halbleitervorrichtung
KR20140057576A KR20150042125A (ko) 2013-10-10 2014-05-14 반도체장치
CN201410225111.2A CN104576710B (zh) 2013-10-10 2014-05-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013212639A JP6168961B2 (ja) 2013-10-10 2013-10-10 半導体装置

Publications (3)

Publication Number Publication Date
JP2015076544A JP2015076544A (ja) 2015-04-20
JP2015076544A5 JP2015076544A5 (ja) 2016-02-25
JP6168961B2 true JP6168961B2 (ja) 2017-07-26

Family

ID=52738202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013212639A Active JP6168961B2 (ja) 2013-10-10 2013-10-10 半導体装置

Country Status (5)

Country Link
US (1) US9871109B2 (ja)
JP (1) JP6168961B2 (ja)
KR (1) KR20150042125A (ja)
CN (1) CN104576710B (ja)
DE (1) DE102014208306B4 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185440B2 (ja) * 2014-09-16 2017-08-23 株式会社東芝 半導体装置
DE102016120301A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Leistungshalbleitervorrichtungs-Abschlussstruktur
CN106783970B (zh) * 2016-11-22 2020-05-08 中国电子科技集团公司第五十五研究所 一种射频vdmos晶体管的场板结构及其制备方法
CN107068567B (zh) * 2016-11-22 2020-01-24 中国电子科技集团公司第五十五研究所 一种射频vdmos晶体管的金属栅与场板结构及其制备方法
JP6828472B2 (ja) * 2017-02-01 2021-02-10 富士電機株式会社 半導体装置
JP6438175B1 (ja) * 2017-08-31 2018-12-12 新電元工業株式会社 半導体装置
JP2019054170A (ja) 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP7024277B2 (ja) 2017-09-20 2022-02-24 株式会社デンソー 半導体装置
CN109713032B (zh) * 2018-12-28 2020-12-18 电子科技大学 一种抗辐射半导体器件终端结构
CN110164955A (zh) * 2019-05-28 2019-08-23 深圳市桦沣实业有限公司 一种横向变掺杂终端结构
KR102633398B1 (ko) * 2021-05-27 2024-02-06 에스케이키파운드리 주식회사 반도체 소자를 위한 딥 트렌치 마스크 레이아웃 설계 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523816B (en) * 2000-06-16 2003-03-11 Gen Semiconductor Inc Semiconductor trench device with enhanced gate oxide integrity structure
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP2009099863A (ja) * 2007-10-18 2009-05-07 Toshiba Corp 半導体装置、及び半導体装置の製造方法
JP2009164486A (ja) 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
JP5391447B2 (ja) * 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5409247B2 (ja) 2009-10-13 2014-02-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2011100877A (ja) * 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
JP5489791B2 (ja) * 2010-03-10 2014-05-14 三菱電機株式会社 電力用半導体装置の製造方法
JP5517688B2 (ja) * 2010-03-24 2014-06-11 三菱電機株式会社 半導体装置
JP2011204935A (ja) * 2010-03-26 2011-10-13 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2012244071A (ja) 2011-05-23 2012-12-10 Semiconductor Components Industries Llc 絶縁ゲート型半導体装置
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
JP5640969B2 (ja) * 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
JP5637154B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
JP5863574B2 (ja) * 2012-06-20 2016-02-16 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
KR20150042125A (ko) 2015-04-20
US20150102452A1 (en) 2015-04-16
JP2015076544A (ja) 2015-04-20
DE102014208306A1 (de) 2015-04-16
US9871109B2 (en) 2018-01-16
CN104576710A (zh) 2015-04-29
CN104576710B (zh) 2017-12-19
DE102014208306B4 (de) 2021-06-17

Similar Documents

Publication Publication Date Title
JP6168961B2 (ja) 半導体装置
JP5396756B2 (ja) 半導体装置
JP5449094B2 (ja) 半導体装置
JP5188037B2 (ja) 半導体装置
JP5406171B2 (ja) ＳｉＣ半導体装置
JP5376365B2 (ja) 半導体装置
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
US9196488B2 (en) Semiconductor device and manufacturing method thereof
US9455326B2 (en) Wide bandgap semiconductor device
JP2008294214A (ja) 半導体装置
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
JP6146097B2 (ja) 半導体装置
JP5735611B2 (ja) ＳｉＣ半導体装置
JP4631268B2 (ja) 半導体装置
JP3875245B2 (ja) 半導体装置
WO2015040675A1 (ja) 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP6259931B2 (ja) 半導体装置および電力変換装置
JP5520024B2 (ja) 半導体装置、及びその製造方法
JP2011071160A (ja) 半導体装置
JP6804379B2 (ja) 半導体装置
JP6271078B2 (ja) 半導体装置および電力変換装置
JP2018133493A (ja) 半導体装置
JP2011082411A (ja) 半導体素子の製造方法
TWI566406B (zh) 高壓元件及其製造方法
JP2019504485A (ja) 超格子構造を有する半導体トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170627

R150 Certificate of patent or registration of utility model

Ref document number: 6168961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250