JP6259931B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP6259931B2
JP6259931B2 JP2016561113A JP2016561113A JP6259931B2 JP 6259931 B2 JP6259931 B2 JP 6259931B2 JP 2016561113 A JP2016561113 A JP 2016561113A JP 2016561113 A JP2016561113 A JP 2016561113A JP 6259931 B2 JP6259931 B2 JP 6259931B2
Authority
JP
Japan
Prior art keywords
region
base
electric field
base region
field relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016561113A
Other languages
English (en)
Other versions
JPWO2016084131A1 (ja
Inventor
慶亮 小林
慶亮 小林
望月　和浩
和浩 望月
久本　大
大 久本
直樹 手賀
直樹 手賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2016084131A1 publication Critical patent/JPWO2016084131A1/ja
Application granted granted Critical
Publication of JP6259931B2 publication Critical patent/JP6259931B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体装置とそれを用いた電力変換装置、およびその応用に関するものである。
炭化珪素（ＳｉＣ）は、シリコンと比べてバンドギャップが大きく、絶縁破壊電界も１桁程度大きいという特徴がある。このため、次世代のパワーデバイスとして有望視され、ダイオードやトランジスタなど様々なデバイスの研究がなされている。特にＳｉＣ−ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）は、高耐圧、低損失、高速スイッチングが理論的に可能な素子であり、現在、主流となっているＳｉ−ＩＧＢＴ（Insulated Gate Bipolar Transistor）を置き換えることで電力損失を大幅に低減できると期待され、ＳｉＣ−ＭＯＳＦＥＴの研究開発が盛んに行われている。
ＳｉＣはＳｉに比べてバンドギャップが広く、高い絶縁破壊強度を有するが、その分ＳｉＣ−ＭＯＳＦＥＴやＳｉＣ-ＩＧＢＴではゲート絶縁膜にかかる電界が問題となる。このため、ゲート絶縁膜に掛かる電界に偏りが無い様、対称性の良い構造にする事が求められる。SiC-DMOSFET（Double-Diffused MOSTET）では、電流密度向上を目的に、チャネル幅(W)を長くすることが求められる。チャネル幅(W)を長く出来、対称性の良い構造として、p型ベース領域を矩形、六角形にして並べる構造が良く知られている。以下では、矩形のp型ベース領域を正方格子状に並べて配置した構造をＢＯＸ構造と称す。
図１５はＢＯＸ構造における従来の一般的なＳｉＣ−ＤＭＯＳＦＥＴのセルのパターン配置を示す上面図である。ｐ型ベース領域１０、ソース領域２０、ベースコンタクト領域１１の位置関係を示している。ここで（単位）セルとは、少なくともベース領域１０とソース領域２０を備える単位をいうものとする。これらのセルは、設計上は同一形状を有し、等間隔かつ規則的に配列されている。ただし、プロセス上の制約により、形状に微差を生じる場合はある。
図１６は図１５のＡ−Ａ’における断面図である。図１６において、１は基板，２はドリフト層，１０はベース領域，１１はベースコンタクト領域，２０はソース領域，２１はドレイン領域，３２はゲート絶縁膜，３３は層間膜，４０はゲート材料膜，４１はソースベースコンタクト共通電極，４２はドレインコンタクト電極，５１はソースベース共通コンタクト、５２はドレインコンタクトである。
図１６に示すようなＳｉＣ−ＤＭＯＳＦＥＴは、ｎ＋型の炭化珪素基板１上に、ｎ−型ドリフト層２とｐ型ベース領域１０をエピタキシャル成長やイオン注入によって形成し、ｎ＋型のソース領域２０とｐ＋型のベースコンタクト領域１１とｎ＋型のドレイン領域２１をイオン注入によって形成する。この様な炭化珪素基板１に対し、熱酸化法や堆積酸化膜を利用してゲート絶縁膜３２を形成し、ゲート絶縁膜３２を介してゲート電極を形成する。更に、ｎ＋型のソース領域２０とｐ＋型のベースコンタクト領域１１に接するように、ソースベース共通コンタクト電極４１と、ドレインコンタクト電極４２と、層間膜３３、表面保護膜を形成する事で、ＳｉＣ−ＤＭＯＳＦＥＴが完成する。
図１７は従来の縦型炭化珪素半導体装置の平面図であり、電界集中の位置を点線の円で示している。ＤＭＯＳＦＥＴがオフの時、即ちゲート電極にオン電圧以下の電圧が印加されており、ドレインコンタクト電極に電圧が印加されている場合、図１７に示すように、ＢＯＸ構造においては、セルに囲まれたJFET（接合型電界効果トランジスタ）領域の中心に電界が集中し、ゲート絶縁膜に掛かる電界強度が高くなる事が知られている。このゲート絶縁膜に掛かる電界を緩和することを目的に、特許文献１や特許文献２に示すような電界集中領域にｐ型やｐ+型の電界緩和領域を追加する技術がある。
特開２００９−０９４３１４ 特開２０１３−２４７２５２
ＳｉＣ結晶を電子デバイス用途で用いるためには、異なるポリタイプの混在がないＳｉＣ単結晶のエピタキシャル成長技術が重要となる。品質の良いエピタキシャル成長技術としてステップフロー成長法がよく用いられている。ステップフロー成長とは、例えば{0001}面から数度(例えば4度、8度)のオフセット角(以下、オフ角と称す)を導入した面に対して、エピタキシャル成長を行う方法である。例えば図１６の構成では、基板１表面にオフ角を導入し、その上にエピタキシャル成長を行う。
図１８はステップフロー成長を用いたエピタキシャルウェハの表面形状を示す断面図である。図１８Ａ、１８Ｂに示すようにこのステップフロー成長を用いたエピタキシャルウェハには原理的にオフ角が存在しており、{0001}面はウェハ表面１８００に対してオフ角の分だけ傾いた左右非対称な結晶となっている。ウェハ表面（主面）１８００は幾何学的には、基板表面の最も低い点あるいは高い点を結んだ平面と考えることができる。なお、図１８は原理図のため、実際の製品では面や角が、厳密な平面や角を構成していない場合もある。実質的には、図１８に示すウェハ表面の微細な凹凸を平均化あるいは無視した面と考えることができる。便宜的には、ウェハを図１６に示すような板（円板）として把握した場合、その表面と考えればよい。
本明細書では、ウェハ表面において、相対的に広い面積を有する面（図１８では{0001}面）を階段の踏み面に見立てて、階段の上段側をアップステップ側、下段側をダウンステップ側と呼ぶ。すなわち、相対的に広い面積を有する面が向いている方向がアップステップ側になる。更に、アップステップ側からダウンステップ側に向かう方向をオフ方向と定義する。
図１９は，発明者らが行った２次元モンテカルロシミュレーションによる，アルミニウムイオン（Ａｌ＋）の４Ｈ−ＳｉＣ基板上のエピタキシャル層への注入の計算機実験の結果である。図示されているように、アルミニウムイオンは、ウェハ表面に垂直に入射することとした。オフ角に起因する結晶の非対称を考慮して、イオン注入プロファイルの計算をおこなうと、イオン注入が深くなるにつれて、アップステップ側よりもダウンステップ側のプロファイルの方が結晶内に広がる事が判った。これは、エピタキシャル層の表面がオフ角をもつため，注入時にＡｌ＋イオンが受ける散乱の影響が[１１−２０]方向と[−１−１２０]方向とで異なるためである。このＡｌの分布の拡がりの違いのために，[１１−２０]方向の方が[−１−１２０]方向よりもマスクエッジの下方でのＡｌの濃度分布の曲率が大きくなり、注入後のＡｌの拡散範囲が広い。これは、ゲート酸化膜にかかる電界の電界緩和効果がセルのアップステップ側よりもダウンステップ側の方が大きい事をしめす。
図２０は，上記検討を踏まえて検討した縦型炭化珪素半導体装置の電界集中位置を示す平面図である。ゲート酸化膜にかかる電界が強くなる点は、例えば図２０に示すＢＯＸ構造においては、セルに囲まれたJFET領域の中心からダウンステップ方向へシフトする。ゲート酸化膜にかかる電界が強くなる点がダウンステップ方向へシフトする事により、従来構造ではゲート絶縁膜における耐圧の低下や、設計との相違が生じる。
本発明は、上記課題を鑑みてなされたものであり、本発明の目的は耐圧特性に配慮した半導体装置、特にＳｉＣ−ＤＭＯＳＦＥＴ及びＳｉＣ−ＩＧＢＴを提供する事である。
本願は上記課題を解決する手段を複数含んでいるが、その例を以下に挙げる。
本発明の一つの観点は、第１導電型の半導体基板と、半導体基板上に形成された第１導電型のドリフト領域と、ドリフト領域の表層に間隔を開けて周期的に形成された複数の単位セルを備える半導体装置である。この半導体装置の単位セルの其々は、第２導電型のベース領域と、ベース領域において当該ベース領域に囲まれるように形成される第１導電型のソース領域と、ベース領域に接して形成されるベース領域よりも高不純物濃度の第２導電型のベースコンタクト領域と、を有する。そして、単位セルのベース領域から、他の単位セルのベース領域と接続しない範囲で伸展する第２導電型の電界緩和領域を有している。このような構成により、電界緩和領域の占める面積を小さく出来、チャネル領域に与える影響を少なく出来る。また、ソース領域、及びベースコンタクト領域上に、それぞれの領域の少なくとも一部に被る様に形成された第一の外部接続電極と、ソース領域、ベース領域、ドリフト領域、及び電界緩和領域上に、それぞれの領域の少なくとも一部に被る様に形成されたゲート絶縁膜と、を備えることが望ましい。
なお、単位セルの形状は便宜的にベース領域の形状で定義することができ、ドリフト領域の表層直上から見た形状で、矩形、正方形、あるいは六角形のように表現することができる。
好ましい構成としては、相互に最も近接した単位セルの組でセルのグループを定義した場合、当該単位セルのグループの幾何学的重心位置よりオフ方向側にシフトした点をカバーするように、第２導電型の電界緩和領域が伸展している。必要な部分に電界緩和領域を形成することにより、さらにチャネル領域に与える影響を少なく出来る。相互に最も近接した単位セルの組とは、例えば単位セルが正方形で正方格子状の配列の場合には、互いに辺を接する４つの単位セルで構成される。また、単位セルが六角形で六角格子状の配列の場合には、互いに辺を接する３つの単位セルで構成される。
また、好ましい態様としては、単位セルの角部のうち、オフ方向側を向いていない角部の少なくとも一つから、シフトした位置に向けて、第２導電型の電界緩和領域を伸展すれば、さらに電界緩和領域を縮小できるので、チャネル領域に与える影響をさらに少なく出来る。
本発明の半導体装置の他の側面は、第１導電型の半導体基板と、半導体基板上に形成された第１導電型のドリフト領域と、ドリフト領域の表層に間隔を開けて周期的に形成された複数の単位セルを備える。単位セルの其々は、第２導電型のベース領域と、ベース領域において当該ベース領域に囲まれるように形成される第１導電型のソース領域と、ベース領域に接して形成される前記ベース領域よりも高不純物濃度の第２導電型のベースコンタクト領域と、を有する。そして、単位セルのベース領域から伸展する第２導電型の電界緩和領域と、ソース領域、及びベースコンタクト領域上に、それぞれの領域と少なくとも一部に被る様に形成された第一の外部接続電極と、ソース領域、ベース領域、ドリフト領域、及び電界緩和領域上に、それぞれの領域と少なくとも一部に被る様に形成されたゲート絶縁膜とを備える。ここで、相互に最も近接した単位セルの組でセルのグループを定義した場合、当該単位セルのグループの幾何学的重心位置よりオフ方向側にシフトした点に向けて、第２導電型の電界緩和領域が伸展している。このように、必要な部分に電界緩和領域を形成することにより、さらにチャネル領域に与える影響を少なく出来る。
また、単位セルのベース領域から、他の単位セルのベース領域と接続しない範囲で第２導電型の電界緩和領域を伸展させる構成をとることもできる。これにより、さらに電界緩和領域面積を縮小し、さらにチャネル領域に与える影響を少なく出来る。
また、単位セルのベース領域から、他の単位セルのベース領域と接続するように第２導電型の電界緩和領域を伸展させる構成をとることもできる。このようにすると、ベース領域の電位が固定されやすく、高信頼なデバイスが実現できる。
以上の半導体装置において、プロセス的には第２導電型の電界緩和領域の不純物濃度が、ベース領域またはベースコンタクト領域と、共通マスクを用いて形成できる範囲であると製造効率がよく、好ましい態様である。
また、本発明の他の側面は、上記の半導体装置をスイッチング素子として用いた電力変換装置である。上記の半導体装置を素子としてインバータやコンバータを構成することにより、電力変換装置の高性能化を図ることができる。さらに本発明の他の側面として、当該電力変換装置用いた３相モータシステムは、上記スイッチング素子により高性能化を図ることができる。さらに本発明の他の側面は、上記モータシステムを搭載した自動車や鉄道車両等の運搬装置である。
本発明の半導体装置によれば、ゲート絶縁膜における耐圧に優れる半導体装置を提供することができる。
上記した以外の課題、構成、及び効果は、以下の実施形態の説明により明らかにされる。
実施の形態１における炭化珪素半導体装置の平面図である。 実施の形態１における炭化珪素半導体装置の平面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態１における炭化珪素半導体装置の断面図である。 実施の形態２における炭化珪素半導体装置の平面図である。 実施の形態２における炭化珪素半導体装置の断面図である。 実施の形態２における炭化珪素半導体装置の断面図である。 実施の形態３における炭化珪素半導体装置の平面図である。 実施の形態３における炭化珪素半導体装置の断面図である。 実施の形態３における炭化珪素半導体装置の断面図である。 実施の形態３および４における炭化珪素半導体装置の断面図である。 実施の形態４における炭化珪素半導体装置の平面図である。 実施の形態５における炭化珪素半導体装置の平面図である。 本発明の実施例の電力変換装置（インバータ）の回路図である。 本発明の実施例の電力変換装置（インバータ）の回路図である。 本発明の実施例の電気自動車の構成図である。 本発明の実施例の昇圧コンバータの回路図である。 本発明の実施例の鉄道車両の構成図である。 従来の縦型炭化珪素半導体装置の平面図である。 従来の縦型炭化珪素半導体装置の断面図である。 従来の縦型炭化珪素半導体装置の平面図である。 ステップフロー成長を用いた４Ｈ−ＳｉＣエピタキシャルウェハ表面形状を示す模式断面図である。 ステップフロー成長を用いた４Ｈ−ＳｉＣエピタキシャルウェハ表面形状を示す模式断面図である。 アルミニウムイオンの４Ｈ−ＳｉＣ基板上のエピタキシャル層への注入の計算機実験の結果を示す断面図である。 本発明で検討した縦型炭化珪素半導体装置の電界集中位置を示す平面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略することがある。特に異なる実施の形態間で機能が対応するものについては、形状、不純物濃度や結晶性等で違いがあっても同じ符号を付すこととする。また、図は説明の単純化のために、主要部位の構成のみを示しており、図の縮尺や寸法は実際のものと合わせていない。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
実施の形態３から実施の形態５の半導体装置を示す平面図において、最外周のセルよりも外側のセルと接続する電界緩和領域は記載を省略した。実施の形態１から実施の形態５では、いわゆるＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を備えた炭化珪素半導体装置について説明する。各平面図は簡単のためにイオン注入領域のみ示しているが、実際のデバイス構造では、ソースコンタクト、ドレインコンタクト、ゲート絶縁膜、ゲート電極、ソースベースコンタクト共通電極、ドレインコンタクト電極、表面保護膜等はいうまでも無く存在する。下記では、注入イオンの導電型をn-型,n型,n+型,p-型,p型,p+型と称すが、n-型,n型,n+型としたい領域へ注入する不純物は、例えば窒素（Ｎ）イオンまたはリン（Ｐ）を、p-型,p型,p+型としたい領域へ注入する不純物は、例えばボロン（Ｂ）またはアルミニウム（Ａｌ）イオンを用いる。
実施の形態１
［半導体装置］
図１Ａは、本実施の形態に係わる炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴのセル構造を示したイオン注入領域の平面（上面）図である。
図２Ｋは、図１のＡ―Ａ’Ｂ―Ｂ’断面図である。
図１Ａ、図２Ｋにおいて、炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴは、以下の特徴を有する。
ｎ型の炭化珪素半導体基板１と、半導体基板１の主面上に形成されたｎ型のドリフト領域２とを有する。ドリフト領域２の表層には間隔を開けて形成された、例えば正方格子状に配列された複数のｐ型のベース領域１０を有する。ここで、ｐ型のベース領域１０は例えば正方形の形状である。ｐ型のベース領域１０の配列と形状は、矩形格子、矩形形状でもよい。なお、ｐ型のベース領域１０を構成する辺は、オフ方向と略並行または略垂直である。
ベース領域１０において表層にそのベース領域１０に囲まれるように形成されるｎ+型のソース領域２０と、ベース領域１０において表層にそのベース領域１０に囲まれるように、且つソース領域２０以外の領域に形成されるベース領域１０よりも高不純物濃度のｐ+型のベースコンタクト領域１１を有する。ｐ+型のベースコンタクト領域１１とは、ベース領域１０に電気的な接続を取るための領域である。
本実施の形態では、ｐ+型のベースコンタクト領域１１は、ソース領域２０に囲まれるように形成したが、ｐ+型のベースコンタクト領域１１は、ベース領域１０にさえ囲まれていれば良いため、必ずしもソース領域２０に囲まれるように形成する必要は無い。なお、ｐ+型のベースコンタクト領域１１をソース領域２０に囲まれるように形成した場合には、ベース領域１０のコンタクトを取るために、ベース領域１０とｐ+型のベースコンタクト領域１１が接するように形成する必要がある。以上は、以降の他の実施の形態でも同様である。
図１Ａ、図２Ｋの構成では、ソース領域２０とベースコンタクト領域１１が形成され正方格子状に配列されたベース領域１０の単位セルにおいて、ベース領域１０の例えば一つの角部から、その角部と第２近接となる他のセル角部方向に他のベース領域１０と接続しない範囲で伸展するｐ型の電界緩和領域６０を有する。このような構成により、電界緩和領域の占める面積を小さく出来、チャネル領域に与える影響を少なく出来る。
ここで、あるセルの第１近接のセルとは、あるセルから最も近いセルであり、図１Ａの例ではある四角形のセルに対して、辺同士が対向して接する他のセルである。セル同士の距離は、例えば、セルの幾何学的重心同士の距離とすることができる。また、第２近接のセルとは２番目に近いセルであり、図１Ａの例ではある四角形のセルに対して、角同士が対向して接する他のセルである。
図１Ａの実施例では、ｐ型の電界緩和領域６０を、四角形の単位セルにおける４つの角から第２近接となる他のセル角部方向に他のセルと接続しない範囲で伸展させた４箇所の電界緩和領域６０を配置しても良いが、この方法では、ＭＯＳのオン動作時に、単位セルにおける４箇所の角部付近が空乏化し、チャネル幅（Ｗ）が減少する。チャネル幅（Ｗ）の減少はオン抵抗の増大に繋がるので、Ｗの減少を極力抑えるためには、セルの１つの角にｐ型の電界緩和領域６０を設けるのが良い。
また、上述の図２０で示したようにゲート絶縁膜に掛かる電界が強くなる点は、ベース領域１０の単位セルと、該セルに対しオフ方向に垂直な方向に隣接するセルの中心線（隣接するセルと等距離にある点を結んだ線）上に存在し、且つ、ｐ型の電界緩和領域と接するベース領域角部とそれの第２近接となるベース領域角部をそれぞれ線で結んだ交点よりも、ダウンステップ側に存在する。このため、図１Ａに示すようにセルのアップステップ側にｐ型の電界緩和領域を設ける方が、セルのダウンステップ側にｐ型の電界緩和領域を設けるよりも、電界緩和領域の占める面積を小さく出来、チャネル領域に与える影響を少なく出来る。故に、図１Ａに示したように、セルのアップステップ側にｐ型の電界緩和領域を設けるのが良い。
また、上記のように電界が強くなる点がダウンステップ側にシフトしているため、相互に最も近接した単位セルの組（例えば図１Ａでは近接する４つのセル）でセルのグループを定義した場合、単位セルのグループの幾何学的重心位置よりオフ方向側にシフトした点に向けて、前記第２導電型の電界緩和領域を伸展するのが望ましい。具体的には、例えば図１Ａで、電界緩和領域の中心線は、単位セルの対向する角を結んだ線（例えばＡ―Ａ’線）とシフトして設計するのが望ましい。以上は、以降の実施の態様でも同様である。
また、ｐ型の電界緩和領域６０のドリフト領域に囲まれる領域の形状は、一つの角で構成すると電界緩和領域端部に電界集中を生じて耐圧が問題となるため、２つ以上の角で構成するのが良い。例えば、図１Ａに示したように、平面形状では電界緩和領域端部の輪郭は２つの角で構成されているが、多角形または曲面形状としてもよい。また、電界緩和領域のセル側の形状も、角部をもって接続するのではなく、曲面形状としてもよい。角部を有する場合は、鋭角よりも鈍角が望ましい。以上のように、電界緩和領域の輪郭はなるべく滑らかな形状とすることが好ましい。以上は、以降の他の実施の形態でも同様である。
また、ｐ型の電界緩和領域の長さが長すぎると、チャネル領域への影響が増加し、オン抵抗が増加してしまう。ｐ型の電界緩和領域の長さが短すぎると、目的であるゲート絶縁膜に掛かる電界の緩和が不十分となり、ゲート絶縁膜が破壊する。このため、ｐ型の電界緩和領域の長さは以下の様な適切な範囲で設計する必要がある。ｐ型の電界緩和領域の長さは、以下の不等式（１）を満足するよう設計する。
ＬＪ２−ＬＪ１＜ＬＥ＜ＬＪ２ …（１）
ＬＥ：基点となるベース領域の角部から電界緩和領域端部までの長さ
ＬＪ１：基点となるベース領域の角部と第１近接となる他のセル角部の間の距離
ＬＪ２：基点となるベース領域の角部と第２近接となる他のセル角部の間の距離
図１Ｂに示すように、ＬＥがＬＪ２−ＬＪ１よりも長ければ、電界緩和領域と隣接するベース領域角部間の距離がセル間の距離よりも短くなるため、効果的にゲート絶縁膜に掛かる電界を緩和することが出来る。なお、図１Ｂでは、便宜的にＬＪ１、ＬＪ２は電界緩和領域の基点となる角部以外で示しているが、セルが周期的に配列されていることを前提とすれば、この部分で測定した距離でも同じ値となる（図３でも同様）。
また、ｐ型の電界緩和領域６０はマスク数削減によるプロセスコスト低減のため、ベース領域１０、またはベースコンタクト領域１１形成時に同時に形成しても良い。このため、ｐ型の電界緩和領域６０の不純物濃度は、ベース領域１０、またはベースコンタクト領域１１の濃度と同様にすることにより、プロセス的に同時に作成できる。具体的には、５×１０１８〜１×１０２１ｃｍ−３を満たす範囲とするとベース領域やベースコンタクト領域と、共通マスクを用いてプロセスの共通化が図れる。以上は、以降の他の実施の形態でも同様である。
さらに、図２Ｋを詳細に説明すると、ソース領域２０、及びベースコンタクト領域１１上にそれぞれの領域と少なくとも一部に被る様に形成された第一の外部接続電極と、ソース領域２０の一部、及びベース領域１０、及びドリフト領域２、及び電界緩和領域６０上に被る様に形成されたゲート絶縁膜３２と、ソース領域２０とベース領域１０に接するソースベースコンタクト５１と、ウェハの裏面にn型のドレイン領域２１と、ドレイン領域２１に接するドレインコンタクト５２と、チャネル領域上部のゲート絶縁膜３２に接するゲート電極４０と、ソースベースコンタクト５１と接するソースベースコンタクト共通電極４１と、ドレインコンタクト５２と接するドレインコンタクト電極４２と、表面保護膜を有する。更に、裏面にp型の領域を追加し、ＳｉＣ-ＩＧＢＴとしても良い。以上は、以降の他の実施の形態でも同様である。
［半導体装置の製造方法］
次に上記ＳｉＣ−ＭＯＳＦＥＴの製造方法について説明する。
図２Ａから図２Ｋは、図１のＡ-Ａ’とＢ-Ｂ’における本実施の形態１の炭化珪素半導体装置を製造する際の各工程における断面図である。なお、前記断面図は、煩雑さを避けるため、当該工程における主要部位の構成のみを示すもので、正確な断面図には相当しない。
[図２Ａ] 上記記載の半導体装置は図２Ａに示すようなエピタキシャルウェハを用いて作製される。本実施の形態の炭化珪素基板１には、例えば、８°、４°、２°、０．５°などのオフセットを持つ不純物濃度が例えば、１×１０１８〜１×１０２１ｃｍ−３であるｎ＋型４Ｈ−ＳｉＣウェハを用い、その上に不純物濃度が例えば、１×１０１４〜１×１０１８ｃｍ−３の炭化珪素エピタキシャル層２を積層した。このエピタキシャル層２の表面は、図１８Ａ、Ｂに示したように幾何学的な異方性を有している。
[図２Ｂ] 次に、ｐ型ベース領域１０にイオン注入するためにマスク３０Ｂをして、図２Ｂに示すように、炭化珪素エピタキシャル層２の表層部に、Ａｌイオンを注入し、ｐ型ベース領域１０を形成した。なお、不純物の注入深さは、例えば、１μｍ程度である。また、不純物濃度は、例えば、５×１０１６〜１×１０１９ｃｍ−３の範囲である。また、ｐ型ベース領域１０に注入するイオンはＢイオンでも良い。また、炭化珪素エピタキシャル層２の上にｐ型の炭化珪素エピタキシャル層をさらに成膜してｐ型ベース領域１０としてもよい。この場合も、ｐ型ベース領域１０表面は、図１８Ａ、Ｂに示したように幾何学的な異方性を有している。その後、上記マスク３０Ｂを除去した。
[図２Ｃ] 次に、ソース領域２０にイオン注入するためにマスク３０Ｃをして、図２Ｃに示すように、炭化珪素エピタキシャル層２の表層部にマスク３０Ｃを介してＮイオンを注入し、ソース領域２０を形成した。なお、不純物の注入深さは、例えば、０．１〜０．５μｍの範囲である。また、不純物濃度は、例えば、１×１０１８〜１×１０２１ｃｍ−３の範囲である。また、ソース領域２０に注入するイオンはＰイオンでも良い。その後、上記マスク３０Ｃを除去した。
[図２Ｄ] 次に、ベースコンタクト領域１１にイオン注入するためにマスク３０Ｄをして、図２Ｄに示すように、炭化珪素エピタキシャル層２の表層部にマスク３０Ｄを介してＡｌイオンを注入し、ベースコンタクト領域１１を形成した。なお、不純物の注入深さは、例えば、０．１〜０．５μｍの範囲である。また、不純物濃度は、例えば、１×１０１８〜１×１０２１ｃｍ−３程度に設定する。また、ベースコンタクト領域１１に注入するイオンはＢイオンでも良い。その後、上記マスク３０Ｄを除去した。
[図２Ｅ] 次に、電界緩和領域６０にイオン注入するためにマスク３０Ｅをして、図２Ｅに示すように、炭化珪素エピタキシャル層２の表層部にマスク３０Ｅを介してＡｌイオンを注入し、電界緩和領域６０を形成した。その後、上記マスク３０Ｅを除去した。
なお、不純物の注入深さは、例えば、０．１〜１μｍ程度である。また、不純物濃度は、例えば、５×１０１６〜１×１０21ｃｍ−３の範囲である。このため、本実施の形態では、電界緩和領域６０形成のためのマスク３０Ｅを用いたが、Ａｌイオンの注入濃度が上記５×１０１６〜１×１０21ｃｍ−３の範囲であれば、例えばｐ型ベース領域１０やベースコンタクト領域１１にＡｌイオンを注入する際に電界緩和領域６０を同時に形成しても良い。また、電界緩和領域６０に注入するイオンはＢイオンでも良い。
[図２Ｆ] 次に、図２Ｆに示すように、炭化珪素基板１の裏面に、Ｎイオンを注入し、ドレイン領域２１を形成した。不純物濃度は、例えば、１×１０１６〜１×１０１９ｃｍ−３の範囲である。また、ドレイン領域２１に注入するイオンはＰイオンでも良い。
続いて、炭化珪素基板１および炭化珪素エピタキシャル層２の周囲に不純物活性化アニールのキャップ材の炭素膜を堆積させ、不純物活性化アニールを、例えば１６００〜１８００℃の温度で不純物活性化アニールを行った。その後、キャップ材の炭素層を酸素プラズマアッシングにより除去し、さらに清浄な表面を得る為に、熱酸化膜を形成し、希釈フッ酸溶液を用いて除去した。
[図２Ｇ] 次に、図２Ｇに示すように、半導体基板上にゲート絶縁膜３２を形成する。本実施の形態では厚さ１０〜１００ｎｍ程度の堆積酸化膜を形成した。
[図２Ｈ] 続いて、図２Ｈに示すように、厚さ１００〜３００ｎｍ程度のｎ型多結晶シリコン膜からなるゲート材料膜４０を堆積した。
[図２Ｉ] 続いて、図２Ｉに示すように、ゲート材料膜４０を覆うように層間膜３３を形成した。
[図２Ｊ] 続いて、図２Ｊに示すように、ｎ＋型のソース領域２０とｐ＋型ベースコンタクト領域１１とコンタクトを取る為に、レジストをマスクに層間膜３３をエッチングし、コンタクトホールを形成し、シリサイド用メタルを堆積させ、例えば、７００℃〜１０００℃のアニール処理によりシリサイド化を行い、ソースベース共通コンタクト５１を形成した。その後、ゲート電極とコンタクトを取る為に、層間膜３３をエッチングし、ゲートコンタクトホールを形成した。
[図２Ｋ] 続いて、図２Ｋにしめすようなソースベースコンタクト共通電極４１を形成した。併せて、裏面のドレイン領域２１上もシリサイド化して、ドレインコンタクト５２を形成し、更にドレインコンタクト電極４２を形成した。シリサイドメタルやソースベースコンタクト共通電極４１とドレインコンタクト電極４２には例えばＮｉ，Ａｌ等の金属材料を用いる。その後、デバイス保護の為に絶縁体からなる表面全体を覆う表面保護膜を形成する工程、電極への配線を行う工程を経て、半導体装置が完成する。
本実施例の炭化珪素半導体装置によれば、ゲート酸化膜にかかる電界が強くなる、セルに囲まれたJFET領域の中心からダウンステップ方向へずれた点を電界緩和領域で保護するため、従来構造で生じたゲート絶縁膜における耐圧の低下や、設計との相違が解消される。
実施の形態２
［半導体装置］
図３は、本実施の形態に係わる炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴのセル構造を示したイオン注入領域の平面図である。
図４Ｂは同じく断面図である。
図３、図４Ｂにおいて、炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴは、以下の特徴を有する。
ｎ型の炭化珪素半導体基板１と、半導体基板１の主面上に形成されたｎ型のドリフト領域２とを有する。ドリフト領域２の表層には間隔を開けて形成された、例えば六角格子状に配列された複数のｐ型のベース領域１０を有する。ここで、ｐ型のベース領域１０は例えば六角形の形状である。
ベース領域１０において表層にそのベース領域１０に囲まれるように形成されるｎ+型のソース領域２０と、ベース領域１０において表層にそのベース領域１０に囲まれるように、且つソース領域２０以外の領域に形成されるベース領域１０よりも高不純物濃度のｐ+型のベースコンタクト領域１１を有する。ｐ+型のベースコンタクト領域１１とは、ベース領域１０に電気的な接続を取るための領域である。
ソース領域２０とベースコンタクト領域１１が形成され六角格子状に配列されたベース領域１０の単位セルにおいてベース領域１０の例えば一つの角部から、第１近接となる他のセルの２つの角部を直線で結んだ中点方向に他のセルと接続しない範囲で伸展するｐ型の電界緩和領域６０を有する。本実施例では、ｐ型の電界緩和領域６０が一つの例えば六角形の形状をした単位セルにおいて、６つの角から第１近接となる他のセルの２つの角部を直線で結んだ中点方向に他のセルと接続しない範囲で伸展させた６箇所の電界緩和領域を配置しても良いが、ＭＯＳのオン動作時に、６箇所の角部付近が空乏化する。この方法では、チャネルとして使えない領域が増えるため、２つの角にｐ型の電界緩和領域を設けるのが良い。図３で、第１近接となるセルとは、ある六角形のセルに対して、辺同士が対向する他のセルであり、第２近接となるセルとは、あるセルに対して第１近接となるセルと辺同士が対向する他のセル（第１近接となるセルを除く）である。
また、六角形のセルを六角格子状に配置した場合にゲート絶縁膜に掛かる電界が強くなる点は、セルに囲まれたJFET領域の中心からずれた箇所である。上記箇所は、ダウンステップ方向成分とオフ方向に対して垂直方向の成分を合成した位置となる。このため、セルのアップステップ側にｐ型の電界緩和領域６０を設ける方が、セルのダウンステップ側にｐ型の電界緩和領域６０を設けるよりも、電界緩和領域の長さを短く出来、チャネル領域に与える影響を小さく出来る。このため、図３に示すように、セルのアップステップ側にｐ型の電界緩和領域を設けるのが良い。
また、ｐ型の電界緩和領域の長さが長すぎると、チャネル領域への影響が増加し、オン抵抗が増加してしまう。ｐ型の電界緩和領域の長さが短すぎると、目的であるゲート絶縁膜に掛かる電界の緩和が不十分となり、ゲート絶縁膜が破壊する。このため、ｐ型の電界緩和領域の長さは以下の様な適切な範囲で設計する必要がある。ｐ型の電界緩和領域の長さは、以下の不等式（２）を満足するよう設計する。
ＬＥ＜ＬＪ1 …（２）
ＬＥ：基点となるベース領域の角部から電界緩和領域端部までの長さ
ＬＪ１：基点となるベース領域の角部と第１近接となる他のセル角部の間の長さ
［半導体装置の製造方法］
図４は実施の形態２における半導体装置の製造方法において、特に実施の形態１と異なる部分を示す図である。実施の形態２では、電界緩和領域６０形成時の断面図が図４Ａとなり、完成時の断面図が４Ｂとなる以外、図１〜図２で示した実施の形態１記載の半導体装置と同様である。
本実施例の炭化珪素半導体装置によれば、ゲート酸化膜にかかる電界が強くなる、セルに囲まれたJFET領域の中心からダウンステップ方向へずれた点を電界緩和領域で保護するため、従来構造で生じたゲート絶縁膜における耐圧の低下や、設計との相違が解消される。
実施の形態３
［半導体装置］
図５は、本実施の形態に係わる炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴのセル構造を示したイオン注入領域の平面図である。
図６Ｂは同じく断面図である。
図５、図６Ｂにおいて、炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴは、基本的に図１Ａ、Ｂ、図２Ｋに示したものと同様である。特に相違点について説明すれば、以下の特徴を有する。
本実施例では、図５に示すように、ソース領域２０とベースコンタクト領域１１が形成され正方格子状に配列されたベース領域１０の４つの単位セルに囲まれた領域において、ゲート絶縁膜３２に掛かる電界が強くなる点を含むように配置した十字形状のｐ型の電界緩和領域６０を有する。
本実施の形態では、ゲート絶縁膜３２に掛かる電界が強くなる点が中心になるように十字形状のｐ型の電界緩和領域６０を配置した。ここで、ゲート絶縁膜３２に掛かる電界が強くなる点は、ベース領域１０の単位セルと、該セルに対しオフ方向に垂直な方向に隣接するセルの中心線上に存在し、且つ、ｐ型の電界緩和領域の伸展の基点となるベース領域角部とそれの第２近接となるベース領域角部をそれぞれ線で結んだ交点よりも、ダウンステップ側に存在する。従って、図５に示されるように、セルの中心線Ｃと十字形状の電界緩和領域の交点はずれて配置されている。
図７にベース領域１０の単位セルと、該セルに対しオフ方向に垂直な方向に隣接するセルの中心線上(図５におけるＤ−Ｄ‘領域)における断面図を示す。なお、断面図には、ベース領域の単位セルと、該セルに対しオフ方向に隣接するセルの中心線の位置を示す点Ｃを付した。ＳｉＣ/ＳｉＯ２界面付近のｐ型の電界緩和領域の中心点、即ちゲート絶縁膜に掛かる電界が強くなる点は、点Ｃから長さNだけダウンステップ側にずれた箇所に存在する。ここで、長さＮはオフ角とイオン注入深さに依るが、少なくとも長さＮは不等式(３)の範囲を取る。
０＜Ｎ＜ＬＪ1/２ …（３）
Ｎ：ベース領域角部と第２近接となるセルのベース領域角部をそれぞれ線で結んだ交点とゲート絶縁膜に掛かる電界が強くなる点間の距離
ＬＪ１：基点となるベース領域の角部と第１近接となる他のセル角部の間の距離（図１Ｂに示したものと同様である）

また、ｐ型の電界緩和領域のドリフト領域に囲まれる領域の形状は、角が存在すると角部に電界集中が生じ耐圧が問題となるため、角の曲率を大きくすると良い。本実施例では、十字形状の交差部分の角部にアールをつける等するとよい。
［半導体装置の製造方法］
図６は実施の形態３における半導体装置の製造方法において、実施の形態１と異なる部分を示す図である。実施の形態３では、電界緩和領域６０形成時の断面図が図６Ａとなり、完成時の断面図が６Ｂとなる以外、図１〜図２で示した実施の形態１記載の半導体装置と同様である。
本実施例の炭化珪素半導体装置によれば、ゲート酸化膜にかかる電界が強くなる、セルに囲まれたJFET領域の中心からダウンステップ方向へずれた点を電界緩和領域で保護するため、従来構造で生じたゲート絶縁膜における耐圧の低下や、設計との相違が解消される。また、実施の形態１記載の半導体装置では、1つのセルにおいてp型ベースコンタクト領域のコンタクト不良があった場合、p型ベース領域の電位が固定できないことになるため、スイッチング動作時等の不良の原因となる。本実施の形態における半導体装置では、各セルのp型ベース領域が接続されているため、他のセルでコンタクトを取る事が出来る。このため、実施の形態１記載の半導体装置よりもp型ベース領域の電位が固定されやすく、高信頼なデバイスが実現できる。
実施の形態４
［半導体装置］
図８は、本実施の形態に係わる炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴのセル構造を示したイオン注入領域の平面図である。
図８において、炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴは、基本的に図１Ａ、Ｂ、図２Ｋに示したものと同様である。特に相違点について説明すれば、以下の特徴を有する。
ソース領域２０とベースコンタクト領域１１が形成され正方格子状に配列されたベース領域１０の４つの単位セルに囲まれた領域において、ゲート絶縁膜３２に掛かる電界が強くなる点を含むように配置した直線形状のｐ型の電界緩和領域６０を有する。本実施の形態では、ゲート絶縁膜３２に掛かる電界が強くなる点が中心になるように直線形状のｐ型の電界緩和領域６０を配置した。ここで、ゲート絶縁膜に掛かる電界が強くなる点は、ベース領域１０の単位セルと、該セルに対しオフ方向に垂直な方向に隣接するセルの中心線Ｃ上に存在し、且つ、ｐ型の電界緩和領域の伸展の基点となるベース領域角部とそれの第２近接となるベース領域角部をそれぞれ線で結んだ交点よりも、ダウンステップ側に存在する。このため、図８に示されるように、ベース領域１０の角部同士を接続する直線形状のｐ型の電界緩和領域６０の中心線は、セルの中心線Ｃからずれた位置に配置することが望ましい。
図７に前記ベース領域の単位セルと、該セルに対しオフ方向に垂直な方向に隣接するセルの中心線上(図８におけるＤ−Ｄ‘領域)における断面図を示す。なお、断面図には、前記ベース領域の単位セルと、該セルに対しオフ方向に隣接するセルの中心線の位置を示す点Ｃを付した。ＳｉＣ/ＳｉＯ２界面付近のｐ型の電界緩和領域の中心点、即ちゲート絶縁膜に掛かる電界が強くなる点は、点Ｃから長さNだけダウンステップ側にずれた箇所に存在する。ここで、長さＮはオフ角とイオン注入深さに依るが、少なくとも長さＮは不等式(４)の範囲を取る。
０＜Ｎ＜ＬＪ1/２ …（４）
Ｎ：ベース領域角部と第２近接となるセルのベース領域角部をそれぞれ線で結んだ交点とゲート絶縁膜に掛かる電界が強くなる点間の距離
ＬＪ１：基点となるベース領域の角部と第１近接となる他のセル角部の間の距離（図１Ｂに示したものと同様である）
実施の形態４における半導体装置は実施の形態３記載の半導体装置と同様に製造することができる。
本実施例の炭化珪素半導体装置によれば、ゲート酸化膜にかかる電界が強くなる、セルに囲まれたJFET領域の中心からダウンステップ方向へずれた点を電界緩和領域で保護するため、従来構造で生じたゲート絶縁膜における耐圧の低下や、設計との相違が解消される。また、実施の形態１記載の半導体装置では、1つのセルにおいてp型ベースコンタクト領域のコンタクト不良があった場合、p型ベース領域の電位が固定できないことになるため、スイッチング動作時等の不良の原因となる。本実施の形態における半導体装置では、各セルのp型ベース領域が接続されている。図８の例では、第２近接のセル同士のp型ベース領域が接続される。このため、他のセルでコンタクトを取る事が出来る。このため、実施の形態１記載の半導体装置よりもp型ベース領域の電位が固定されやすく、高信頼なデバイスが実現できる。また、実施の形態３記載の半導体装置では、十字形状のp型電界緩和領域を用いるが、本実施の形態における半導体装置では、ブリッジ型の構造を用いるため、p型電界緩和領域が占める面積が少ない。このため、チャネル領域への影響を少なくする事が出来るため、実施の形態３記載の半導体装置よりもオン抵抗を小さくする事が出来る。
実施の形態５
［半導体装置］
図９は、本実施の形態に係わる炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴのセル構造を示したイオン注入領域の平面図である。
図９において、炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴは、基本的に図１Ａ、Ｂ、図２Ｋに示したものと同様である。特に相違点について説明すれば、以下の特徴を有する。
ソース領域２０とベースコンタクト領域１１が形成され正方格子状に配列されたベース領域１０の単位セルと、該セルに対しオフ方向に垂直な方向に隣接するセルにおいて、それぞれのセルで第１近接となる角部２点から、ゲート絶縁膜に掛かる電界が強くなる点に向けて伸展するｐ型の電界緩和領域を有し、二つのｐ型の電界緩和領域は接続している。即ち、ｐ型の電界緩和領域は、Ｖ字型の形状となる。ここで、ゲート絶縁膜に掛かる電界が強くなる点は、前記ベース領域の単位セルと、該セルに対しオフ方向に垂直な方向に隣接するセルの中心線上に存在し、且つ、ｐ型の電界緩和領域の伸展の基点となるベース領域角部とそれの第２近接となるベース領域角部をそれぞれ線で結んだ交点よりも、ダウンステップ側に存在する。
図７に前記ベース領域の単位セルと、該セルに対しオフ方向に垂直な方向に隣接するセルの中心線上(図９におけるＤ−Ｄ‘領域)における断面図を示す。なお、断面図には、前記ベース領域の単位セルと、該セルに対しオフ方向に隣接するセルの中心線の位置を示す点Ｃを付した。ＳｉＣ/ＳｉＯ２界面付近のｐ型の電界緩和領域の中心点、即ちゲート絶縁膜に掛かる電界が強くなる点は、点Ｃから長さNだけダウンステップ側にずれた箇所に存在する。ここで、長さＮはオフ角とイオン注入深さに依るが、少なくとも長さＮは不等式(５)の範囲を取る。
０＜Ｎ＜ＬＪ1/２ …（５）
Ｎ：ベース領域角部と第２近接となるセルのベース領域角部をそれぞれ線で結んだ交点とゲート絶縁膜に掛かる電界が強くなる点間の距離
ＬＪ１：基点となるベース領域の角部と第１近接となる他のセル角部の間の長さ（図１Ｂに示したものと同様である）
上記第１近接となる角部２点は、アップステップ側の２点を選択する方が良い。ダウンステップ側の２点では、ｐ型の電界緩和領域の占める面積が、アップステップ側の面積よりも大きくなり、チャネル領域への影響が増加し、オン抵抗が増加してしまうためである。
また、Ｖ字状形状の先端に角が存在すると、電界緩和領域の角部に電界集中を生じて耐圧が問題となるため、角部の曲率を大きくするのが良い。
［半導体装置の製造方法］
実施の形態５における半導体装置の製造方法は実施の形態１記載の半導体装置と同様である。
本実施例の炭化珪素半導体装置によれば、ゲート酸化膜にかかる電界が強くなる、セルに囲まれたJFET領域の中心からダウンステップ方向へずれた点を電界緩和領域で保護するため、従来構造で生じたゲート絶縁膜における耐圧の低下や、設計との相違が解消される。また、実施の形態１記載の半導体装置では、1つのセルにおいてp型ベースコンタクト領域のコンタクト不良があった場合、p型ベース領域の電位が固定できないことになるため、スイッチング動作時等の不良の原因となる。
本実施の形態における半導体装置では、各セルのp型ベース領域が接続されているため、他のセルでコンタクトを取る事が出来る。図９の例では、第１近接のセル同士のp型ベース領域が接続される。このため、実施の形態１記載の半導体装置よりもp型ベース領域の電位が固定されやすく、高信頼なデバイスが実現できる。また、実施の形態３記載の半導体装置では、十字形状のp型電界緩和領域を用いるが、本実施の形態における半導体装置では、Ｖ字状の構造を用いるため、p型電界緩和領域が占める面積が少ない。また、アップステップ側にp型電界緩和領域を設けることで、さらにp型電界緩和領域の面積を減少することができる。このため、チャネル領域への影響を少なくする事が出来るため、実施の形態３記載の半導体装置よりもオン抵抗を小さくする事が出来る。
実施の形態６
本実施の形態では、前述の実施の形態１〜５記載の半導体装置を備えた電力変換装置について説明する。
図１０は、本実施の形態の電力変換装置（インバータ）の回路図である。 図１０に示すように、本実施の形態のインバータは、パワーモジュール３０２内に、スイッチング素子であるＳｉＣ-ＭＯＳＦＥＴ３０４と、ダイオード３０５とを有する。各単相において、端子を介して、電源電圧（Ｖｃｃ）と負荷（例えばモータ）３０１の入力電位との間にＳｉＣ-ＭＯＳＦＥＴ３０４とダイオード３０５とが逆並列に接続されている（上アーム）。負荷３０１の入力電位と接地電位（ＧＮＤ）との間にもＳｉＣ-ＭＯＳＦＥＴ素子３０４とダイオード３０５とが逆並列に接続されている（下アーム）。
つまり、負荷３０１では各単相に２つのＳｉＣ-ＭＯＳＦＥＴ３０４と２つのダイオード３０５が設けられており、３相で６つのスイッチング素子３０４と６つのダイオード３０５が設けられている。そして、個々のＳｉＣ-ＭＯＳＦＥＴ３０４のゲート電極には、端子を介して、制御回路３０３が接続されており、この制御回路３０３によってＳｉＣ-ＭＯＳＦＥＴ３０４が制御されている。従って、本実施の形態のインバータは、制御回路３０３でパワーモジュール３０２を構成するＳｉＣ-ＭＯＳＦＥＴ３０４を流れる電流を制御することにより、負荷３０１を駆動することができる。
パワーモジュール３０２内での、ＳｉＣ-ＭＯＳＦＥＴ３０４の機能について以下に説明する。負荷３０１として、例えばモータを制御駆動させるためには所望の電圧の正弦波を負荷３０１に入力する必要がある。制御回路３０３はＳｉＣ-ＭＯＳＦＥＴ３０４を制御し、矩形波のパルス幅を動的に変化させるパルス幅変調動作を行っている。出力された矩形波はインダクタを経ることで、平滑化され、擬似的な所望の正弦波となる。ＳｉＣ-ＭＯＳＦＥＴ３０４は、このパルス幅変調動作を行うための矩形波を作り出す。
ＳｉＣ-ＭＯＳＦＥＴ３０４に、前述の実施例１または前述の実施例２の半導体装置を用いることにより、例えば、ＳｉＣ-ＭＯＳＦＥＴ３０４のオン抵抗が小さいので、冷却のためのヒートシンクなどの構造を小さくし、パワーモジュール３０２を小型化および軽量化することができ、ひいては電力変換装置を小型化および軽量化することができる。また、ＳｉＣ-ＭＯＳＦＥＴ３０４のゲート絶縁膜の信頼性が高いので、パワーモジュール３０２を長寿命化することができる。
また、本実施の形態の電力変換装置は、３相モータシステムとすることができる。図１０に示した負荷３０１は３相モータであり、スイッチング素子に前述の実施例１または前述の実施例２において説明した半導体装置を備えた電力変換装置を用いることにより、３相モータシステムの小型化や高性能化を実現することができる。
実施の形態７
本実施の形態では、前述の実施の形態１〜５記載の半導体装置を備える電力変換装置を説明する。図１１は、本実施の形態の電力変換装置（インバータ）を示す回路図である。
図１１に示すように、本実施の形態のインバータは、パワーモジュール４０２内にスイッチング素子としてＳｉＣ-ＭＯＳＦＥＴ４０４を備えている。各単相において、端子を介して、電源電圧（Ｖｃｃ）と負荷（例えばモータ）４０１の入力電位との間にＳｉＣ-ＭＯＳＦＥＴ４０４が接続されている（上アーム）。負荷４０１の入力電位と接地電位（ＧＮＤ）との間にもＳｉＣ-ＭＯＳＦＥＴ素子４０４が接続されている（下アーム）。つまり、負荷４０１では各単相に２つのＳｉＣ-ＭＯＳＦＥＴ４０４が設けられており、３相で６つのスイッチング素子４０４が設けられている。そして、個々のＳｉＣ-ＭＯＳＦＥＴ３０４のゲート電極には、端子４１０、４１１を介して、制御回路４０３が接続されており、この制御回路４０３によってＳｉＣ-ＭＯＳＦＥＴ４０４が制御されている。従って、本実施の形態のインバータでは、制御回路４０３でパワーモジュール４０２内のＳｉＣ-ＭＯＳＦＥＴ４０４を流れる電流を制御することにより、負荷４０１を駆動することができる。
パワーモジュール４０２内のＳｉＣ-ＭＯＳＦＥＴ４０４の機能について以下に説明する。ＳｉＣ-ＭＯＳＦＥＴの機能の１つとして、本実施の形態でも実施の形態６と同様に、パルス幅変調動作を行うための矩形波を作り出す機能を有している。本実施の形態ではさらに、ＳｉＣ-ＭＯＳＦＥＴ４０４は、実施の形態６のダイオード３０５の役割も担う。例えば、モータのように負荷４０１にインダクタンスを含む場合、ＳｉＣ-ＭＯＳＦＥＴ４０４をＯＦＦしたとき、インダクタンスに蓄えられたエネルギーを放出しなければならない（還流電流）。実施の形態６では、ダイオード３０５がこの役割を担う。一方、本実施の形態では、同期整流駆動を用いるので、環流電流を流す役割をＳｉＣ-ＭＯＳＦＥＴ４０４が担う。本実施の形態の同期整流駆動では、還流時にＳｉＣ-ＭＯＳＦＥＴ４０４のゲートをＯＮにし、ＳｉＣ-ＭＯＳＦＥＴ４０４を逆導通させる。
したがって、還流時導通損失はダイオードの特性ではなく、ＳｉＣ-ＭＯＳＦＥＴ４０４の特性で決まる。また、同期整流駆動を行う場合、上下アームが短絡することを防ぐため、上下のＳｉＣ-ＭＯＳＦＥＴが共にＯＦＦとなる不動作時間が必要となる。この不動作時間の間はＳｉＣ-ＭＯＳＦＥＴ４０４のドリフト層とｐ型ボディ層によって形成される内蔵ＰＮダイオードが駆動する。ただし、ＳｉＣはキャリアの走行距離がＳｉより短く、不動作時間の間の損失は小さく、例えば、実施の形態６のダイオード３０５をＳｉＣショットキーバリアダイオードとした場合と、同等である。
このように、本実施の形態では、ＳｉＣ-ＭＯＳＦＥＴ４０４に、前述の実施例１または前述の実施例２の半導体装置を用いることにより、例えば、ＳｉＣ-ＭＯＳＦＥＴ４０４が高性能な分、還流時の損失を小さくでき、さらなる高性能化が可能になる。また、還流ダイオードをＳｉＣ-ＭＯＳＦＥＴ４０４とは別に設けないため、パワーモジュール４０２をさらに小型化することができる。
また、本実施の形態の電力変換装置は、３相モータシステムとすることができる。図１１に示した負荷４０１は３相モータであり、パワーモジュール４０２に、前述の実施の形態１〜５記載の半導体装置を備えることにより、３相モータシステムの小型化や高性能化を実現することができる。
実施の形態８
実施の形態６または実施の形態７で説明した３相モータシステムは、ハイブリット自動車、電気自動車、燃料電池自動車などの自動車に用いることができる。本実施の形態では、３相モータシステムを搭載した自動車を、図１２および図１３を用いて説明する。
図１２は、本実施の電気自動車の構成を示す概略図である。
図１２に示すように、本実施の電気自動車は、駆動輪５０１ａおよび駆動輪５０１ｂが接続された駆動軸５０２に動力を入出力可能とする３相モータ５０３と、３相モータ５０３を駆動するためのインバータ５０４と、バッテリ５０５と、を備える。さらに、本実施例の電気自動車は、昇圧コンバータ５０８と、リレー５０９と、電子制御ユニット５１０と、を備える。昇圧コンバータ５０８は、インバータ５０４が接続された電力ライン５０６と、バッテリ５０５が接続された電力ライン５０７とに接続されている。
３相モータ５０３は、永久磁石が埋め込まれたロータと、３相コイルが巻回されたステータとを備えた同期発電電動機である。インバータ５０４には、前述の実施の形態６または前述の実施の形態７において説明したインバータを用いることができる。
図１３に、本実施例の昇圧コンバータ５０８の回路図を示す。昇圧コンバータ５０８は図１３に示すように、インバータ５１３に、リアクトル５１１および平滑用コンデンサ１１２が接続された構成からなる。インバータ５１３は、例えば、前述の実施の形態７で説明したインバータと同様の構成とすることができ、インバータ内の素子構成も同じである。本実施の形態でも、実施の形態７と同様にスイッチング素子をＳｉＣ-ＭＯＳＦＥＴ５１４とし、同期整流駆動させる。なお、図１２ではインバータは１相のみ示しているが、多相としてもよい。
図１２の電子制御ユニット５１０は、マイクロプロセッサと、記憶装置と、入出力ポートとを備えており、３相モータ５０３のロータ位置を検出するセンサからの信号、またはバッテリ５０５の充放電値などを受信する。そして、インバータ５０４、昇圧コンバータ５０８、およびリレー５０９を制御するための信号を出力する。
このように、本実施の形態によれば、電力変換装置であるインバータ５０４および昇圧コンバータ５０８に、実施の形態６や実施の形態７の電力変換装置を用いることができる。また、３相モータ５０３、およびインバータ５０４などからなる３相モータシステムに、前述の実施の形態６または前述の実施の形態７の３相モータシステムを用いることができる。これにより、電気自動車の省エネルギー化、小型化、軽量化や電力変換装置の省スペース化を図ることができる。
なお、本実施の形態では、電気自動車について説明したが、エンジンも併用するハイブリット自動車、バッテリ５０５が燃料電池スタックとなった燃料電池自動車にも同様に上述の３相モータシステムを適用することができる。
実施の形態９
実施の形態６および実施の形態７の３相モータシステムは、鉄道車両に用いることができる。本実施の形態では、３相モータシステムを用いた鉄道車両を説明する。
図１４は、本実施の形態の鉄道車両のコンバータおよびインバータを含む回路図である。
図１４に示すように、鉄道車両には架線ＯＷ（例えば２５ｋＶ）からパンタグラフＰＧを介して電力が供給される。トランス６０９を介して電圧が１．５ｋＶまで降圧され、コンバータ６０７で交流から直流に変換される。さらに、キャパシタ６０８を介してインバータ６０２で直流から交流に変換されて、負荷６０１である３相モータが駆動される。コンバータ６０７内の素子構成は実施の形態６のようにＳｉＣ-ＭＯＳＦＥＴおよびダイオードを併用してもよく、また実施の形態７のようにＳｉＣ-ＭＯＳＦＥＴ単独でもよい。
本実施の形態では、実施の形態７のようにスイッチング素子をＳｉＣ-ＭＯＳＦＥＴ６０４として同期整流駆動させる。なお、図１４では、実施の形態７で説明した制御回路は省略している。また、図中、符号ＲＴは線路、符号ＷＨは車輪を示す。
このように本実施の形態によればコンバータ６０７に、実施の形態６または実施の形態７の電力変換装置を用いることができる。また、負荷６０１、インバータ６０２、および制御回路からなる３相モータシステムに、実施の形態６または実施の形態７の３相モータシステムを用いることができる。これにより、鉄道車両の省エネルギー化や、３相モータシステムを含む床下部品の小型化による低床化および軽量化を図ることができる。
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができる。
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
本発明は、炭化ケイ素を用いた半導体装置およびその半導体装置の製造方法、ならびにその半導体装置を用いたパワーモジュール、インバータ、自動車および鉄道車両に適用して有効である。
１ 炭化珪素基板
２ ドリフト層
１０ ベース領域
１１ ベースコンタクト領域
２０ ソース領域
２１ ドレイン領域
３０ マスク
３２ ゲート絶縁膜
３３ 層間膜
４０ ゲート材料膜
４１ ソースベースコンタクト共通電極
４２ ドレインコンタクト電極
５１ ソースベース共通コンタクト
５２ ドレインコンタクト
３０１ 負荷
３０２ パワーモジュール
３０３ 制御回路
３０４ ＳｉＣ-ＭＯＳＦＥＴ
３０５ ダイオード
３０６〜３１２ 端子
４０１ 負荷
４０２ パワーモジュール
４０３ 制御回路
４０４ ＳｉＣ-ＭＯＳＦＥＴ
４０５〜４１１ 端子
５０１ａ 駆動輪
５０１ｂ 駆動輪
５０２ 駆動軸
５０３ ３相モータ
５０４ インバータ
５０５ バッテリ
５０６ 電力ライン
５０７ 電力ライン
５０８ 昇圧コンバータ
５０９ リレー
５１０ 電子制御ユニット
５１１ リアクトル
５１２ 平滑用コンデンサ
５１３ インバータ
５１４ ＳｉＣ-ＭＯＳＦＥＴ
６０１ 負荷
６０２ インバータ
６０７ コンバータ
６０８ キャパシタ
６０９ トランス
ＯＷ 架線
ＰＧ パンタグラフ
ＲＴ 線路
ＷＨ 車輪

Claims (14)

  1. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板上に形成された第１導電型のドリフト領域と、
    前記ドリフト領域の表層に間隔を開けて周期的に形成された複数の単位セルを備え、
    前記単位セルの其々は、
    第２導電型のベース領域と、
    前記ベース領域において当該ベース領域に囲まれるように形成される第１導電型のソース領域と、
    前記ベース領域に接して形成される前記ベース領域よりも高不純物濃度の第２導電型のベースコンタクト領域と、を有し、
    前記単位セルの前記ベース領域から、前記他の単位セルのベース領域と接続しない範囲で伸展する第２導電型の電界緩和領域と、
    前記ソース領域、及び前記ベースコンタクト領域上に、それぞれの領域の少なくとも一部に被る様に形成された第一の外部接続電極と、
    前記ソース領域、前記ベース領域、前記ドリフト領域、及び前記電界緩和領域上に、それぞれの領域の少なくとも一部に被る様に形成されたゲート絶縁膜と、
    を備え、
    前記単位セルの前記電界緩和領域同士はいずれも接続しておらず、
    オフ方向に最も近接して隣り合う前記単位セルの間の前記電界緩和領域は、前記オフ方向ダウンステップ側の単位セルから、オフ方向アップステップ側に向かって伸展していることを特徴とする半導体装置。
  2. 前記ゲート絶縁膜に掛かる電界が集中する点をカバーするように、前記第２導電型の電界緩和領域が伸展していることを特徴とする請求項１記載の半導体装置。
  3. 前記ベース領域の形状は前記ドリフト領域の表層直上から見た形状が多角形であり、
    当該ベース領域の角部のうち、オフ方向ダウンステップ側を向いていない角部の少なくとも一つから、前記電界が集中する点に向けて、前記第２導電型の電界緩和領域が伸展していることを特徴とする請求項２記載の半導体装置。
  4. 前記単位セルのベース領域の形状は、矩形、正方形、あるいは六角形であり、
    前記単位セルのベース領域は矩形格子、正方格子、あるいは六角格子状に配列されることを特徴とする請求項３記載の半導体装置。
  5. 前記第２導電型の電界緩和領域の前記ドリフト領域の表層直上から見た形状が、曲線で構成されるか、あるいは、２つ以上の角で構成され一つの角度が９０度以上となる事を特徴とする請求項１記載の半導体装置。
  6. 前記第２導電型の電界緩和領域の不純物濃度が、５×１０１８〜１×１０２１ｃｍ−３を満たす範囲であることを特徴とする請求項１記載の半導体装置。
  7. 前記単位セルのベース領域の平面形状が矩形あるいは正方形であり、
    前記単位セルのベース領域は矩形格子あるいは正方格子状に配列され、
    前記第２導電型の電界緩和領域は、
    前記単位セルの前記ベース領域の複数ある角部の少なくとも一つから、第２近接となる他の単位セルのベース領域の複数ある角部のうち最も近い角部方向に、当該他の単位セルのベース領域と接続しない範囲で伸展し、
    当該第２導電型の電界緩和領域の伸展長さが、以下の不等式を満足する、請求項２記載の半導体装置。
    ＬＪ２−ＬＪ１＜ＬＥ＜ＬＪ２
    ＬＥ：基点となる前記ベース領域の角部から前記電界緩和領域端部までの長さ
    ＬＪ１：基点となる前記ベース領域の角部と第１近接となる他の前記単位セルのベース領域角部の間の距離
    ＬＪ２：基点となる前記ベース領域の角部と第２近接となる他の前記単位セルのベース領域角部の間の距離
  8. 前記単位セルのベース領域の平面形状が六角形であり、
    前記単位セルは六角格子状に配列され、
    前記第２導電型の電界緩和領域は、
    前記単位セルの前記ベース領域の複数ある角部の少なくとも一つである基点から、第１近接となる他の２つの単位セルであって、当該２つの単位セル同士も第１近接である単位セルのベース領域の最近接の角部を直線で結んだ中点のうち、前記基点に最も近い中点の方向に他のセルのベース領域と接続しない範囲で伸展し、
    当該第２導電型の電界緩和領域の伸展長さが、以下の不等式を満足する、請求項２記載の半導体装置。
    ＬＥ＜ＬＪ1
    ＬＥ：基点となるベース領域の角部から前記電界緩和領域端部までの長さ
    ＬＪ１：基点となるベース領域の角部と第１近接となる他のセルのベース領域の最近接の角部の間の距離
  9. 半導体装置をスイッチング素子として用いた電力変換装置であって、
    前記半導体装置は、
    第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板上に形成された第１導電型のドリフト領域と、
    前記ドリフト領域の表層に間隔を開けて周期的に形成された複数の単位セルを備え、
    前記単位セルの其々は、
    第２導電型のベース領域と、
    前記ベース領域において当該ベース領域に囲まれるように形成される第１導電型のソース領域と、
    前記ベース領域に接して形成される前記ベース領域よりも高不純物濃度の第２導電型のベースコンタクト領域と、を有し、
    前記単位セルの前記ベース領域から、前記他の単位セルのベース領域と接続しない範囲で伸展する第２導電型の電界緩和領域と、
    前記ソース領域、及び前記ベースコンタクト領域上に、それぞれの領域と少なくとも一部に被る様に形成された第一の外部接続電極と、
    前記ソース領域、前記ベース領域、前記ドリフト領域、及び前記電界緩和領域上に、それぞれの領域と少なくとも一部に被る様に形成されたゲート絶縁膜と、
    を備え、
    前記単位セルの前記電界緩和領域同士はいずれも接続しておらず、
    オフ方向に最も近接して隣り合う前記単位セルの間の前記電界緩和領域は、前記オフ方向ダウンステップ側の単位セルから、オフ方向アップステップ側に向かって伸展していることを特徴とする電力変換装置。
  10. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板上に形成された第１導電型のドリフト領域と、
    前記ドリフト領域の表層に間隔を開けて周期的に形成された複数の単位セルを備え、
    前記単位セルの其々は、
    第２導電型のベース領域と、
    前記ベース領域において当該ベース領域に囲まれるように形成される第１導電型のソース領域と、
    前記ベース領域に接して形成される前記ベース領域よりも高不純物濃度の第２導電型のベースコンタクト領域と、を有し、
    前記単位セルの前記ベース領域から伸展する第２導電型の電界緩和領域と、
    前記ソース領域、及び前記ベースコンタクト領域上に、それぞれの領域と少なくとも一部に被る様に形成された第一の外部接続電極と、
    前記ソース領域、前記ベース領域、前記ドリフト領域、及び前記電界緩和領域上に、それぞれの領域と少なくとも一部に被る様に形成されたゲート絶縁膜とを備え、
    前記単位セルのベース領域の平面形状が矩形あるいは正方形であり、
    前記単位セルのベース領域は矩形格子あるいは正方格子状に配列され、
    ４個の単位セルであって、各単位セルに対して他の２つが第１近接、他の１つが第２近接となる関係の４個の前記単位セルの組でセルのグループを定義した場合、当該単位セルのグループの幾何学的重心位置よりオフ方向ダウンステップ側にシフトした点に向けて、４個の前記単位セルのうち前記オフ方向ダウンステップ側に配置される２個のうちの少なくとも一つのベース領域から、前記第２導電型の電界緩和領域が伸展していることを特徴とする半導体装置。
  11. 前記第２導電型の電界緩和領域は、
    前記単位セルの前記ベース領域の角部の一つから、前記グループ内で第２近接となる他の単位セルの前記ベース領域の直近の角部方向に伸展し、
    当該電界緩和領域は、前記ベース領域の角部の一つと、前記第２近接となる他の単位セルのベース領域の直近の角部を結ぶ直線から、オフ方向ダウンステップ側にシフトした位置に配置されていることを特徴とする請求項１０記載の半導体装置。
  12. Ｘ方向をオフ方向とし、Ｙ方向をオフ方向と垂直とし、４つの前記単位セルに囲まれた領域の幾何学的重心を原点としたとき、
    前記囲まれた領域における前記第２導電型の電界緩和領域は、
    前記４つの単位セルのうち第２近接の関係にある第１および第２の単位セルのベース領域の対向する角部を接続するとともに、第２近接の関係にある第３および第４の単位セルのベース領域の対向する角部を接続する、十字形状のｐ型の電界緩和領域であり、
    当該十字形状の電界緩和領域の幾何学的重心位置が（Ｎ,０）となり、Ｎが以下の不等式を満たす事を特徴とする請求項１１記載の半導体装置。
    ０＜Ｎ＜ＬＪ1/２
    Ｎ：ベース領域角部と第２近接となるセルのベース領域角部をそれぞれ線で結んだ交点とゲート絶縁膜に掛かる電界が強くなる点間の距離
    ＬＪ１：基点となるベース領域の角部と第１近接となる他のセル角部の間の距離
  13. Ｘ方向をオフ方向とし、Ｙ方向をオフ方向と垂直とし、４つの単位セルに囲まれた領域の重心を原点としたとき、
    前記囲まれた領域における前記第２導電型の電界緩和領域は、
    前記４つの単位セルのうち第２近接の関係にある第１および第２の単位セルのベース領域の対向する角部を接続するとともに、第２近接の関係にある第３および第４の単位セルのベース領域の対向する角部を接続しない、直線形状のｐ型の電界緩和領域であり、
    当該直線形状のｐ型の電界緩和領域の重心位置が（Ｎ,０）となり、Ｎが以下の不等式を満たす事を特徴とする請求項１１記載の半導体装置。
    ０＜Ｎ＜ＬＪ1/２
    Ｎ：ベース領域角部と第２近接となるセルのベース領域角部をそれぞれ線で結んだ交点とゲート絶縁膜に掛かる電界が強くなる点間の距離
    ＬＪ１：基点となるベース領域の角部と第１近接となる他のセル角部の間の距離
  14. Ｘ方向をオフ方向とし、Ｙ方向をオフ方向と垂直とし、４つの単位セルに囲まれた領域の重心を原点としたとき、
    前記囲まれた領域における前記第２導電型の電界緩和領域は、
    前記４つの単位セルのうち第１近接の関係にある第１および第２の単位セルのベース領域の対向する角部を接続するとともに、第１近接の関係にある第３および第４の単位セルのベース領域の対向する角部を接続しない、Ｖ字形状のｐ型の電界緩和領域であり、
    当該Ｖ字形状の電界緩和領域の屈曲部が座標（Ｎ,０）を覆い、Ｎが以下の不等式を満たす事を特徴とする請求項１１記載の半導体装置。
    ０＜Ｎ＜ＬＪ1/２
    Ｎ：ベース領域角部と第２近接となるセルのベース領域角部をそれぞれ線で結んだ交点とゲート絶縁膜に掛かる電界が強くなる点間の距離
    ＬＪ１：基点となるベース領域の角部と第１近接となる他のセル角部の間の距離
JP2016561113A 2014-11-25 2014-11-25 半導体装置および電力変換装置 Active JP6259931B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/081102 WO2016084131A1 (ja) 2014-11-25 2014-11-25 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2016084131A1 JPWO2016084131A1 (ja) 2017-04-27
JP6259931B2 true JP6259931B2 (ja) 2018-01-10

Family

ID=56073756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016561113A Active JP6259931B2 (ja) 2014-11-25 2014-11-25 半導体装置および電力変換装置

Country Status (3)

Country Link
JP (1) JP6259931B2 (ja)
DE (1) DE112014006993T5 (ja)
WO (1) WO2016084131A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096681B2 (en) * 2016-05-23 2018-10-09 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells
JP6880637B2 (ja) * 2016-10-13 2021-06-02 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110431677B (zh) * 2017-02-14 2024-04-02 加州理工学院 铜酸盐超导体及其制造及/或使用方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5036479B2 (ja) * 2007-10-10 2012-09-26 三菱電機株式会社 縦型ｍｏｓｆｅｔ構造の半導体装置
JP4800286B2 (ja) * 2007-10-16 2011-10-26 Ｏｋｉセミコンダクタ株式会社 半導体装置とその製造方法
JP2011258635A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPWO2016084131A1 (ja) 2017-04-27
WO2016084131A1 (ja) 2016-06-02
DE112014006993T5 (de) 2017-06-14

Similar Documents

Publication Publication Date Title
JP4185157B2 (ja) 半導体素子及び電気機器
CN110709997A (zh) 半导体装置以及电力变换装置
JP6309656B2 (ja) 半導体装置及びその製造方法、電力変換装置、３相モータシステム、自動車並びに鉄道車両
US9871109B2 (en) Semiconductor device
TWI521718B (zh) 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
JP6336055B2 (ja) 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
US10790386B2 (en) Silicon carbide semiconductor device with horizontal and vertical current flow
JP6290457B2 (ja) 半導体装置及びその製造方法、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
US11915988B2 (en) Semiconductor device and power converter
JP6874158B2 (ja) 炭化珪素半導体装置および電力変換装置
JP2019096631A (ja) 半導体装置および電力変換装置
JP6283122B2 (ja) 半導体スイッチング素子および炭化珪素半導体装置の製造方法
JP6255111B2 (ja) 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法
JP6259931B2 (ja) 半導体装置および電力変換装置
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
WO2015040675A1 (ja) 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP6592119B2 (ja) 半導体スイッチング素子および炭化珪素半導体装置の製造方法
US11978794B2 (en) Silicon carbide semiconductor device, power conversion device, three-phase motor system, automobile, and railway vehicle
JP6556892B2 (ja) 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
WO2022034636A1 (ja) 炭化珪素半導体装置および電力変換装置
JP6962511B1 (ja) 半導体装置、及び電力変換装置
JP2018046127A (ja) 半導体装置、パワーモジュールおよび電力変換装置
WO2015145593A1 (ja) 半導体装置及びその製造方法，パワーモジュール，電力変換装置，３相モータシステム，自動車並びに鉄道車両

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6259931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150