CN107068567B - 一种射频vdmos晶体管的金属栅与场板结构及其制备方法 - Google Patents
一种射频vdmos晶体管的金属栅与场板结构及其制备方法 Download PDFInfo
- Publication number
- CN107068567B CN107068567B CN201611047367.4A CN201611047367A CN107068567B CN 107068567 B CN107068567 B CN 107068567B CN 201611047367 A CN201611047367 A CN 201611047367A CN 107068567 B CN107068567 B CN 107068567B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- gate
- trapezoidal
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000001259 photo etching Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052681 coesite Inorganic materials 0.000 claims description 13
- 229910052906 cristobalite Inorganic materials 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910052682 stishovite Inorganic materials 0.000 claims description 13
- 229910052905 tridymite Inorganic materials 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种射频VDMOS晶体管的金属栅与场板结构及其制备方法，采用湿法刻蚀，在硅衬底外延层表面中间位置形成梯形氧化层；然后在梯形氧化层两侧采用常规工艺，形成沟道、源漏等常规掺杂区；接下来在外延层表面生长栅氧化层并覆盖金属层，采用湿法刻蚀，去除梯形氧化层侧边的金属层；最后采用干法刻蚀，形成金属栅和场板结构。本发明的金属栅降低栅阻，提高器件的功率增益，栅与场板的分离减小栅漏反馈电容，改善器件的高频性能；栅与场板的距离可通过梯形氧化层的侧边角度调节，降低工艺难度；场板下梯形氧化层有助于降低界面电场，增加器件可靠性，同时与常规的VDMOS工艺制程完全兼容，同时形成栅和场板结构，不增加额外的工序。
Description
技术领域
本发明是涉及的是一种射频VDMOS晶体管的金属栅与场板结构及其制备方法，属于半导体微电子设计制造技术领域。
背景技术
随着超大规模集成电路技术的高速发展，高压高频半导体器件的制造技术有了新的起色，一批新型的功率放大器件随之诞生了，其中最具代表性的产品就是VDMOS场效应功率晶体管。在微波技术领域，射频VDMOS器件越来越广泛的应用于功率开关。射频VDMOS器件的开关速度主要取决于器件内部电容的充放电，而器件耐压则取决于器件源漏击穿电压。为了不断提高射频VDMOS的性能，设计上包括以下几个技术措施：1)采用场板结构，提高器件源漏击穿电压，从而提高器件耐压性。2)减小寄生电容，提高器件频率性能。针对以上问题，目前VDMOS器件的解决方案主要有以下两种：1)栅与场板同步完成，形成一体化的结构；2)先形成栅结构，然后在栅上方形成覆盖场板结构。对于方案1，场板引起的寄生栅漏反馈电容较大；对于方案2，输入电容较大，并且需要额外的增加了制造工序。因此，目前这两种技术方案都有一定局限性，限制了VDMOS的高频应用。
发明内容
发明目的：为解决现有技术中存在的问题，本发明提供一种射频VDMOS的场板结构及其制备方法，其目的旨在克服VDMOS器件场板结构引起的寄生电容效应，有效地减小了栅漏反馈电容，提升了器件的频率性能，并且不增加额外的制造工序。
技术方案：为实现上述技术目的，本发明提供了一种射频VDMOS的场板结构，通过采用湿法刻蚀，在硅衬底外延层表面中间位置形成梯形氧化层；然后经过一系列的光刻、离子注入、高温推进等常规工艺，形成沟道、源漏常规掺杂区；接下来在梯形氧化层两侧的外延层表面生长栅氧化层，并在梯形氧化层和栅氧化层上覆盖金属层；采用湿法刻蚀，去除梯形氧化层侧边的金属层；最后采用干法选择性刻蚀，形成金属栅和场板结构，其中，场板位于梯形氧化层上方，金属栅位于梯形氧化层两侧。
具体地，所述的射频VDMOS晶体管的金属栅与场板结构通过如下步骤制备得到：
步骤一、在硅衬底外延层上，形成SiO2介质层；
步骤二、光刻、湿法刻蚀SiO2介质层，形成中间位置的梯形氧化层，去除光刻胶；
步骤三、经过一系列光刻、离子注入、高温推进等常规工艺，在梯形氧化层两侧形成沟道、源漏常规掺杂区；
步骤四、在梯形氧化层两侧的常规掺杂区上方生长SiO2栅氧化层，然后在SiO2栅氧化层和梯形氧化层上方蒸发淀积金属层；
步骤五、湿法刻蚀栅氧化层和梯形氧化层上方金属层，终止于梯形氧化层侧边的SiO2表面；
步骤六、光刻、选择性刻蚀梯形氧化层上方中间位置以及梯形氧化层两侧部分位置金属层，终止于SiO2表面，去除光刻胶，形成金属栅和场板结构，其中，场板位于梯形氧化层上方，金属栅位于梯形氧化层两侧。
优选地，所述硅衬底为N+型硅衬底，所述外延层为N-外延层。
步骤一中，采用湿氧生长、LPCVD或PECVD的方法形成SiO2介质层。
步骤一中，形成的SiO2介质层的厚度为1μm～3μm。
步骤二中，形成的梯形氧化层长度为20μm～30μm，梯形侧边角度为50°～80°。
步骤四中，所述栅氧化层厚度为
蒸发淀积金属层的厚度为
步骤四中，所述金属层为钨、铂、金、银中的任意一种。
步骤六中，所述梯形氧化层上方中间位置的长度为15μm～20μm；所述场板长度为2μm～4μm，栅长度为1.5μm～2.5μm。
有益效果：本发明的金属栅降低了栅阻，提高了器件的功率增益；栅与场板的分离减小了栅漏反馈电容，改善了器件的高频特性，非常适用于P波段VDMOS器件的应用；栅与场板的距离可通过梯形氧化层的侧边角度调节，降低了工艺难度；场板下梯形氧化层有助于降低界面电场，增加器件可靠性；与常规的VDMOS工艺制程完全兼容，同时形成栅和场板结构，不增加额外的工序。
附图说明
图1是在N+硅衬底N-外延层上，形成SiO2介质层的结构示意图；
图2是光刻、湿法刻蚀SiO2介质层，形成中间位置的梯形氧化层，去除光刻胶的结构示意图；
图3是经过一系列光刻、离子注入、高温推进等常规工艺，在梯形氧化层两侧形成沟道、源漏常规掺杂区的结构示意图；
图4是在梯形氧化层两侧的常规掺杂区上方生长SiO2栅氧化层，然后在栅氧化层和梯形氧化层上方蒸发淀积金属层的结构示意图；
图5是湿法刻蚀栅氧化层和梯形氧化层上方金属层，终止于梯形氧化层侧边的SiO2表面的结构示意图；
图6是光刻、选择性刻蚀梯形氧化层上方中间位置以及梯形氧化层两侧部分位置金属层，终止于SiO2表面，去除光刻胶的结构示意图；
图7为本发明的整体结构示意图；
其中1是硅衬底、2是外延层、3是SiO2介质层、4是常规掺杂区、5是栅氧化层，6是金属层。
具体实施方式
本发明提出了一种射频VDMOS晶体管的金属栅与场板结构，采用湿法刻蚀，在硅衬底外延层表面中间位置形成梯形氧化层；然后经过一系列的光刻、离子注入、高温推进等常规工艺，形成沟道、源漏常规掺杂区；接下来在梯形氧化层两侧的常规掺杂区上方生长栅氧化层，并在栅氧化层和梯形氧化层上方蒸发淀积金属层；采用湿法刻蚀，去除梯形氧化层侧边的金属层；最后采用干法刻蚀，形成金属栅和场板结构。其中，场板位于梯形氧化层上方，栅位于梯形氧化层两侧。
图1～图7给出了制备上述射频VDMOS晶体管的金属栅与场板结构的流程，如附图1所示，在N+硅衬底N-外延层表面，形成1μm～3μm SiO2介质层；如图2所示，光刻、刻蚀SiO2介质层，形成长度为20μm～30μm、侧边角度为50°～80°的梯形氧化层，去除光刻胶；如图3所示，经过光刻、离子注入、高温推进等常规工艺，形成p沟道、n+源漏等VDMOS常规掺杂区；如图4所示，热生长
栅氧化层，蒸发淀积金属层；如图5所示，刻蚀栅氧化层和梯形氧化层上方金属层，去除梯形氧化层侧边的金属层；如图6所示，光刻、选择性刻蚀金属层(Metal)，终止于SiO2表面，去除光刻胶，形成金属栅(Gate)和场板(FB)结构。
下面通过具体的实施例详细说明本发明。
实施例1
(1)在N+硅衬底N-外延层上，湿氧生长1.5μm SiO2介质层。
(2)光刻、稀HF溶液刻蚀SiO2介质层，在中间位置形成长度为22μm、侧边角度为70°的梯形氧化层，用III液去除光刻胶；
(3)通过一系列光刻、离子注入、高温推进等常规工艺，在梯形氧化层两侧形成p沟道、n+源漏等VDMOS常规掺杂区；
(4)在梯形氧化层两侧的常规掺杂区上方热生长
栅氧化层，然后在SiO2栅氧化层和梯形氧化层上方蒸发淀积
钨层；
(5)采用双氧水溶液刻蚀栅氧化层和梯形氧化层上方
钨层，去除梯形氧化层侧边的钨层。
(6)光刻、干法刻蚀梯形氧化层上方中间位置长度为18μm钨层以及梯形氧化层两侧部分位置的钨层，形成2μm场板、2μm栅，用III液去除全部光刻胶，形成如图7所示的场板结构。
实施例2
(1)在N+硅衬底N-外延层上，LPCVD淀积1μm SiO2介质层。
(2)光刻、稀HF溶液刻蚀SiO2介质层，在中间位置形成长度为25μm、侧边角度为60°的梯形氧化层，用III液去除光刻胶；
(3)通过一系列光刻、离子注入、高温推进等常规工艺，在梯形氧化层两侧形成p沟道、n+源漏等VDMOS常规掺杂区；
(4)在梯形氧化层两侧的常规掺杂区上方热生长栅氧化层，然后在SiO2栅氧化层和梯形氧化层上方蒸发淀积
钨层；
(5)采用双氧水溶液刻蚀栅氧化层和梯形氧化层上方钨层，去除梯形氧化层侧边的钨层。
(6)光刻、干法刻蚀梯形氧化层上方中间位置长度为20μm钨层以及梯形氧化层两侧部分位置的钨层，形成2.5μm场板、2μm栅，用III液去除全部光刻胶，形成如图7所示的场板结构。
Claims (8)
1.一种射频VDMOS晶体管的金属栅与场板结构的制备方法，其特征在于，包括如下步骤：
步骤一、在硅衬底外延层上，形成SiO2介质层；
步骤二、光刻、湿法刻蚀SiO2介质层，形成中间位置的梯形氧化层，去除光刻胶；
步骤三、经过一系列光刻、离子注入、高温推进常规工艺，在梯形氧化层两侧形成沟道、源漏的常规掺杂区；
步骤四、在梯形氧化层两侧的常规掺杂区上方生长SiO2栅氧化层，然后在SiO2栅氧化层和梯形氧化层上方蒸发淀积金属层；
步骤五、湿法刻蚀栅氧化层和梯形氧化层上方金属层，终止于梯形氧化层侧边的SiO2介质层表面；
步骤六、光刻、选择性刻蚀梯形氧化层上方中间位置以及梯形氧化层两侧部分位置金属层，分别终止于SiO2介质层的表面和SiO2栅氧化层的表面，去除光刻胶，形成金属栅和场板结构，其中，场板位于梯形氧化层上方，金属栅位于梯形氧化层两侧。
2.根据权利要求1所述的方法，其特征在于，所述硅衬底为N+型硅衬底，所述外延层为N-外延层。
3.根据权利要求1所述的方法，其特征在于，步骤一中，采用湿氧生长、LPCVD或PECVD的方法形成SiO2介质层。
4.根据权利要求 1所述的方法，其特征在于，步骤一中，形成的SiO2介质层的厚度为1µm~3µm。
5.根据权利要求1所述的方法，其特征在于，步骤二中，形成的梯形氧化层长度为20µm~30µm，梯形侧边角度为50°~80°。
6.根据权利要求1所述的方法，其特征在于，步骤四中，所述栅氧化层厚度为100 Å~500Å；蒸发淀积金属层的厚度为2000Å~5000Å。
7.根据权利要求1所述的方法，其特征在于，步骤四中，所述金属层为钨、铂、金、银中的任意一种。
8.根据权利要求1所述的方法，其特征在于，步骤六中，所述梯形氧化层上方中间位置的长度为15µm~20µm；所述场板长度为2µm~4µm，金属栅长度为1.5µm ~2.5µm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611047367.4A CN107068567B (zh) | 2016-11-22 | 2016-11-22 | 一种射频vdmos晶体管的金属栅与场板结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611047367.4A CN107068567B (zh) | 2016-11-22 | 2016-11-22 | 一种射频vdmos晶体管的金属栅与场板结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107068567A CN107068567A (zh) | 2017-08-18 |
| CN107068567B true CN107068567B (zh) | 2020-01-24 |
Family
ID=59619598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611047367.4A Active CN107068567B (zh) | 2016-11-22 | 2016-11-22 | 一种射频vdmos晶体管的金属栅与场板结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107068567B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230753B (zh) * | 2023-04-21 | 2024-02-02 | 南京第三代半导体技术创新中心有限公司 | 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110888B2 (en) * | 2007-09-18 | 2012-02-07 | Microsemi Corporation | Edge termination for high voltage semiconductor device |
| CN100464421C (zh) * | 2007-10-30 | 2009-02-25 | 无锡博创微电子有限公司 | 集成增强型和耗尽型垂直双扩散金属氧化物场效应管 |
| JP6168961B2 (ja) * | 2013-10-10 | 2017-07-26 | 三菱電機株式会社 | 半導体装置 |
-
2016
- 2016-11-22 CN CN201611047367.4A patent/CN107068567B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107068567A (zh) | 2017-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180269311A1 (en) | Semiconductor super-junction power device and manufacturing method therefor | |
| WO2016165187A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN104124174A (zh) | 半导体结构及其形成方法 | |
| WO2016011674A1 (zh) | 功率mos晶体管及其制造方法 | |
| TWI715311B (zh) | 具有寬能隙三五族汲極之金屬氧化物矽半導體場效電晶體及其製造方法 | |
| CN102201450B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| JP6310577B2 (ja) | スプリットゲート型パワーデバイスの製造方法 | |
| WO2024078637A1 (zh) | 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法 | |
| CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN107068567B (zh) | 一种射频vdmos晶体管的金属栅与场板结构及其制备方法 | |
| KR101923959B1 (ko) | 트랜지스터 및 그 제조 방법 | |
| TWI383505B (zh) | 薄膜電晶體及其製造方法 | |
| CN108336147B (zh) | 一种二硫化钼场效应晶体管及其制备方法 | |
| US20230038280A1 (en) | Silicon carbide mosfet device and manufacturing method thereof | |
| CN106783970B (zh) | 一种射频vdmos晶体管的场板结构及其制备方法 | |
| TW202133321A (zh) | 多閘極之半導體結構及其製造方法 | |
| CN115360241A (zh) | 一种射频vdmos晶体管的栅与场板结构及其制备方法 | |
| US9543427B2 (en) | Semiconductor device and method for fabricating the same | |
| CN115497827A (zh) | 一种射频ldmos晶体管的场板结构及其制备方法 | |
| US20120211825A1 (en) | Trench MOSFET and Method for Fabricating Same | |
| CN115084276B (zh) | 一种非晶氧化物半导体薄膜晶体管及其制备方法 | |
| CN115084246B (zh) | 一种降低栅电荷的碳化硅mosfet的制造方法 | |
| CN108922852B (zh) | 一种外延复合栅结构功率器件及其制作方法 | |
| TWI804303B (zh) | 寄生接面場效電晶體阻抗的降低方法 | |
| TWI813489B (zh) | 電晶體結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |