JP6146097B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6146097B2
JP6146097B2 JP2013078779A JP2013078779A JP6146097B2 JP 6146097 B2 JP6146097 B2 JP 6146097B2 JP 2013078779 A JP2013078779 A JP 2013078779A JP 2013078779 A JP2013078779 A JP 2013078779A JP 6146097 B2 JP6146097 B2 JP 6146097B2
Authority
JP
Japan
Prior art keywords
plate
region
semiconductor device
corner portion
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013078779A
Other languages
English (en)
Other versions
JP2014203959A (ja
Inventor
裕一郎 鈴木
裕一郎 鈴木
健介 田口
健介 田口
敦司 楢崎
敦司 楢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013078779A priority Critical patent/JP6146097B2/ja
Publication of JP2014203959A publication Critical patent/JP2014203959A/ja
Application granted granted Critical
Publication of JP6146097B2 publication Critical patent/JP6146097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体装置に関し、特に電力変換等に用いられる半導体装置に関するものである。
電力変換等に用いられる半導体装置では、上面視において中央部にオン動作時に電流を流す能動領域と、その外周部に高耐圧を実現するための終端領域とからなる半導体素子を備える。終端領域における耐圧保持機能を高くするために、導電膜や金属膜からなるフィールドプレート構造を採用した終端構造が知られている（例えば、特許文献１参照）。
終端構造は、能動領域の周囲を囲むために環状となっており、通常、直線部とコーナー部とで構成されている。直線部間を繋ぐコーナー部はその性質上、電界が集中しやすく、終端領域の耐圧性能はコーナー部で決定されることが多い。そこで、コーナー部の導電膜の外周を外側に広げることによって導電膜の幅を直線部の導電膜の幅より広げ、コーナー部の耐圧の向上を図る方法が提案されている（例えば、特許文献２参照）。また、終端領域において高電界が印加される位置を分散させて電界緩和を図るために多重環状の導電膜を用い、さらに最外周の導電膜の幅を外側に広げる構造が開示されている（例えば、特許文献３参照）。
特開２０１１−１７１５５２号公報 特開２０００−２２１７６号公報 特開２００７−３２４２６１号公報
この終端領域は、電流を流すオン動作時において不活性領域となるため、半導体素子の面積の縮小という観点から可能な限り小さく設計されることが望ましい。しかしながら、従来の構造では導電膜の最外周を外側に広げているので終端領域の面積が増加し、その結果半導体素子の面積が増加してしまう、という問題があった。
この発明は、上記のような問題点を解決するためになされたものであり、半導体素子の面積を増加させることなく、終端領域におけるコーナー部での耐圧保持機能が高い半導体装置を提供することを目的とする。
この発明に係る半導体装置は、第１導電型の半導体基板と、半導体基板に設けられ、表面に表面電極が形成された能動領域と、半導体基板の表層部に能動領域を取り囲んで形成された第２導電型の耐圧保持領域と、耐圧保持領域の表面上に形成された絶縁膜と、直線部と直線部を連結するコーナー部とを有し、表面電極と電気的に接続された最内周のプレートと、半導体基板と電気的に接続された最外周のプレートと、を含む多重環状のプレートからなり、絶縁膜上に形成された第１フィールドプレートと、を備え、さらに、最外周のプレートの第１外周曲線のコーナー部における第１曲率半径は、第１曲率半径の中心位置から直線部における第１外周曲線の延長線への垂線の距離と等しく、最外周のプレートより内側に配置されたプレートの第２外周曲線のコーナー部における第２曲率半径の中心位置は、第１曲率半径の中心位置と等しく、第２曲率半径は中心位置から直線部における第２外周曲線の延長線への垂線の距離より大きいことを特徴とする。
この発明によれば、多重環状からなる第１フィールドプレートを有する半導体装置において、最外周のプレートの第１外周曲線の第１曲率半径は第１曲率半径の中心位置から直線部における第１外周曲線の延長線への垂線の距離と等しいので、半導体素子の面積を増加させることがない。さらに、最外周のプレートより内側に配置されたプレートの第２外周曲線のコーナー部における第２曲率半径の中心位置は、第１曲率半径の中心位置と等しく、第２曲率半径は中心位置から直線部における第２外周曲線の延長線への垂線の距離より大きいので、コーナー部における電界緩和機能が向上し、半導体装置の耐圧保持機能を高くすることができる。
この発明の実施の形態１に係る半導体装置を示す上面図である。 この発明の実施の形態１に係る半導体装置の終端領域を説明するための断面図である。 この発明の実施の形態１に係る半導体装置の終端領域におけるコーナー部を拡大した上面図である。 この発明の実施の形態１に係る半導体装置において、第２フィールドプレートを有する場合の断面図である。 この発明の実施の形態１に係る半導体装置において、第２フィールドプレートを有する場合の終端領域におけるコーナー部を拡大した上面図である。 この発明の実施の形態１に係る半導体装置において、半導体基板の終端領域のコーナー部における電界強度分布の計算結果を模式的に示す図である。 この発明の実施の形態１に係る半導体装置を説明するための比較図である。 この発明の実施の形態１に係る半導体装置において、耐圧変動を計算した結果を示す図である。 この発明の実施の形態２に係る半導体装置の終端領域におけるコーナー部を拡大した上面図である。 この発明の実施の形態２に係る半導体装置において、半導体基板のコーナー部における電界強度分布の計算結果を模式的に示す図である。 この発明の実施の形態２に係る半導体装置において、半導体基板のコーナー部における電界強度分布の計算結果の模式図を拡大した図である。 この発明の実施の形態３に係る半導体装置の終端領域におけるコーナー部を拡大した上面図である。
実施の形態１．
まず、この発明の実施の形態１における半導体装置の構成を説明する。図１は本実施の形態に係る半導体装置を上面から見た図である。図１のように、半導体素子１において、終端領域３が能動領域２の周囲を取り囲むように形成されている。また、終端領域３の外側がエッジ領域４となる。エッジ領域４にはプロセスを行うための識別あるいは管理用のパターン２１が設けられている。
本実施の形態では、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。本実施の形態中で用いる＋及び−の記号は、ｎ型またはｐ型の不純物濃度が相対的に高濃度、低濃度であることを表す。また、本実施形態では半導体素子１がＩＧＢＴ(Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔａｏｒ)の構造である場合を説明するが、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＤｉｏｄｅなどであっても構わない。
図２は、本実施の形態に係る半導体装置の終端領域３を説明するための断面図であり、図１におけるＡＡ断面に相当する図である。
図２において、ｎ型の半導体基板５は表面側にｎ−型のドリフト領域１９を備え、裏面側にｎ型のバッファ領域１６と、ｐ＋型のコレクタ領域１７とを備える。半導体基板５の表層部には、半導体素子１の中心から端部へ向けて、つまり図２の左端から右側に向けてｐ型のウェル領域６、ｐ型の緩和領域７、ｐ-型の耐圧保持領域８、ｎ型のチャネルストッパー領域９が形成されている。チャネルストッパー領域９は、図１のエッジ領域４の下方に設けられている。
図２において、能動領域５側である左側を内側、半導体素子１の周縁側である右側を外側と呼ぶ。図１においては、能動領域２の中心部が内側であり、半導体装置の周縁側に向かう方向が外側である。
ｐ型のウェル領域６とｐ-型の耐圧保持領域８は、ｐ型の緩和領域７により接続されている。図２において、ウェル領域６は耐圧保持領域８と深さが異なるが、緩和領域７の底部に曲率を設けることでウェル領域６の底部と耐圧保持領域８の底部とを曲線で繋ぐことができる。このようにすることによって、ウェル領域６から耐圧保持領域８との深さの違いによって生じるｐ型領域とｎ型領域のｐｎ接合境界線の角部の発生を抑制し、ｐｎ接合における電界強度を緩和することができる。しかしながら、緩和領域７はなくても本実施の形態の効果は得られる。
半導体素子１の能動領域２には、半導体基板５の表面に表面電極としてエミッタ電極１４が形成され、半導体基板５の裏面には裏面電極としてコレクタ電極１８が形成されている。半導体素子１の表面電極と裏面電極間であるエミッタ電極１４とコレクタ電極１８間に高電圧が印加されたとき、耐圧保持領域８が空乏化して耐圧を保持する機能を発揮する。
ここで、耐圧保持領域８は能動領域２を取り囲むように形成される。ｐ−型の耐圧保持領域８は均一な不純物濃度を有していても、半導体素子１の端部へ向けて、つまり、耐圧保持領域８内において内側から外側へ向けてｐ型の不純物濃度が徐々に低下するような不均一な濃度分布を有していても良い。
また、半導体基板５はＳｉ（Ｓｉｌｉｃｏｎ）、ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）、ＧａＮ（Ｇａｌｉｕｍ Ｎｉｔｒｉｄｅ）などの半導体材料であればよい。
図２のように、半導体基板５の表面上には、絶縁膜である層間絶縁膜１０が形成されている。層間絶縁膜１０にはウェル領域６およびチャネルストッパー領域９にそれぞれ達する第１の孔１１ａおよび第２の孔１１ｂが開口されている。
層間絶縁膜１０の上には半導体基板５に対してほぼ平行に第１フィールドプレート１２が形成されている。第１フィールドプレート１２は互いに離間する環状の複数のプレートからなり、図２においては、最内周のプレート１２ａ、２周目のプレート１２ｂ、３周目のプレート１２ｃ、最外周のプレート１２ｄからなる。最内周のプレート１２ａは能動領域２の表面電極であるエミッタ電極１４に接続され、第１の孔１１ａを通して能動領域２内のｐ型ウェル領域６と電気的に接続されている。さらに、最外周のプレート１２ｄは第２の孔１１ｂと、ｎ型のチャネルストッパー領域９を通して半導体基板５と電気的に接続されている。
最内周のプレート１２ａはその端部が耐圧保持領域８の内側の上方まで、最外周のプレート１２ｄはその端部が耐圧保持領域８の外側の上方まで延伸している。２周目のプレート１２ｂと３周目のプレート１２ｃはその全面が、耐圧保持領域８と対向するように形成されている。さらに、パッシベーション膜１３が第１フィールドプレート１２の上を覆うように形成されている。
第１フィールドプレート１２はエミッタ電極１４と同時に形成しても、別々のプロセスあるいは別の材料で形成してもよい。ここで、第１フィールドプレート１２および、後述する第２フィールドプレート１５はｐｏｌｙ−Ｓｉなどの導電膜であってもよいし、金属膜であってもよい。
図３は、実施の形態１に係る半導体装置において、終端領域３のコーナー部を拡大した上面図である。簡単のため、パッシベーション膜１３と層間絶縁膜１０を省略している。
図３において、太い点線で囲んだ領域が第１フィールドプレートである。ただし、最内周のプレート１２ａは、図２で示すようにエミッタ電極１４と接続して形成されているため、図３では、最内周のプレート１２ａとエミッタ電極１４との境界を二点差線で示している。図３において、２周目のプレート１２ｂと３周目のプレート１２ｃと最外周のプレート１２ｄは、能動領域２の右側の直線部において、実際には図３の下方まで連続して形成されているが、図３ではプレート領域を分りやすくするために、その途中までを示している。図３のＢＢ断面は図１のＡＡ断面に相当し、いずれも図２で示される。
図３のように、第１フィールドプレート１２は、最内周のプレート１２ａと、２周目のプレート１２ｂと、３周目のプレート１２ｃと、最外周のプレート１２ｄとからなる多重環状のプレートである。第１フィールドプレート１２は、能動領域２を取り囲むように形成され、直線部と直線部を連結するコーナー部とからなる。ただし、必ずしも第１フィールドプレート１２が環状に全て連続している必要はなく、一部が途切れていても良い。
この半導体素子１の構成は、一般的なＩＧＢＴやＭＯＳＦＥＴなどの半導体素子のプロセスフローで形成することが可能であるが、プロセスを行う上で、通常、終端領域３の外側に識別及び管理用のパターン２１を設ける必要がある。本実施の形態では、エッジ領域４の角に設けられたパターン２１を用いてプロセスを行うことが可能となる。
図３において、第１フィールドプレート１２はコーナー部で、直線部を最小曲率で連結した場合のコーナー部の中心位置ｘを変えずに半径方向に外側にずれている。つまり、コーナー部の曲率半径の中心位置ｘは第１フィールドプレート１２全体で全て同じであり、半導体素子１の端部である外側に向かうにつれて、半径が大きくなるように配置され、その曲率半径は直線部への垂線の距離より大きくなる。ただし、最外周のプレート１２ｄの第１外周曲線は、半径方向外側にはずれていない。第１外周曲線は、最外周プレート１２ｄの縁（図３では最外周プレート１２ｄを取り囲む点線）のうち、外周側の直線部とコーナー部とを含む曲線である。後述する第２外周曲線を含むそれぞれのプレートの外周曲線も、それぞれのプレートの縁のうち、外周側の直線部とコーナー部とを含む曲線を指す。
すなわち、最外周のプレート１２ｄの第１外周曲線のコーナー部における第１曲率半径ｒｄは、第１曲率半径の中心位置ｘから第１外周曲線の直線部への垂線の距離ｄｄと等しい。一方、最内周プレート１２ａの外周曲線のコーナー部における曲率半径ｒａは、中心位置ｘから直線部の延長線への垂線の距離ｄａより大きい。２周目のプレート１２ｂの外周曲線や、３周目のプレート１２ｃの外周曲線についても、最内周プレート１２ａの外周曲線と同じである。
本実施の形態では、第１フィールドプレート１２を構成する全てのプレートの外周曲線のコーナー部における曲率半径の中心位置は等しく、図３の中心位置ｘであるとする。すなわち、本実施の形態の第１フィールドプレート１２のコーナー部における外周曲線は、同心円上に載っている。さらに、最外周のプレート１２ｄ以外のプレートの外周曲線の中心位置ｘからコーナー部の曲率半径を、それぞれのプレートの直線部までの垂線の距離よりも大きくなるようにしている。
直線部とコーナー部の各外周曲線はできるだけ角部を作らないように繋ぐことが望ましい。つまり、図３のように、直線部とコーナー部の外周曲線は滑らかに接続されていることが望ましい。角部ができると、その角部において電界集中が発生し、耐圧保持機能が低下するためである。
このようにすることで、半導体素子１の最外周の縁に相当する第１外周曲線が外側に広がらず、最外周のプレート１２ｄより内側に配置された３周目のプレート１２ｃと２周目のプレート１２ｂと最内周のプレート１２ａとの外周曲線をコーナー部において外側に広げることができる。そのため、半導体素子１の面積を増加させずに、第１フィールドプレート１２による電界緩和機能を向上させることができ、つまり、終端領域３の耐圧保持機能を向上することができるという効果が得られる。
図３において、最外周のプレート１２ｄの幅は、直線部の幅Ｌｄｄよりコーナー部の幅Ｌｄｒの方が狭い。こうすることによって、最外周より内側に配置されたプレートの外周曲線が、コーナー部において曲率半径をより大きくすることができる。コーナー部において曲率半径が大きくなるほど電界緩和効果が大きくなるのは、後述のとおりである。
図３のように、２周目のプレート１２ｂと３周目のプレート１２ｃのコーナー部における幅は、直線部におけるそれぞれの幅と等しくしても良い。このとき、各プレートの内周曲線の曲率半径を、外周曲線の曲率半径と同じだけ大きくすればよい。この場合、最外周プレート１２ｄと最内周プレート１２ａとの間に配置された複数のプレートを、コーナー部において外側に等しい距離でずらしていくことができる。
あるいは、最外周プレート１２ｄと最内周プレート１２ａとの間に配置された複数のプレートのコーナー部における幅は、直線部におけるそれぞれの幅と等しくなくても良いし、一部のみ等しくしても良い。
また、最外周プレート１２ｄと最内周プレート１２ａとの間に配置された複数のプレートのうち一部のプレートのみのコーナー部における外周曲線が半径方向外側に広がっていてもよい。つまり、一部のプレートのみのコーナー部における中心位置ｘからの距離（曲率半径）が、中心位置ｘから直線部の延長線への垂線の距離より大きくなっていても、本実施の形態の一定の効果は得られる。
コーナー部で外側に広がっていない第１外周曲線に対し、外側に広がっているプレートの外周曲線を第２外周曲線と呼ぶ。さらに、第２外周曲線のコーナー部における曲率半径を第２曲率半径と呼ぶ。図３において、第２外周曲線は、２周目のプレート１２ｂの外周曲線であってもよいし、３周目のプレート１２ｃの外周曲線であっても良いし、最内周の外周曲線１２ａであっても良いが、それら全ての外周曲線がコーナー部において外側に広がっていれば、全てのプレートの電界緩和機能が向上するので、半導体素子１の終端領域３の電界緩和機能が最も向上できる。
本実施の形態では、半導体素子１の最外周の縁に相当する第１外周曲線が外側に広がらず、最外周のプレート１２ｄより内側に配置されたプレートの第２外周曲線の第２曲率半径をコーナー部において外側に広げる。つまり、中心位置はすべてのプレートで等しく、不動のまま、第２曲率半径のみを大きくする。そのため、半導体素子１の面積を増加させずに、第１フィールドプレート１２の電界緩和機能を向上させることができ、つまり、終端領域３の耐圧保持機能を向上することができるという効果が得られる。
図４は、図２に示されている半導体装置に、さらに第２フィールドプレート１５が形成された場合の断面図である。図４は、図２の構成に加えて、多重環状のプレートからなる第２フィールドプレート１５が耐圧保持領域８の上方に、層間絶縁膜１０の内部に埋め込まれるように形成され、第１フィールドプレート１２とはそれぞれのプレートが対向するように配置されている。
図４において、第２フィールドプレート１５は最内周の絶縁膜内プレート１５ａと、２周目の絶縁膜内プレート１５ｂと、最外周の絶縁膜内プレート１５ｃとからなり、第１フィールドプレート１２と同様に直線部と直線部を連結するコーナー部とが、能動領域２を取り囲むように形成されている。
図４では、最内周のプレート１２ａと最内周の絶縁膜内プレート１５ａとが、最内周の絶縁膜内プレート１５ａと２周目のプレート１２ｂとが、２周目のプレート１２ｂと２周目の絶縁膜内プレート１５ｂとが、２周目の絶縁膜内プレート１５ｂと３周目のプレート１２ｃとが、３周目のプレート１２ｃと最外周の絶縁膜内プレート１５ｃとが、最外周の絶縁膜内プレート１５ｃと最外周のプレート１２ｄとが、それぞれ端部同士で層間絶縁膜１０の一部を介して対向し、容量結合している。
すなわち、対向する第１フィールドプレート１２と第２フィールドプレート１５の間は容量結合している。
図４の第２フィールドプレート１５を有する構造では、第１フィールドプレート１２と第２フィールドプレート１２との間の容量結合によって耐圧保持領域８とドリフト領域１９との間のｐｎ接合における電界を引き上げる効果が得られるため、図３の構造より耐圧保持機能をより高くすることができる。
図５は、図３の構造にさらに第２フィールドプレート１５を有する場合の終端領域におけるコーナー部を拡大した上面図である。図５で、太い点線で囲まれた領域が第１フィールドプレート１２である。図５においても、図３と同様に、能動領域２の右側の直線部は下方向に途切れているが、実際は図５の下方まで連続して形成されている。図５のＣＣ断面図が図４に相当する。
図４で説明したように、第２フィールドプレート１５は第１フィールドプレート１２と対向するように形成されているので、図５で示すように、第２フィールドプレート１５もコーナー部が半径方向外側に広がって形成されている。
図５において、最内周の絶縁膜内プレート１５ａの外周曲線は、曲率半径ｄａ２（中心位置ｘからのコーナー部への距離）が、中心位置ｘから直線部の延長線への垂線の距離ｒａ２よりも大きい。
図５のように、第２フィールドプレート１５をコーナー部において半径方向外側に広げることによって、広げない場合よりも電界緩和効果を高めることができる。
次に、本実施の形態の半導体装置が耐圧保持機能を向上する原理を説明する。
図６は、本発明の実施の形態１に係る半導体装置の終端領域３のコーナー部における半導体基板５のｐｎ接合部付近の電界強度分布を模式的に示す図である。図６の実線は、比較のために本実施の形態を用いない従来構造、つまりコーナー部において半径方向外側にプレートの外周曲線を広げていない場合の電界強度分布を示し、点線は、本実施の形態の図５で示される構造における電界強度分布を示す。
図６において、実線の結果が得られた場合の、本実施の形態を用いない従来構造を図７に示す。図７では、コーナー部において第１フィールドプレート１２と第２フィールドプレート１５は、半径方向外側には広がっていない。図７で太い点線で囲まれた領域が第１フィールドプレート１２である。
図５及び図７の終端構造を有する半導体装置のコレクタ電極１８に逆方向電圧が印加されると、エミッタ電極１４に対してコレクタ電極１８が高電位になる。このとき、ｎ−型のドリフト領域１９とｐ-型の耐圧保持領域８のｐｎ接合部に電圧が加わり、耐圧保持領域８側に向かって空乏層が伸びる。この際、耐圧保持領域８のｐ型不純物濃度が適切に制御されていれば、上記ｐｎ接合部の電界が臨界点を超えて降伏する前に、耐圧保持領域８の下部とドリフト領域１９とのｐｎ接合部から伸びる空乏層により、耐圧保持領域８が完全に空乏化される。
その結果、耐圧保持領域８内全体に形成された空乏層によって逆方向電圧が保持される。このとき、耐圧保持領域８における空乏層内の電界強度分布は均一ではなく、緩和領域７と耐圧保持領域８の接合部や、第２フィールドプレート１５端部下のｐｎ接合部の電界が高くなり、アバランシェ降伏を起こすポイントとなる。
例えば、図６中で示される点Ｙのピークは図４中の点Ｙの位置の電界強度に相当する。図４の断面視における、第２フィールドプレート１５を構成するそれぞれのプレートの内周側及び外周側の端部の位置における電界強度が、図６で示される電界強度のピークに相当する。つまり、図６における点Ｙ以外の電界強度がピークを示す横軸の位置は、点Ｙと同様に図４の第２フィールドプレート１５の端部の場所とほぼ一致している。
また、上面視において特にコーナー部は直線部より電界が集中しやすい。これは、直線部と比べてコーナー部には電気力線の密度が大きくなるためである。このため、コーナー部がアバランシェ降伏ポイントとなり、半導体素子１の耐圧はコーナー部の耐圧によって定義される。さらに、断面視において緩和領域７と耐圧保持領域８の接合部における電界強度は、耐圧保持領域８の他の位置よりも高い。つまり、半導体素子１の耐圧を決定するのは、コーナー部の緩和領域７と耐圧保持領域８の接合部における電界強度である。
そこで、本実施の形態ではコーナー部のみ第１フィールドプレート１２及び第２フィールドプレート１５を半径方向外側に広げることにより、コーナー部の電界強度のピーク値を低減した。本実施の形態では、直線部の第１フィールドプレート１２及び第２フィールドプレート１５の電位に引きずられてコーナー部の電界強度分布が変動し、図６の実線で示す従来構造の電界強度分布と比較して、図６の点線で示すように電界強度のピーク位置が点Ｚから外側の点Ｙへずれ、さらに、電界強度のピーク値を低減することができる。
第１フィールドプレート１２及び第２フィールドプレート１５の電位はｐ型の緩和領域７やｐ−型の耐圧保持領域８等との位置関係や濃度関係などの相互作用により決定される。したがって、コーナー部の第１フィールドプレート１２及び第２フィールドプレート１５が外側に広がると、本来であればそれに伴い第１フィールドプレート１２及び第２フィールドプレート１５の電位が変動する。直線部も外側にずれてコーナー部の電位が変動した場合、直線部とコーナー部の電界緩和機能の差を小さくする効果はそれほど得られない。
しかしながら、直線部とコーナー部の第１フィールドプレート１２及び第２フィールドプレート１５は繋がっていることから同電位であり、通常、直線部の方が第１フィールドプレート１２及び第２フィールドプレート１５の距離が長いため、電位は直線部によりほぼ決定される。このため、第１フィールドプレート１２及び第２フィールドプレート１５のコーナー部のみを外側に広げた場合、直線部により決定された電位をもつ第１フィールドプレート１２及び第２フィールドプレート１５は、コーナー部のみ従来構造よりも外側に位置することになり、直線部の電界強度分布は一定のまま、コーナー部のｐｎ接合部の電界強度ピークを緩和するように作用して電界強度ピークを低減させる。
このとき、コーナー部の外周曲線を外側に大きく広げるほどコーナー部の電界ピークを緩和することができる。
本実施の形態を用いてコーナー部の電界強度を緩和する効果は、電気力線によっても説明できる。電気力線は、耐圧保持領域８とドリフト領域１９とのｐｎ接合部に拡がる空乏層への垂直方向に分布する。上述したように、直線部と比べてコーナー部には電気力線の密度は大きい。コーナー部の第１フィールドプレート１２及び第２フィールドプレート１５の第２外周曲線が外側に拡がると、第２外周曲線の距離が大きくなる分、第２外周曲線に引きずられて空乏層への電気力線密度が小さくなり、電界を緩和する効果が高くなる。つまり、第１フィールドプレート１２及び第２フィールドプレート１５の第２曲率半径が大きくなることによって、結果的にコーナー部の緩和領域７と耐圧保持領域８のｐｎ接合部における電気力線の密度が小さくなる作用が働き、終端領域３の耐圧保持機能を向上する効果が得られる。
また、図６を用いて本実施の形態の効果を説明すると、同電圧が印加されたとき、図６における電界強度分布の距離積分値（面積）は従来構造と本実施の形態を用いた構造で同じである。本実施の形態を用いると、コーナー部の第１フィールドプレート１２及び第２フィールドプレート１５の第２外周曲線が外側に拡がるので、図６の点線で示すように電界強度分布距離が図６の横軸の外側に長くなることにより、相対的に電界強度ピークを低減する効果が得られる。
本実施の形態では、図４のように最内周プレート１２ａと最外周プレート１２ｄとの間に、２周目のプレート１２ｂと３周目のプレート１２ｃを配置したが、これらはなくてもよい。
または、最内周プレート１２ａと最外周プレート１２ｄとの間に、さらに多くの環状プレートを配置しても良い。上述したように、それぞれのプレートの端部に図６で示されるような電界のピークが現れる。電界強度の積分値は一定であることから、ピークの数を増やすことによって、ピークの最大値を全体的に減らすことができ、電界緩和機能を向上することができる。プレートを多く配置するほど、ピークの数は増やすことができる。
以上の説明のように、本実施の形態を用いた場合、逆方向電圧印加時に、半導体素子１の終端領域３のコーナー部での耐圧が向上できる。
図８に、本実施の形態を用いた図４の構造を有する半導体装置の耐圧測定結果を示す。図８の横軸は、コーナー部において半径方向外側に広げた距離である。つまり、図８中、距離が０の場合はずれがない、従来構造の場合を示す。距離が負の値であればコーナー部のみプレートの曲率半径が小さく（半径方向内側に狭めた場合）なる本実施の形態と逆の場合、つまり曲率半径が直線部の垂線の距離より小さいことを示す。正の値が本実施の形態を用いた場合で、コーナー部のみプレートの半径が大きくなる（半径方向外側に広げた場合）ことを示す。図８からわかるように、コーナー部のみプレートを外側にずらすことにより、耐圧の向上がみられる結果が得られる。逆に、半径方向内側に狭めた場合には耐圧は顕著に低下する。
図６及び図８の計算結果は、第２フィールドプレート１５を用いた構造で得られた結果であるが、第２フィールドプレート１５を有しない図２及び３の構造でも、基本的な動作は同じであり、同様の効果が得られる。図２及び図３の場合、電界強度のピークは図２の断面視において、第１フィールドプレート１２のそれぞれのプレートの内周側および外周側の端部の下辺りに位置する。
本実施の形態の構成によれば、電界が集中しやすく、アバランシェ降伏ポイントとなるコーナー部の電界を緩和することが可能となるので、コーナー部での耐圧保持能力を直線部での耐圧保持能力と同等程度まで高めることができ、半導体素子１の耐圧を向上させることができる。
また、第１フィールドプレート１２の最外周のプレート１２ｄの第１外周曲線を外側に広げないので、半導体素子１の面積を増加せず、つまり、コーナー部のエッジ領域４の面積を縮小することがないため、半導体装置の面積を増加することを抑制できる。また、コーナー部にすでに配置済みの識別マークや管理パターンを構成するパターン２１をコーナー部に配置することができる。
実施の形態２．
図９は、本発明の実施の形態２に係る半導体装置の終端領域３のコーナー部を示す上面図である。本発明の実施の形態２では、図５における第１フィールドプレート１２に第１追加プレート１２ｅを、第２フィールドプレート１５に第２追加プレート１５ｄを備えたことを特徴とする。それ以外については、実施の形態１と同様である。本実施の形態によれば、第１フィールドプレート１２に第１追加プレート１２ｅを、第２フィールドプレート１５に第２追加プレート１５ｄを備えたので、電界緩和機能をさらに向上することができる。
図９において、第１フィールドプレート１２の縁取りを太い点線によって示している。本実施の形態では、最内周のプレート１２ａと２周目のプレート１２ｂとの間に第１追加プレート１２ｅを追加している。さらに、第２フィールドプレート１５は層間絶縁膜１０内の、最内周の絶縁膜内プレート１５ａより内側に第１追加プレート１２ｅと対向する第２追加プレート１５ｄを備えている。
図９の断面視において、第１追加プレート１２ｅは第２追加プレート１５ｄの外周側端部及び最内周の絶縁膜内プレート１５ａの内周側端部と、層間絶縁膜１０を介して対向している。
第１追加プレート１２ｅは、最外周のプレート１２ｄと最内周のプレート１２ａとの間に配置されていれば良いが、電界緩和効果を大きくするためには、図９のように、最内周のプレート１２ａと２周目のプレート１２ｂとの間に設けることが望ましい。
図１０は、本発明の実施の形態２に係る半導体装置の終端領域３におけるコーナー部の半導体基板表面の電界強度分布を模式的に示す図である。
図１１は、図１０の一点鎖線内を拡大した図である。図１１中の実線は、図６で示される実施の形態１の構造を用いた場合の電界強度分布を示し、点線は実施の形態２を適用した場合の電界強度分布を示す。図１１の矢印で示すピークは、緩和領域７と耐圧保持領域８の接合部の位置に相当する。図１１の点線で示すように、第１追加プレート１２ｅと第２追加プレート１５ｄをコーナー部に追加することで、緩和領域７と耐圧保持領域８の接合部の電界強度のピークを緩和することが可能となる。
この構成によれば、追加したプレートが電界強度のピークを実施の形態１よりさらに緩和する方向に働き、半導体素子１の耐圧を安定・向上させる。
本実施の形態では、第１追加プレート１２ｅと第２追加プレート１５ｄとを追加したが、第１追加プレート１２ｅのみを追加しても効果が得られることは言うまでもない。
尚、本発明の実施の形態２では本発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
実施の形態３．
図１２は、本発明の実施の形態３に係る半導体装置の終端領域３のコーナー部を示す断面図である。本発明の実施の形態３では図２における耐圧保持領域８を分離したことを特徴とする。それ以外については、実施の形態１または２と同様である。本実施の形態によれば、電界緩和機能をさらに向上することができる。
図１２において、耐圧保持領域８は一重でなく、同心円で多重環状となるように形成されている。
それぞれの環状の領域は同一の不純物濃度でも良いし、異なっていても良い。
また、耐圧保持領域８はウェル領域６と同等のｐ型不純物濃度で形成してもよい。
この構成によれば、耐圧保持領域８からドリフト領域１９に横方向に空乏層が伸びるので、耐圧保持領域８だけでなくドリフト領域１９においても電界強度を持たすことができるため、より耐圧保持性能の向上が図れる。
尚、本発明の実施の形態２では本発明の実施の形態１または２と相違する部分について説明し、同一または対応する部分についての説明は省略した。
１ 半導体素子、２ 能動領域、３ 終端領域、４ エッジ領域、５ 半導体基板、６ ウェル領域、７ 緩和領域、８ 耐圧保持領域、９ チャネルストッパー領域、１０ 層間絶縁膜、１１ 第１の孔、１２ 第１フィールドプレート、１２ａ 最内周のプレート、１２ｂ ２周目のプレート、１２ｃ ３周目のプレート、１２ｄ 最外周のプレート、１２ｅ 第１追加プレート、１３ パッシベーション膜、１４ エミッタ電極、１５ 第２フィールドプレート、１５ａ 最内周の絶縁膜内プレート、１５ｂ ２周目の絶縁膜内プレート、１５ｃ 最外周の絶縁膜内プレート、１５ｄ 第２追加プレート、１６ バッファ領域、１７ コレクタ領域、１８ コレクタ電極、１９ ドリフト領域、２１ パターン。

Claims (8)

  1. 第１導電型の半導体基板と、
    前記半導体基板に設けられ、表面に表面電極が形成された能動領域と、
    前記半導体基板の表層部に前記能動領域を取り囲んで形成された第２導電型の耐圧保持領域と、
    前記耐圧保持領域の表面上に形成された絶縁膜と、
    直線部と前記直線部を連結するコーナー部とを有し、前記表面電極と電気的に接続された最内周のプレートと、前記半導体基板と電気的に接続された最外周のプレートと、を含む多重環状のプレートからなり、前記絶縁膜上に形成された第１フィールドプレートと、 を備え、
    前記最外周のプレートの第１外周曲線の前記コーナー部における第１曲率半径は、前記第１曲率半径の中心位置から前記直線部における前記第１外周曲線の延長線への垂線の距離と等しく、
    前記最外周のプレートより内側に配置された前記プレートの第２外周曲線の前記コーナー部における第２曲率半径の中心位置は、前記第１曲率半径の中心位置と等しく、
    前記第２曲率半径は、前記中心位置から前記直線部における前記第２外周曲線の延長線への垂線の距離より大きいこと、
    を特徴とする半導体装置。
  2. 前記第１フィールドプレートは、前記コーナー部における幅が前記直線部における幅よりも狭い前記最外周のプレートを備えていること、
    を特徴とする請求項１に記載の半導体装置。
  3. 前記第１フィールドプレートは、前記最外周のプレートより内側に、前記コーナー部における幅が前記直線部における幅と等しい前記プレートを備えていること、
    を特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１フィールドプレートは、前記最外周のプレートと前記最内周のプレートとの間に、前記コーナー部に第１追加プレートを設けたこと、
    を特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記第１追加プレートが、前記最内周プレートの１つ外側に設けられた前記プレートの内側に配置されたこと、
    を特徴とする請求項４に記載の半導体装置。
  6. 前記絶縁膜内に、前記第１フィールドプレートと対向し、直線部と前記直線部を連結するコーナー部とを有する多重環状のプレートからなる第２フィールドプレートを備えたこと、
    を特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記絶縁膜内に、前記第１フィールドプレートと対向し、直線部と前記直線部を連結するコーナー部とを有する多重環状のプレートからなる第２フィールドプレートを備え、
    前記第２フィールドプレートが、前記絶縁膜内に前記第１追加プレートと対向する第２追加プレートを備えたこと、
    を特徴とする請求項４または５に記載の半導体装置。
  8. 前記耐圧保持領域は、多重環状であること、
    を特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
JP2013078779A 2013-04-04 2013-04-04 半導体装置 Active JP6146097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013078779A JP6146097B2 (ja) 2013-04-04 2013-04-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013078779A JP6146097B2 (ja) 2013-04-04 2013-04-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2014203959A JP2014203959A (ja) 2014-10-27
JP6146097B2 true JP6146097B2 (ja) 2017-06-14

Family

ID=52354136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013078779A Active JP6146097B2 (ja) 2013-04-04 2013-04-04 半導体装置

Country Status (1)

Country Link
JP (1) JP6146097B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6199232B2 (ja) * 2014-04-22 2017-09-20 株式会社豊田中央研究所 半導体装置
CN106252393B (zh) * 2016-08-25 2019-04-12 电子科技大学 横向高压功率器件的结终端结构
CN106298874B (zh) * 2016-08-25 2019-08-02 电子科技大学 横向高压功率器件的结终端结构
WO2019043867A1 (ja) * 2017-08-31 2019-03-07 新電元工業株式会社 半導体装置
JP7150539B2 (ja) * 2018-09-15 2022-10-11 株式会社東芝 半導体装置
JP6887541B1 (ja) * 2020-02-21 2021-06-16 三菱電機株式会社 半導体装置
CN115312586B (zh) * 2022-09-01 2023-10-17 江苏长晶科技股份有限公司 一种碳化硅功率器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108771A (ja) * 1981-12-22 1983-06-28 Fujitsu Ltd 半導体装置
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
JP5391447B2 (ja) * 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2014203959A (ja) 2014-10-27

Similar Documents

Publication Publication Date Title
JP6146097B2 (ja) 半導体装置
JP5900503B2 (ja) 半導体装置
JP2009117634A (ja) 半導体装置
JP2015165541A (ja) 半導体装置
JP6408503B2 (ja) 半導体装置
JP2009088345A (ja) 半導体装置
JP2011249580A (ja) 半導体装置
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
US20160027866A1 (en) Semiconductor device
CN107623026B (zh) 半导体装置与其制造方法
JP2014120685A (ja) 半導体装置
JP2018060984A (ja) 半導体装置
JP2013161918A (ja) 半導体装置
TW201611274A (zh) 半導體裝置
JP6267108B2 (ja) ショットキーバリアダイオードとその製造方法
JP2019096732A (ja) 半導体装置
CN110223980B (zh) 半导体装置
JP6185504B2 (ja) 半導体装置
JP2016162776A (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
JP2014192433A (ja) 半導体装置
JP2013069784A (ja) 電力用半導体装置
JP2010238993A (ja) 半導体装置
JP2009043924A (ja) ダイオード
JP2017027977A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R151 Written notification of patent or utility model registration

Ref document number: 6146097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250