JP6887541B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6887541B1 JP6887541B1 JP2020027737A JP2020027737A JP6887541B1 JP 6887541 B1 JP6887541 B1 JP 6887541B1 JP 2020027737 A JP2020027737 A JP 2020027737A JP 2020027737 A JP2020027737 A JP 2020027737A JP 6887541 B1 JP6887541 B1 JP 6887541B1
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- semiconductor device
- outer peripheral
- end portion
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 133
- 230000001681 protective effect Effects 0.000 claims abstract description 141
- 238000009826 distribution Methods 0.000 claims abstract description 85
- 230000002093 peripheral effect Effects 0.000 claims abstract description 53
- 230000005684 electric field Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000008393 encapsulating agent Substances 0.000 claims description 18
- 230000007423 decrease Effects 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 10
- 230000036961 partial effect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 23
- 230000003247 decreasing effect Effects 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】半導体装置の耐圧保持領域部の電界強度分布を平坦化することで部分放電および沿面放電を抑制する。【解決手段】半導体基板１上の有効領域部Ａ１の端部からチップ外周端部Ａ３に至る耐圧保持領域部Ａ２に保護膜１５を設けた半導体装置１００において、保護膜１５を膜内において誘電率が変化する誘電体によって構成する。有効領域部Ａ１の端部からチップ外周端部Ａ３に至るまでの耐圧保持領域部Ａ２において、保護膜１５を設けない場合の電界強度が第一の傾斜分布を持つときに、保護膜１５の誘電率が第一の傾斜分布と同じ傾向の第二の傾斜分布を持つように保護膜１５の誘電率を調整することで、耐圧保持領域部Ａ２の全域における電界強度分布を平坦化させる。【選択図】図１
Description
本願は半導体装置に関するものである。
電力制御に用いられる半導体装置、すなわちパワー半導体装置では、高電圧を保持することが必要とされる。そのため、個片化された半導体基板の外周端部と半導体素子が形成された有効領域との間に、高電圧を保持するための耐圧保持領域部（無効領域）が設けられる。
一般的には、耐圧保持領域部には、高電圧を分担して保持する拡散層よりなる耐圧保持構造部が形成される。耐圧保持構造部には、例えば、FLR（Field Limiting Ring）構造、RESURF（REduced SURface Field）構造、VLD（Variation of Lateral Doping）構造などがある。半導体装置は半導体素子を囲む半導体基板の一主面に耐圧保持領域部を設けることによって高電圧の保持を可能としている。
一般的には、耐圧保持領域部には、高電圧を分担して保持する拡散層よりなる耐圧保持構造部が形成される。耐圧保持構造部には、例えば、FLR（Field Limiting Ring）構造、RESURF（REduced SURface Field）構造、VLD（Variation of Lateral Doping）構造などがある。半導体装置は半導体素子を囲む半導体基板の一主面に耐圧保持領域部を設けることによって高電圧の保持を可能としている。
しかし、半導体装置の中央部に位置する有効領域の端部から半導体基板の外周端部に至る耐圧保持領域部の幅を大きく形成するほどチップサイズが大きくなり、１枚の半導体ウエハから取れるチップ数が減少するため、チップコストが増加してしまう。そのため、耐圧保持領域部の幅を小さく形成することが求められている。とりわけ、次世代のパワー半導体装置として期待されている炭化珪素（SiC）半導体装置は、SiCウエハが高価であることに加え、結晶欠陥が多いことから、耐圧保持領域部の小型化が求められている。チップサイズが小さくなれば、チップコストおよび欠陥含有率を下げることができる。このように、従来においては、FLR構造、RESURF構造、VLD構造などを用いることで耐圧保持領域部の幅の縮小が図られてきた。
一方、耐圧保持領域部の幅が小さくなると、チップ外周端部と有効領域部との間の沿面距離が短くなるため、チップ外周端部と有効領域部との間で沿面放電が発生しやすくなる。そのため、耐圧保持領域部の幅を十分に確保できない半導体装置は、沿面放電を防止するために、例えば誘電率の値がより高い誘電体を用いて樹脂モールドパッケージを構成するなど、パッケージ封止材を工夫する必要が生じ、結果的にコストアップを招くことがあった。
また、耐圧保持領域部を覆う保護膜の上面に複数の溝部を設けることで、保護膜の上面に凹凸を形成して沿面距離を長くした半導体装置が開示されている（例えば、特許文献１参照）。
さらに、耐圧保持領域部を低抵抗膜で覆った構造の半導体装置が開示されている（例えば、特許文献２参照）。
さらに、耐圧保持領域部を低抵抗膜で覆った構造の半導体装置が開示されている（例えば、特許文献２参照）。
特許文献１の技術では、保護膜の上面に形成した溝部によって沿面距離を稼ぐことはできるが、保護膜の下地構造部において電界強度分布が傾斜分布を持つ場合に、耐圧保持領域部にて局所的な電界が発生し、部分放電に至る場合があった。
特許文献２では耐圧保持領域部を低抵抗膜で覆っているため、部分放電の発生を抑制することができるが、低抵抗膜を用いたことで沿面放電の進展に寄与するリーク電流が大きくなる可能性があり、放電の進展が生じやすいという問題があった。
特許文献２では耐圧保持領域部を低抵抗膜で覆っているため、部分放電の発生を抑制することができるが、低抵抗膜を用いたことで沿面放電の進展に寄与するリーク電流が大きくなる可能性があり、放電の進展が生じやすいという問題があった。
本願は、上記のような問題を解決するためになされたものであり、保護膜本来の機能として高絶縁性および応力緩和特性を確保しつつ、この保護膜を用いることにより有効領域部の端部から半導体基板の外周端部に至る耐圧保持領域部において沿面放電および部分放電を効果的に抑制することが可能な半導体装置を提供することを目的とする。
本願に係わる半導体装置は、半導体基板、上記半導体基板の一主面に形成された半導体層、上記半導体層に半導体素子が形成されてなる有効領域部、上記有効領域部の端部と上記半導体基板の外周端部との間に設けられた耐圧保持領域部、上記耐圧保持領域部を覆う誘電体により構成された保護膜を備え、上記耐圧保持領域部の上記有効領域部の端部から上記半導体基板の外周端部に至るまでの範囲において、上記保護膜を設けない場合の電界強度が第一の傾斜分布を持つときに、上記保護膜の誘電率が第二の傾斜分布を持ち、上記第一の傾斜分布と上記第二の傾斜分布とが同じ傾向を持つことを特徴とするものである。
本願の半導体装置によれば、耐圧保持領域部において、下地構造部の電界強度が第一の傾斜分布を持つ場合に、保護膜の誘電率を第一の傾斜分布と同じ傾向を持つ第二の傾斜分布となるように調整したことで電位勾配を平坦化することができる。そのため、保護膜を設けた耐圧保持領域部の電界強度分布を、保護膜を設けない場合の第一の傾斜分布よりも平滑化させることができ、部分放電、沿面放電を抑制することが可能である。
実施の形態１．
本願の実施の形態１による半導体装置１００について、図１から図６、図１２を用いて説明する。この半導体装置１００は、例えば電力制御に用いられるパワー半導体装置に適した構成であり、高電圧に耐えうる耐圧性能を備えている。もっとも、この半導体装置１００の構成部をパワー半導体装置以外の用途に用いることが可能であることは言うまでもない。
なお、図１２は、本願の比較例となる保護膜を備えない構造の半導体装置１００の要部断面図を示したものである。
本願の実施の形態１による半導体装置１００について、図１から図６、図１２を用いて説明する。この半導体装置１００は、例えば電力制御に用いられるパワー半導体装置に適した構成であり、高電圧に耐えうる耐圧性能を備えている。もっとも、この半導体装置１００の構成部をパワー半導体装置以外の用途に用いることが可能であることは言うまでもない。
なお、図１２は、本願の比較例となる保護膜を備えない構造の半導体装置１００の要部断面図を示したものである。
図１は実施の形態１による半導体装置１００の要部断面図であり、個片化された半導体基板１である半導体チップの端部近傍における、耐圧保持構造部を含む領域の断面を示している。例えば、半導体基板１の中央部（図１の左端部分）には半導体素子が形成された有効領域部Ａ１が、半導体基板１の外周部（図１の右端部分）にはチップ外周端部Ａ３（半導体基板１の外周端部）が、有効領域部Ａ１とチップ外周端部Ａ３との間には耐圧保持領域部Ａ２（耐電圧保持領域部）が位置している。この半導体装置１００は、例えば図示しないパッケージ封止材で封止された構造となっている。
図２は半導体装置１００の一主面側に形成された保護膜１５の平面形状を示す上面図である。
図３（ａ）および図３（ｂ）、図５（ａ）および図５（ｂ）、図６（ａ）および図６（ｂ）は、本願の半導体装置１００の特徴を説明する図であり、図３（ａ）および図３（ｂ）は電界強度および誘電率の最大値をとる位置が耐圧保持領域部Ａ２側にあり、右肩下がりとなる傾向を示す第一のパターンを、図５（ａ）および図５（ｂ）は電界強度および誘電率の最大値をとる位置がチップ外周端部Ａ３側にあり、右肩上がりの傾向を示す第二のパターンを、図６（ａ）および図６（ｂ）は電界強度および誘電率のピークが耐圧保持領域部Ａ２の中間的な位置にある傾向を示す第三のパターンの特徴を示している。
図２は半導体装置１００の一主面側に形成された保護膜１５の平面形状を示す上面図である。
図３（ａ）および図３（ｂ）、図５（ａ）および図５（ｂ）、図６（ａ）および図６（ｂ）は、本願の半導体装置１００の特徴を説明する図であり、図３（ａ）および図３（ｂ）は電界強度および誘電率の最大値をとる位置が耐圧保持領域部Ａ２側にあり、右肩下がりとなる傾向を示す第一のパターンを、図５（ａ）および図５（ｂ）は電界強度および誘電率の最大値をとる位置がチップ外周端部Ａ３側にあり、右肩上がりの傾向を示す第二のパターンを、図６（ａ）および図６（ｂ）は電界強度および誘電率のピークが耐圧保持領域部Ａ２の中間的な位置にある傾向を示す第三のパターンの特徴を示している。
ここで、図３（ａ）、図５（ａ）、図６（ａ）は、図１２に示す比較例のような、半導体装置１００に保護膜１５を形成しない場合の保護膜１５の下地構造部２０（フィールド絶縁膜１４の上面を含む領域部）における耐圧保持領域部Ａ２の電界強度分布（第一の傾斜分布）を示す説明図であり、縦軸は電界強度（電界Ｅ）を、横軸は有効領域部Ａ１の端部からチップ外周端部Ａ３に至る耐圧保持領域部Ａ２における位置をそれぞれ示している。
また、図３（ｂ）、図５（ｂ）、図６（ｂ）は、半導体装置１００に形成した保護膜１５の耐圧保持領域部Ａ２の誘電率分布（第二の傾斜分布）を示す説明図であり、縦軸は誘電率（誘電率ε）を、横軸は図３と同様に耐圧保持領域部Ａ２の位置をそれぞれ示している。
通常の保護膜は固有の誘電率を持っており膜内において誘電率は変化しないが、本願では、保護膜１５は膜内の位置に依存して電界強度に合わせて誘電率が変化するように調整されている。
また、図３（ｂ）、図５（ｂ）、図６（ｂ）は、半導体装置１００に形成した保護膜１５の耐圧保持領域部Ａ２の誘電率分布（第二の傾斜分布）を示す説明図であり、縦軸は誘電率（誘電率ε）を、横軸は図３と同様に耐圧保持領域部Ａ２の位置をそれぞれ示している。
通常の保護膜は固有の誘電率を持っており膜内において誘電率は変化しないが、本願では、保護膜１５は膜内の位置に依存して電界強度に合わせて誘電率が変化するように調整されている。
図４は、半導体装置１００に保護膜１５を形成した場合の耐圧保持領域部Ａ２の電界強度分布を示す説明図であり、縦軸および横軸は図３（ａ）、図５（ａ）、図６（ａ）と同様である。
本願においては、第一および第二の傾斜分布が同じ増減傾向を持ち、第一の傾斜分布の最大値またはピークをとる位置に保護膜１５の誘電率が最大値またはピークをとる位置が重ね合わせられる構造であるため、図４に示すように保護膜１５を備えた半導体装置１００の電界強度分布は平坦化される。
本願においては、第一および第二の傾斜分布が同じ増減傾向を持ち、第一の傾斜分布の最大値またはピークをとる位置に保護膜１５の誘電率が最大値またはピークをとる位置が重ね合わせられる構造であるため、図４に示すように保護膜１５を備えた半導体装置１００の電界強度分布は平坦化される。
次に、本願の実施の形態１の半導体装置１００の構造およびその作用についてより詳細に説明する。図１に示すように、この半導体装置１００は、半導体基板１およびその一主面上に形成されたエピタキシャル成長により成膜された半導体層であるエピタキシャル層２を備えている。このエピタキシャル層２は、半導体素子が形成された有効領域部Ａ１と、半導体チップの外周部であるチップ外周端部Ａ３と、有効領域部Ａ１とチップ外周端部Ａ３との間に配設された耐圧保持構造部を有する耐圧保持領域部Ａ２とに区別することができる。耐圧保持領域部Ａ２およびチップ外周端部Ａ３は、有効領域部Ａ１を取り囲むように設けられている。
この半導体装置１００では、例えば、有効領域部Ａ１に形成される半導体素子にN型MOSFETがある。この場合、半導体基板１およびエピタキシャル層２の導電型はN型に設定される。ここでは、半導体基板１およびエピタキシャル層２は炭化珪素（SiC）により形成されるものとする。ただし、半導体素子はN型MOSFETに限られるものではなく、P型MOSFETでもよいし、IGBT（Insulated Gate Bipolar Transistor）、ダイオードなどでもよい。また、半導体基板１およびエピタキシャル層２の材料は炭化珪素に限られることなく、他のワイドバンドギャップ半導体（窒化ガリウム（GaN）、ダイヤモンドなど）でもよい。また、シリコン（Si）を用いた半導体装置にも本願の構造を適用することが可能である。
有効領域部Ａ１においては、エピタキシャル層２の表層部には、P型のウェル領域３が選択的に形成されている。ウェル領域３の表層部には、N型のソース領域４と、高濃度のP型領域であるウェルコンタクト領域５とが形成されている。エピタキシャル層２のＮ型領域とソース領域４との間に挟まれたウェル領域３の部分が、MOSFETのチャネル領域となる。
エピタキシャル層２の上層には、チャネル領域の上方を覆うように、ゲート絶縁膜６が形成されており、ゲート絶縁膜６の上層にゲート電極７が形成されている。また、ゲート電極７の上層には層間絶縁膜８が形成されており、さらに層間絶縁膜８の上層にソース電極９が形成されている。ソース電極９は、層間絶縁膜８に開口されたコンタクトホールを介して、ソース領域４およびウェルコンタクト領域５に接続されている。また、半導体基板１の下面（裏面）に、ドレイン電極１０が配設されている。
一方、耐圧保持領域部Ａ２において、エピタキシャル層２の表層部には、電圧を保持するための終端構造として、P型の終端ウェル領域１１と、その外側に形成された耐圧保持構造部であるP型のＦＬＲ１３が設けられている。終端ウェル領域１１は、その表層部を開口するコンタクトホールを介してソース電極９に接続されており、その接続部分には高濃度のP型領域である終端ウェルコンタクト領域１２が形成されている。なお、耐圧保持領域部Ａ２に設ける耐圧保持構造部としては、FLR構造の他、RESURF構造、VLD構造、JTE（Junction Termination Extension）構造などを用いてもよい。
耐圧保持領域部Ａ２のエピタキシャル層２の上層にはフィールド絶縁膜１４が形成されており、半導体基板１の上にフィールド絶縁膜１４およびソース電極９等のパターンが形成されてなる下地構造部２０の上層に、ポリイミド等からなる保護膜１５が、耐圧保持領域部Ａ２を覆うように形成されている。
なお、保護膜１５の上層にはエポキシ樹脂等によって構成されるパッケージ封止材（図示せず）が積層される。なお、パッケージ封止材は固有の誘電率を持ち、その誘電率は一定である。
なお、保護膜１５の上層にはエポキシ樹脂等によって構成されるパッケージ封止材（図示せず）が積層される。なお、パッケージ封止材は固有の誘電率を持ち、その誘電率は一定である。
実施の形態１において、図２に示すように、保護膜１５は、保護膜内周端１５１から保護膜外周端１５２に至る断面において、上面が凹凸になるように溝部１６（トレンチ）が形成されている。
本願では、保護膜１５の誘電率分布の増減傾向を、比較例となる保護膜１５の下地構造部２０の電界強度分布の増減傾向に重ね合わせることで電界を抑制し、電子の加速を抑制するだけでなく、保護膜１５の上面に設けた凸部により、電子の経路に壁面部を設けて電子が進むことを阻害できるという効果が得られ、沿面放電の抑制において相乗効果を得ることができる。
本願では、保護膜１５の誘電率分布の増減傾向を、比較例となる保護膜１５の下地構造部２０の電界強度分布の増減傾向に重ね合わせることで電界を抑制し、電子の加速を抑制するだけでなく、保護膜１５の上面に設けた凸部により、電子の経路に壁面部を設けて電子が進むことを阻害できるという効果が得られ、沿面放電の抑制において相乗効果を得ることができる。
ここで、本願の半導体装置１００の特徴である保護膜１５の誘電率の傾斜分布について説明する。この保護膜１５は誘電体により構成され、有効領域部Ａ１の外側からチップ外周端部Ａ３に至るまでの耐圧保持領域部Ａ２の一定ではない電界強度分布（第一の傾斜分布）に対し、保護膜１５の誘電率が第一の傾斜分布と同じ増減傾向の誘電率分布（第二の傾斜分布）を持つように調整されたうえで成膜されている。
次に、本願の半導体装置１００の典型的な三つのパターンについて順次説明する。
まず、第一のパターンについて説明する。保護膜１５を備えない場合（図１２に示す比較例の構造の場合。保護膜として誘電率が膜内において均一である膜を形成した場合を含む。）、フィールド絶縁膜１４の上面を含む保護膜１５の下地構造部２０の電界強度分布が、図３（ａ）に示すような有効領域部Ａ１側の電界強度が局所的に高く、チップ外周端部Ａ３に近いほど低い右肩下がり（単調減少）の傾向を持つ電界強度分布（第一の傾斜分布）であったとする。その場合、電界強度が局所的に高い有効領域部Ａ１に近い耐圧保持領域部Ａ２の位置（図３（ａ）における左端部分）において部分放電等の不具合が生じやすくなる。
まず、第一のパターンについて説明する。保護膜１５を備えない場合（図１２に示す比較例の構造の場合。保護膜として誘電率が膜内において均一である膜を形成した場合を含む。）、フィールド絶縁膜１４の上面を含む保護膜１５の下地構造部２０の電界強度分布が、図３（ａ）に示すような有効領域部Ａ１側の電界強度が局所的に高く、チップ外周端部Ａ３に近いほど低い右肩下がり（単調減少）の傾向を持つ電界強度分布（第一の傾斜分布）であったとする。その場合、電界強度が局所的に高い有効領域部Ａ１に近い耐圧保持領域部Ａ２の位置（図３（ａ）における左端部分）において部分放電等の不具合が生じやすくなる。
そこで、例えば、図３（ａ）の電界強度分布に対応させて、耐圧保持領域部Ａ２において電界強度分布が一定となる（平滑化する）ように、保護膜１５の誘電率を図３（ｂ）に示すような有効領域部Ａ１側において誘電率が高く、チップ外周端部Ａ３側において誘電率が低くなるように、耐圧保持領域部Ａ２における保護膜１５の誘電率を傾斜分布させて構成する。つまり、この第一のパターンの場合には、有効領域部Ａ１の端部からチップ外周端部Ａ３に至るまでの耐圧保持領域部Ａ２において、保護膜１５を有効領域部Ａ１の外側からチップ外周端部Ａ３に至るまでに誘電率が単調減少する誘電体により形成することで対応する。
保護膜１５を備えない場合の耐圧保持領域部Ａ２の電界強度分布（第一の傾斜分布）と同じ増減傾向を持つ保護膜１５の誘電率分布（第二の傾斜分布）を採用することにより、局所的に電界強度が大きくなる位置に対して局所的に保護膜１５の誘電率が大きな部分を重ね合わせることができ、耐圧保持領域部Ａ２における電位勾配を緩和することができる。よって、保護膜１５の作用により、保護膜１５を形成しない場合と比較して、第一の傾斜分布の局所的に高い部分をより低く抑制することができ、フィールド絶縁膜１４の上面における耐圧保持領域部Ａ２の電界強度分布を図４のように平坦化させることができる。
これにより、有効領域部Ａ１とチップ外周端部Ａ３との間の、部分放電の発生と沿面放電の進展を抑制することができる。また、保護膜１５を誘電体（絶縁材料）で構成するため、沿面放電の進展に寄与するリーク電流は抵抗膜（半導電材料）を用いたものよりも遥かに小さく、沿面放電の進展を抑制することができる。
これにより、有効領域部Ａ１とチップ外周端部Ａ３との間の、部分放電の発生と沿面放電の進展を抑制することができる。また、保護膜１５を誘電体（絶縁材料）で構成するため、沿面放電の進展に寄与するリーク電流は抵抗膜（半導電材料）を用いたものよりも遥かに小さく、沿面放電の進展を抑制することができる。
次に、第一の傾斜分布となる下地構造部２０の電位勾配が上述の第一のパターンとは異なり、右肩上がり（単調増加）の傾向を持つ第二のパターンである場合について、図５（ａ）、図５（ｂ）を用いて説明する。
図５（ａ）に示すように、下地構造部２０の耐圧保持領域部Ａ２の電界強度分布が有効領域部Ａ１に近いほど低く、チップ外周端部Ａ３に近いほど高い傾向を持つ場合、図５（ｂ）に示すように、保護膜１５を、有効領域部Ａ１の外側からチップ外周端部Ａ３に至るまでに誘電率が単調増加する第二の傾斜分布を持つ誘電体により形成する。これにより、下地構造部２０の電界強度分布（第一の傾斜分布）の増減傾向と、保護膜１５の誘電率分布（第二の傾斜分布）の増減傾向を重ね合わせることができ、図４に示すように耐圧保持領域部Ａ２の電位勾配を平坦化させることが可能となる。
図５（ａ）に示すように、下地構造部２０の耐圧保持領域部Ａ２の電界強度分布が有効領域部Ａ１に近いほど低く、チップ外周端部Ａ３に近いほど高い傾向を持つ場合、図５（ｂ）に示すように、保護膜１５を、有効領域部Ａ１の外側からチップ外周端部Ａ３に至るまでに誘電率が単調増加する第二の傾斜分布を持つ誘電体により形成する。これにより、下地構造部２０の電界強度分布（第一の傾斜分布）の増減傾向と、保護膜１５の誘電率分布（第二の傾斜分布）の増減傾向を重ね合わせることができ、図４に示すように耐圧保持領域部Ａ２の電位勾配を平坦化させることが可能となる。
次に、第一の傾斜分布となる下地構造部２０の電位勾配が上述の第一、第二のパターンとは異なり、中間的な位置にピークがある傾向を持つ第三のパターンである場合について、図６（ａ）、図６（ｂ）を用いて説明する。
図６（ａ）に示すように、下地構造部２０の耐圧保持領域部Ａ２の電界強度分布（第一の傾斜分布）が有効領域部Ａ１とチップ外周端部Ａ３との間の中間的な位置、例えば中央部においてピークを持つ場合、図６（ｂ）に示すように、保護膜１５を、有効領域部Ａ１の外側から有効領域部Ａ１とチップ外周端部Ａ３との間の中間的な位置に至るまでに誘電率が単調増加し、その中間的な位置においてピークを持ち、そのピークからチップ外周端部Ａ３に至るまでに誘電率が単調減少する誘電率分布（第二の傾斜分布）を持つ誘電体により形成する。これにより、下地構造部２０の電界強度分布（第一の傾斜分布）のピークに、保護膜１５の誘電率分布（第二の傾斜分布）のピークを重ね合わせることができ、図４に示すように耐圧保持領域部Ａ２の電位勾配を平坦化させることが可能となる。
なお、図６（ａ）および図６（ｂ）では第一、第二の傾斜分布のピークが一つである例を示しているが、複数のピークを持つ場合は、少なくとも一つの位置または複数のピークの位置においてピーク同士が重なり合うよう保護膜１５の誘電率を調整するものとする。
図６（ａ）に示すように、下地構造部２０の耐圧保持領域部Ａ２の電界強度分布（第一の傾斜分布）が有効領域部Ａ１とチップ外周端部Ａ３との間の中間的な位置、例えば中央部においてピークを持つ場合、図６（ｂ）に示すように、保護膜１５を、有効領域部Ａ１の外側から有効領域部Ａ１とチップ外周端部Ａ３との間の中間的な位置に至るまでに誘電率が単調増加し、その中間的な位置においてピークを持ち、そのピークからチップ外周端部Ａ３に至るまでに誘電率が単調減少する誘電率分布（第二の傾斜分布）を持つ誘電体により形成する。これにより、下地構造部２０の電界強度分布（第一の傾斜分布）のピークに、保護膜１５の誘電率分布（第二の傾斜分布）のピークを重ね合わせることができ、図４に示すように耐圧保持領域部Ａ２の電位勾配を平坦化させることが可能となる。
なお、図６（ａ）および図６（ｂ）では第一、第二の傾斜分布のピークが一つである例を示しているが、複数のピークを持つ場合は、少なくとも一つの位置または複数のピークの位置においてピーク同士が重なり合うよう保護膜１５の誘電率を調整するものとする。
なお、保護膜１５の誘電率の傾斜分布（第二の傾斜分布）は、図３（ｂ）、図５（ｂ）、図６（ｂ）に示した有効領域部Ａ１からチップ外周端部Ａ３に向って横方向に誘電率を変えるだけでなく、電界強度分布を平坦化できれば、保護膜１５の厚み方向または厚み方向と幅方向の両方に誘電率が変化する誘電率を適用することも可能である。
保護膜１５の厚み方向に誘電率を変化させる例としては、例えば、下地構造部２０の表面部となるフィールド絶縁膜１４の上面において、最も誘電率が大きく、保護膜１５の上面において最も誘電率が小さくなるように調整することができる。このように、保護膜１５の形成厚さの範囲で電界強度が局所的に大きくなる高さに、保護膜１５の厚さの範囲で最も高い誘電率を持つ部分をマッチングさせることで、保護膜１５の膜厚方向においても電位勾配を平坦化させることが可能となる。
保護膜１５の厚み方向に誘電率を変化させる例としては、例えば、下地構造部２０の表面部となるフィールド絶縁膜１４の上面において、最も誘電率が大きく、保護膜１５の上面において最も誘電率が小さくなるように調整することができる。このように、保護膜１５の形成厚さの範囲で電界強度が局所的に大きくなる高さに、保護膜１５の厚さの範囲で最も高い誘電率を持つ部分をマッチングさせることで、保護膜１５の膜厚方向においても電位勾配を平坦化させることが可能となる。
また、保護膜１５は一続きの誘電体を用い、その誘電率を膜内で傾斜分布させたものを用いてもよいし、それぞれ誘電率が異なる２つ以上の誘電体を用いて分割した領域に割り当てた上で一体化し、全体として一つの膜とする構成でもよい。
ここで、２つ以上の誘電体を用いて保護膜１５を構成した場合、それぞれの誘電体の線膨張係数は同じであることが好ましい。しかし、局所的に高い電界強度を平坦化させることができれば、線膨張係数が異なっていても構わない。また、保護膜１５の線膨張係数は半導体基板１もしくはパッケージ封止材（図示せず）と同じ線膨張係数であることが望ましい。保護膜１５とパッケージ封止材の線膨張係数を同じ値とすることで、それらの界面における剥離を防止することができる。
ここで、２つ以上の誘電体を用いて保護膜１５を構成した場合、それぞれの誘電体の線膨張係数は同じであることが好ましい。しかし、局所的に高い電界強度を平坦化させることができれば、線膨張係数が異なっていても構わない。また、保護膜１５の線膨張係数は半導体基板１もしくはパッケージ封止材（図示せず）と同じ線膨張係数であることが望ましい。保護膜１５とパッケージ封止材の線膨張係数を同じ値とすることで、それらの界面における剥離を防止することができる。
また、溝部１６の形状は図２のように有効領域部Ａ１を囲むようにリング状に形成してもよいし、沿面長を長くすることができれば、有効領域部Ａ１を囲むような渦巻状に形成してもよく、適宜変形して配設させることが可能である。
実施の形態２．
図７は、実施の形態２に関わる半導体装置１００の保護膜１５の上面図である。
この実施の形態２による半導体装置１００は、実施の形態１による半導体装置１００に対し、保護膜１５の溝部１６の平面形状を、市松模様の形状（またはモザイク状）に形成した点において異なる。溝部１６の平面形状を市松模様の形状とした場合、例えば、平面形状が四角形の溝部１６が、図７に示すように、隣接する２つの溝部１６は各角部において互いに点接触し、溝部１６が形成されていない保護膜１５の上面を持つ四角形の領域と溝部１６とは互いに辺にて接触するように構成されている。この場合、保護膜内周端１５１から保護膜外周端１５２に至る断面では、図１に示すような凹凸が連続する表面形状を実現でき、沿面距離を稼ぐことができる。
図７は、実施の形態２に関わる半導体装置１００の保護膜１５の上面図である。
この実施の形態２による半導体装置１００は、実施の形態１による半導体装置１００に対し、保護膜１５の溝部１６の平面形状を、市松模様の形状（またはモザイク状）に形成した点において異なる。溝部１６の平面形状を市松模様の形状とした場合、例えば、平面形状が四角形の溝部１６が、図７に示すように、隣接する２つの溝部１６は各角部において互いに点接触し、溝部１６が形成されていない保護膜１５の上面を持つ四角形の領域と溝部１６とは互いに辺にて接触するように構成されている。この場合、保護膜内周端１５１から保護膜外周端１５２に至る断面では、図１に示すような凹凸が連続する表面形状を実現でき、沿面距離を稼ぐことができる。
このように、溝部１６を市松模様の形状に設けることで保護膜１５の凹部と凸部の境界部を実施の形態１のようなリング状のものよりも増大させることにより、保護膜１５の上面の面積を稼ぐことができるため、保護膜１５の上層にパッケージ封止材を積層した際に保護膜１５とパッケージ封止材との密着強度を増大させることが可能である。また、保護膜１５の凸部のアンカー効果により、パッケージ封止材の密着性を向上させることができるため、パッケージ封止材の剥離等の不具合の発生を抑制することができる。
実施の形態３．
図８は、実施の形態３に係る半導体装置１００の構成を示す図であり、半導体チップの端部近傍の断面を示している。
本願の実施の形態３による半導体装置１００は、実施の形態１および２に対し、保護膜１５の角部１７をＣ面取り形状とした点で異なる。
保護膜１５の角部１７をＣ面取り形状（平面に面取りした形状）にしたことで、パッケージ封止材（図示せず）の応力集中を抑制でき、これによりクラック、剥離等の不具合の発生が抑えられため、半導体装置１００の絶縁性能の劣化が抑制される効果がある。
なお、図８では角部１７をＣ面取り形状としているが、Ｒ形状（または、製造時に自然に形成される曲面形状）としても良い。
図８は、実施の形態３に係る半導体装置１００の構成を示す図であり、半導体チップの端部近傍の断面を示している。
本願の実施の形態３による半導体装置１００は、実施の形態１および２に対し、保護膜１５の角部１７をＣ面取り形状とした点で異なる。
保護膜１５の角部１７をＣ面取り形状（平面に面取りした形状）にしたことで、パッケージ封止材（図示せず）の応力集中を抑制でき、これによりクラック、剥離等の不具合の発生が抑えられため、半導体装置１００の絶縁性能の劣化が抑制される効果がある。
なお、図８では角部１７をＣ面取り形状としているが、Ｒ形状（または、製造時に自然に形成される曲面形状）としても良い。
実施の形態４．
図９は、実施の形態４に係る半導体装置１００の構成を示す図であり、半導体チップの端部近傍の断面を示している。
本願の実施の形態４による半導体装置１００は、実施の形態１に対し、保護膜１５にフィールド絶縁膜１４の上面を露出させるような溝部１６ｂを形成している点で異なる。耐圧保持領域部Ａ２に位置する保護膜１５は、複数の分割された保護膜１５ａが断続的に並べられ、それら複数の保護膜１５ａによって一まとまりの保護膜１５が構成されている。図９の例では、保護膜１５ａの４つの断面が示されており、隣り合う保護膜１５ａの間には各々溝部１６ｂが設けられている。
図９は、実施の形態４に係る半導体装置１００の構成を示す図であり、半導体チップの端部近傍の断面を示している。
本願の実施の形態４による半導体装置１００は、実施の形態１に対し、保護膜１５にフィールド絶縁膜１４の上面を露出させるような溝部１６ｂを形成している点で異なる。耐圧保持領域部Ａ２に位置する保護膜１５は、複数の分割された保護膜１５ａが断続的に並べられ、それら複数の保護膜１５ａによって一まとまりの保護膜１５が構成されている。図９の例では、保護膜１５ａの４つの断面が示されており、隣り合う保護膜１５ａの間には各々溝部１６ｂが設けられている。
ここで、例えば、複数の保護膜１５ａは各々異なる誘電率の誘電体によって構成され、それら保護膜１５ａの誘電率は、図３（ｂ）に示す第二の傾斜分布の耐圧保持領域部Ａ２内の位置に対応する誘電率を各々採用することができる。また、保護膜１５ａの誘電率はパッケージ封止材の誘電率とは異なるように調整されている。
なお、溝部１６ｂに位置する部分には保護膜１５が形成されておらず、保護膜１５の誘電率は計測できないため、図３（ｂ）等に例示する第二の傾斜分布には溝部１６ｂの形成範囲に該当する部分に保護膜１５の誘電率のデータを当てはめることはできない。しかし、実際の構造にあっては、溝部１６ｂにはパッケージ封止材が埋入されるため、パッケージ封止材の誘電率が当てはまる状態となる。
そこで、例えば、保護膜１５とパッケージ封止材との両方の誘電率を第二の傾斜分布に当てはめた上で、電界を平滑化して第二の傾斜分布の傾向をとらえてもよい。
また、図９では耐圧保持領域部Ａ２の保護膜１５に複数の溝部１６ｂを形成した例を示しているが、溝部１６ｂの形成箇所は１箇所だけであってもよいことは言うまでもない。
そこで、例えば、保護膜１５とパッケージ封止材との両方の誘電率を第二の傾斜分布に当てはめた上で、電界を平滑化して第二の傾斜分布の傾向をとらえてもよい。
また、図９では耐圧保持領域部Ａ２の保護膜１５に複数の溝部１６ｂを形成した例を示しているが、溝部１６ｂの形成箇所は１箇所だけであってもよいことは言うまでもない。
このように、各々の保護膜１５ａをパッケージ封止材と異なる誘電率を適用して部分的に形成することにより、保護膜１５ａとパッケージ封止材とで電位分担することができるため、実施の形態１と同様に電界集中を抑制し、部分放電の発生および沿面放電の進展を抑制することができる。
一方で、保護膜１５ａは耐圧保持領域部Ａ２の全面ではなく溝部１６ｂ以外の領域に形成すればよいため、保護膜１５の材料を削減できると同時に、作業工数を削減することができる。
一方で、保護膜１５ａは耐圧保持領域部Ａ２の全面ではなく溝部１６ｂ以外の領域に形成すればよいため、保護膜１５の材料を削減できると同時に、作業工数を削減することができる。
実施の形態５．
図１０は、実施の形態５に係る半導体装置１００の構成を示す図であり、半導体チップの端部近傍の断面を示している。
本願の実施の形態５による半導体装置１００は、実施の形態１に対し、保護膜１５ａの上面の溝部１６に対応する領域に、保護膜１５よりも膜厚が小さい保護膜１５ｂを形成することで、二種類の高さの保護膜１５ａと１５ｂとを組み合わせて一つの保護膜１５を構成した点において異なる。
保護膜１５ａおよび１５ｂはそれぞれ誘電率が異なる材料が充填された複数台の成形機（注入器）を用いてポッティングによって分割して形成することが可能である。
このように、保護膜１５ａと１５ｂとを別のパーツとして形成することによっても、それらの厚さを異ならせたことで、実施の形態１と同様に保護膜１５の上面に凹凸を設けることが可能である。
図１０は、実施の形態５に係る半導体装置１００の構成を示す図であり、半導体チップの端部近傍の断面を示している。
本願の実施の形態５による半導体装置１００は、実施の形態１に対し、保護膜１５ａの上面の溝部１６に対応する領域に、保護膜１５よりも膜厚が小さい保護膜１５ｂを形成することで、二種類の高さの保護膜１５ａと１５ｂとを組み合わせて一つの保護膜１５を構成した点において異なる。
保護膜１５ａおよび１５ｂはそれぞれ誘電率が異なる材料が充填された複数台の成形機（注入器）を用いてポッティングによって分割して形成することが可能である。
このように、保護膜１５ａと１５ｂとを別のパーツとして形成することによっても、それらの厚さを異ならせたことで、実施の形態１と同様に保護膜１５の上面に凹凸を設けることが可能である。
実施の形態６．
図１１は、実施の形態６に係る半導体装置１００の構成を示す図であり、半導体チップの端部近傍の断面を示している。
本願の実施の形態６による半導体装置１００は、実施の形態１に対し、保護膜１５をチップ端部１８まで延在させ、チップ外周端部Ａ３の上面および半導体基板１の外周側端面部を覆う保護膜延在部１５ｃを形成した点で異なる。
保護膜延在部１５ｃを形成したことで、チップ端部１８を保護膜１５によって覆うことができ、保護膜延在部１５ｃを設けない場合よりも電位分担領域を拡大することができる。そのため、保護膜延在部１５ｃを設けない場合よりも部分放電の発生と沿面放電の進展を抑制することが可能となる。同時に、チップ端部１８の応力集中を緩和できるため、クラック、剥離等の不具合を抑制することが可能となる。
図１１は、実施の形態６に係る半導体装置１００の構成を示す図であり、半導体チップの端部近傍の断面を示している。
本願の実施の形態６による半導体装置１００は、実施の形態１に対し、保護膜１５をチップ端部１８まで延在させ、チップ外周端部Ａ３の上面および半導体基板１の外周側端面部を覆う保護膜延在部１５ｃを形成した点で異なる。
保護膜延在部１５ｃを形成したことで、チップ端部１８を保護膜１５によって覆うことができ、保護膜延在部１５ｃを設けない場合よりも電位分担領域を拡大することができる。そのため、保護膜延在部１５ｃを設けない場合よりも部分放電の発生と沿面放電の進展を抑制することが可能となる。同時に、チップ端部１８の応力集中を緩和できるため、クラック、剥離等の不具合を抑制することが可能となる。
本開示は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
１ 半導体基板、 ２ エピタキシャル層、 ３ ウェル領域、 ４ ソース領域、 ５ ウェルコンタクト領域、 ６ ゲート絶縁膜、 ７ ゲート電極、 ８ 層間絶縁膜、 ９ ソース電極、 １０ ドレイン電極、 １１ 終端ウェル領域、 １２ 終端ウェルコンタクト領域、 １３ ＦＬＲ、 １４ フィールド絶縁膜、 １５、１５ａ、１５ｂ 保護膜、 １５ｃ 保護膜延在部、 １６、１６ｂ 溝部、 １７ 角部、 １８ チップ端部、 ２０ 下地構造部、 １００ 半導体装置、 １５１ 保護膜内周端、 １５２ 保護膜外周端
Claims (13)
- 半導体基板、
上記半導体基板の一主面に形成された半導体層、
上記半導体層に半導体素子が形成されてなる有効領域部、
上記有効領域部の端部と上記半導体基板の外周端部との間に設けられた耐圧保持領域部、
上記耐圧保持領域部を覆う誘電体により構成された保護膜を備え、
上記耐圧保持領域部の上記有効領域部の端部から上記半導体基板の外周端部に至るまでの範囲において、上記保護膜を設けない場合の電界強度が第一の傾斜分布を持つときに、上記保護膜の誘電率が第二の傾斜分布を持ち、上記第一の傾斜分布と上記第二の傾斜分布とが同じ傾向を持つことを特徴とする半導体装置。 - 上記耐圧保持領域部の電界強度の増減を示す上記第一の傾斜分布が、上記有効領域部の端部から上記半導体基板の外周端部に至るまでに単調減少する傾向を持つときに、上記保護膜の誘電率の増減を示す上記第二の傾斜分布が、上記有効領域部の端部から上記半導体基板の外周端部に至るまでに単調減少する傾向を持つことを特徴とする請求項１記載の半導体装置。
- 上記耐圧保持領域部の電界強度の増減を示す上記第一の傾斜分布が、上記有効領域部の端部から上記半導体基板の外周端部に至るまでに単調増加する傾向を持つときに、上記保護膜の誘電率の増減を示す上記第二の傾斜分布が、上記有効領域部の端部から上記半導体基板の外周端部に至るまでに単調増加する傾向を持つことを特徴とする請求項１記載の半導体装置。
- 上記耐圧保持領域部の電界強度の増減を示す上記第一の傾斜分布が、上記有効領域部の端部から上記半導体基板の外周端部に至るまでの中間の位置にピークがある傾向を持つときに、上記保護膜の誘電率の増減を示す上記第二の傾斜分布が、上記有効領域部の端部から上記半導体基板の外周端部に至るまでの中間の位置にピークがある傾向を持つことを特徴とする請求項１記載の半導体装置。
- 上記第一の傾斜分布のピークと上記第二の傾斜分布のピークは、上記耐圧保持領域部の上記有効領域部の端部から上記半導体基板の外周端部に至る範囲の少なくとも一つの位置において重なり合うことを特徴とする請求項４記載の半導体装置。
- 上記保護膜の上面部は、上記有効領域部の端部から上記半導体基板の外周端部に至る断面が凹凸形状に形成されたことを特徴とする請求項１から５のいずれか一項記載の半導体装置。
- 上記保護膜の上面部の凹部を構成する溝部の平面形状は、上記有効領域部の外周を囲むリング形状、あるいは、市松模様の形状に構成されたことを特徴とする請求項６記載の半導体装置。
- 上記保護膜は、曲面または平面に面取りされてなる角部を有することを特徴とする請求項６または請求項７記載の半導体装置。
- 上記半導体層の上記一主面を覆う、上記保護膜とは誘電率が異なるパッケージ封止材を備え、
上記保護膜は、上記耐圧保持領域部のうち、上記有効領域部の端部から上記半導体基板の外周端部に至る範囲において断続的に形成され、上記保護膜が形成されない溝部に上記パッケージ封止材を埋入させた構成であることを特徴とする請求項１から５のいずれか一項記載の半導体装置。 - 上記保護膜は、一続きの膜あるいは、誘電率が異なる複数の膜を一体化させた膜により構成されたことを特徴とする請求項１から９のいずれか一項記載の半導体装置。
- 上記保護膜は、上記半導体基板の外周端部の上面に延在して形成されるとともに、上記半導体基板の外周側端面部を覆う形状に構成されたことを特徴とする請求項１から１０のいずれか一項記載の半導体装置。
- 上記保護膜の誘電率は、上記保護膜の厚み方向に変化する構成であることを特徴とする請求項１から１１のいずれか一項記載の半導体装置。
- 上記半導体基板は炭化珪素によって構成されたことを特徴とする請求項１から１２のいずれか一項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020027737A JP6887541B1 (ja) | 2020-02-21 | 2020-02-21 | 半導体装置 |
| CN202110160721.9A CN113299612B (zh) | 2020-02-21 | 2021-02-05 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020027737A JP6887541B1 (ja) | 2020-02-21 | 2020-02-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6887541B1 true JP6887541B1 (ja) | 2021-06-16 |
| JP2021132171A JP2021132171A (ja) | 2021-09-09 |
Family
ID=76310219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020027737A Active JP6887541B1 (ja) | 2020-02-21 | 2020-02-21 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6887541B1 (ja) |
| CN (1) | CN113299612B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023033047A1 (ja) * | 2021-09-03 | 2023-03-09 | 株式会社デンソー | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2870553B2 (ja) * | 1990-11-08 | 1999-03-17 | 富士電機株式会社 | 高耐圧半導体装置 |
| CN1189945C (zh) * | 2002-08-29 | 2005-02-16 | 电子科技大学 | 用高介电系数膜的表面(横向)耐压结构 |
| JP4473201B2 (ja) * | 2004-09-28 | 2010-06-02 | シャープ株式会社 | 電子デバイス |
| US7566917B2 (en) * | 2004-09-28 | 2009-07-28 | Sharp Kabushiki Kaisha | Electronic device and heterojunction FET |
| JP2011165924A (ja) * | 2010-02-10 | 2011-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| JP5638846B2 (ja) * | 2010-06-14 | 2014-12-10 | 古河電気工業株式会社 | 電界効果トランジスタ |
| JP6146097B2 (ja) * | 2013-04-04 | 2017-06-14 | 三菱電機株式会社 | 半導体装置 |
| JP2014204067A (ja) * | 2013-04-09 | 2014-10-27 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2015019014A (ja) * | 2013-07-12 | 2015-01-29 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| US10361266B2 (en) * | 2014-06-09 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| JPWO2018078799A1 (ja) * | 2016-10-28 | 2019-01-10 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
-
2020
- 2020-02-21 JP JP2020027737A patent/JP6887541B1/ja active Active
-
2021
- 2021-02-05 CN CN202110160721.9A patent/CN113299612B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023033047A1 (ja) * | 2021-09-03 | 2023-03-09 | 株式会社デンソー | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113299612B (zh) | 2024-04-19 |
| CN113299612A (zh) | 2021-08-24 |
| JP2021132171A (ja) | 2021-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4810072B2 (ja) | 窒素化合物含有半導体装置 | |
| JP6219704B2 (ja) | 半導体装置 | |
| JP4913336B2 (ja) | 半導体装置 | |
| JP3721172B2 (ja) | 半導体装置 | |
| US9349811B2 (en) | Field plate configuration of a semiconductor device | |
| KR101121045B1 (ko) | 반도체장치 | |
| WO2011129443A1 (ja) | 半導体装置 | |
| KR101206382B1 (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| JP2011049393A (ja) | 半導体装置及びその製造方法 | |
| KR101236498B1 (ko) | 전력 반도체장치 | |
| US9985125B1 (en) | Silicon carbide semiconductor device | |
| JP6887541B1 (ja) | 半導体装置 | |
| JP6960602B2 (ja) | 炭化珪素半導体装置 | |
| JP2024050746A (ja) | 電界抑制が向上させられた高電圧半導体装置を製作する方法 | |
| JP7258124B2 (ja) | 半導体装置および半導体モジュール | |
| JP2011040431A (ja) | 半導体装置およびその製造方法 | |
| JP7350373B2 (ja) | 炭化シリコンデバイス | |
| JP7149907B2 (ja) | 半導体装置および半導体素子 | |
| JP6267102B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6781667B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009111081A (ja) | 半導体装置 | |
| US20200194548A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN113039649A (zh) | 半导体装置 | |
| JP2012054435A (ja) | 電力用半導体装置及びその製造方法 | |
| US20220140132A1 (en) | Passivation structures for semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210518 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6887541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |