CN113299612B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN113299612B CN113299612B CN202110160721.9A CN202110160721A CN113299612B CN 113299612 B CN113299612 B CN 113299612B CN 202110160721 A CN202110160721 A CN 202110160721A CN 113299612 B CN113299612 B CN 113299612B
- Authority
- CN
- China
- Prior art keywords
- protective film
- semiconductor device
- semiconductor substrate
- outer peripheral
- peripheral end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 230000001681 protective effect Effects 0.000 claims abstract description 145
- 238000009826 distribution Methods 0.000 claims abstract description 85
- 230000002093 peripheral effect Effects 0.000 claims abstract description 51
- 230000005684 electric field Effects 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000007423 decrease Effects 0.000 claims description 15
- 239000003566 sealing material Substances 0.000 claims description 15
- 238000005538 encapsulation Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 230000036961 partial effect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 18
- 239000003989 dielectric material Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明通过使半导体装置的耐压保持区域部的电场强度分布平坦化来抑制局部放电和沿面放电。在从半导体基板(1)上的有效区域部(A1)的端部到芯片外周端部(A3)的耐压保持区域部(A2)中设有保护膜(15)的半导体装置(100)中，利用介电常数在膜内变化的电介质来构成保护膜(15)。在从有效区域部(A1)的端部到芯片外周端部(A3)为止的耐压保持区域部(A2)中，当未设置保护膜(15)的情况下的电场强度具有第一倾斜分布时，通过对保护膜(15)的介电常数进行调整以使得保护膜(15)的介电常数具有与第一倾斜分布相同的倾向的第二倾斜分布，从而能使耐压保持区域部(A2)整个区域中的电场强度分布平坦化。
Description
技术领域
本申请涉及半导体装置。
背景技术
用于功率控制的半导体装置、即功率半导体装置中，需要保持高电压。因此，在分割后的半导体基板的外周端部与形成有半导体元件的有效区域之间，设有用于保持高电压的耐压保持区域部(无效区域)。
一般情况下，耐压保持区域部中形成由分担高电压并保持的扩散层所构成的耐压保持构造部。耐压保持构造部例如有FLR(Field Limiting Ring：场限环)构造、RESURF(REduced SUrface Field：降低表面电场)构造、VLD(Variation of Lateral Doping：横向掺杂变化)构造等。半导体装置能通过在包围半导体元件的半导体基板的一个主面上设置耐压保持区域部来保持高电压。
然而，将从位于半导体装置的中央部的有效区域的端部到半导体基板的外周端部的耐压保持区域部的宽度形成得越大，则芯片尺寸变得越大，从1块半导体晶圆取出的芯片数减少，因此芯片成本增加。因此，要求将耐压保持区域部的宽度形成得较小。特别是在作为下一代功率半导体装置被期待的碳化硅(SiC)半导体装置中，除了SiC晶圆较为昂贵以外，结晶缺陷也较多，因此要求耐压保持区域部的小型化。若芯片尺寸变小，则能降低芯片成本和缺陷含有率。由此，现有技术中，通过使用FLR构造、RESURF构造、VLD构造等来实现耐压保持区域部的宽度的缩小。
另一方面，若耐压保持区域部的宽度变小，则芯片外周端部与有效区域部之间的爬电距离变短，因此，在芯片外周端部与有效区域部之间容易发生沿面放电。因此，在无法充分确保耐压保持区域部的宽度的半导体装置中，为了防止沿面放电，例如，使用介电常数的值更高的电介质来构成树脂模塑封装等，需要在封装密封材料上下功夫，其结果是，有时会导致成本上升。
此外，公开了一种半导体装置，通过在覆盖耐压保持区域部的保护膜的上表面设置多个槽部，从而在保护膜的上表面形成凹凸并使爬电距离变长(例如，参照专利文献1)。
并且，公开了一种用低电阻膜覆盖耐压保持区域部的构造的半导体装置(例如，参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本专利特开2014-204067号公报
专利文献2：日本专利特开平4－212468号公报
发明内容
发明所要解决的技术问题
专利文献1的技术中，能利用形成在保护膜的上表面的槽部来争取爬电距离，但在保护膜的基底构造部中电场强度分布具有倾斜分布的情况下，有时在耐压保持区域部中产生局部电场，甚至发生局部放电。
专利文献2中，用低电阻膜覆盖了耐压保持区域部，因此能抑制局部放电的产生，但由于使用了低电阻膜，有助于沿面放电的进展的漏电流有可能变大，存在容易发生放电的进展的问题。
本申请是为了解决上述问题而完成的，其目的在于提供一种半导体装置，其中，作为保护膜原本的功能确保高绝缘性和应力缓和特性，并能通过使用该保护膜从而在从有效区域部的端部到半导体基板的外周端部的耐压保持区域部中有效地抑制沿面放电和局部放电。
解决技术问题所采用的技术方案
本申请所涉及的半导体装置的特征在于，包括：半导体基板；形成于所述半导体基板的一个主面的半导体层；在所述半导体层形成半导体元件而成的有效区域部；设置在所述有效区域部的端部与所述半导体基板的外周端部之间的耐压保持区域部；以及由覆盖所述耐压保持区域部的电介质所构成的保护膜，从所述耐压保持区域部的所述有效区域部的端部到所述半导体基板的外周端部的范围内，当未设置所述保护膜的情况下的电场强度具有第一倾斜分布时，所述保护膜的介电常数具有第二倾斜分布，且所述第一倾斜分布与所述第二倾斜分布具有相同的倾向。
发明效果
根据本申请的半导体装置，在耐压保持区域部中，当基底构造部的电场强度具有第一倾斜部分时，通过对保护膜的介电常数进行调整以使得成为具有与第一倾斜分布相同的倾向的第二倾斜分布，从而能使电位梯度平坦化。因此，能使设有保护膜的耐压保持区域部的电场强度分布相比于未设置保护膜的情况下的第一倾斜分布更为平滑化，能抑制局部放电、沿面放电。
附图说明
图1是实施方式1所涉及的半导体装置的主要部分剖视图。
图2是实施方式1所涉及的半导体装置的保护膜的俯视图。
图3是对实施方式1的第一模式进行说明的图，图3(a)是示出不具备成为保护膜的基底构造部的保护膜的耐压保持区域部的电场强度分布的图，图3(b)是示出保护膜的耐压保持区域部的介电常数分布的图。
图4是示出具备实施方式1所涉及的保护膜的耐压保持区域部的电场强度分布的图。
图5是对实施方式1的第二模式进行说明的图，图5(a)是示出不具备成为保护膜的基底构造部的保护膜的耐压保持区域部的电场强度分布的图，图5(b)是示出保护膜的耐压保持区域部的介电常数分布的图。
图6是对实施方式1的第三模式进行说明的图，图6(a)是示出不具备成为保护膜的基底构造部的保护膜的耐压保持区域部的电场强度分布的图，图6(b)是示出保护膜的耐压保持区域部的介电常数分布的图。
图7是实施方式2所涉及的半导体装置的保护膜的俯视图。
图8是实施方式3所涉及的半导体装置的主要部分剖视图。
图9是实施方式4所涉及的半导体装置的主要部分剖视图。
图10是实施方式5所涉及的半导体装置的主要部分剖视图。
图11是实施方式6所涉及的半导体装置的主要部分剖视图。
图12是不具备成为比较例的保护膜的半导体装置的主要部分剖视图。
具体实施方式
实施方式1.
关于本申请的实施方式1所涉及的半导体装置100，使用图1至图6、图12来进行说明。该半导体装置100例如是适合于在功率控制中使用的功率半导体装置的结构，具备能够承受高电压的耐压性能。不过，当然可以将该半导体装置100的结构部用于功率半导体装置以外的用途。
另外，图12示出不具备成为本申请的比较例的保护膜的构造的半导体装置100的主要部分剖视图。
图1是实施方式1所涉及的半导体装置100的主要部分剖视图，示出了分割后的半导体基板1即半导体芯片的端部附近的、包含耐压保持构造部的区域的截面。例如，形成有半导体元件的有效区域部A1位于半导体基板1的中央部(图1的左端部分)，芯片外周端部A3(半导体基板1的外周端部)位于半导体基板1的外周部(图1的右端部分)，耐压保持区域部A2(耐电压保持区域部)位于有效区域部A1与芯片外周端部A3之间。该半导体装置100例如成为被未图示的封装密封材料所密封的构造。
图2是示出形成在半导体装置100的一个主面侧的保护膜15的平面形状的俯视图。
图3(a)和图3(b)、图5(a)和图5(b)、图6(a)和图6(b)是对本申请的半导体装置100的特征进行说明的图，图3(a)和图3(b)示出电场强度和介电常数取最大值的位置位于耐压保持区域部A2侧、且呈向右下降的倾向的第一模式，图5(a)和图5(b)示出电场强度和介电常数取最大值的位置位于芯片外周端部A3侧、且呈向右上升的倾向的第二模式，图6(a)和图6(b)示出电场强度和介电常数的峰值位于耐压保持区域部A2的中间位置的倾向的第三模式的特征。
这里，图3(a)、图5(a)、图6(a)是示出图12所示的比较例那样的、未对半导体装置100形成保护膜15的情况下的保护膜15的基底构造部20(包含场绝缘膜14的上表面的区域部)中的耐压保持区域部A2的电场强度分布(第一倾斜分布)的说明图，纵轴示出电场强度(电场E)，横轴示出从有效区域部A1的端部到芯片外周端部A3的耐压保持区域部A2的位置。
此外，图3(b)、图5(b)、图6(b)是示出形成于半导体装置100的保护膜15的耐压保持区域部A2的介电常数分布(第二倾斜分布)的说明图，纵轴示出介电常数(介电常数ε)，横轴与图3同样地示出耐压保持区域部A2的位置。
通常的保护膜具有固有的介电常数，在膜内，介电常数不发生变化，但本申请中，对保护膜15进行调整，以使得介电常数依赖于膜内的位置并根据电场强度而变化。
图4是示出对半导体装置100形成了保护膜15的情况下的耐压保持区域部A2的电场强度分布的说明图，纵轴和横轴与图3(a)、图5(a)、图6(a)相同。
本申请中，第一和第二倾斜分布具有相同的增减倾向，是保护膜15的介电常数取最大值或峰值的位置与第一倾斜分布取最大值或峰值的位置重合的构造，因此，如图4所示，具备保护膜15的半导体装置100的电场强度分布得以平坦化。
接着，对本申请的实施方式1的半导体装置100的构造及其作用进行更为详细的说明。如图1所示，该半导体装置100包括半导体基板1和外延层2，该外延层2是形成在半导体基板1的一个主面上并通过外延生长而成膜的半导体层。该外延层2可以区分为：形成有半导体元件的有效区域部A1；作为半导体芯片的外周部的芯片外周端部A3；以及具有配置在有效区域部A1与芯片外周端部A3之间的耐压保持构造部的耐压保持区域部A2。耐压保持区域部A2和芯片外周端部A3设为将有效区域部A1包围。
该半导体装置100中，例如，形成于有效区域部A1的半导体元件中有N型MOSFET。该情况下，半导体基板1和外延层2的导电类型被设定为N型。这里，半导体基板1和外延层2设为由碳化硅(SiC)所形成。其中，半导体元件并不限于N型MOSFET，可以是P型MOSFET，也可以是IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、二极管等。此外，半导体基板1和外延层2的材料并不限于碳化硅，也可以是其它宽带隙半导体(氮化镓(GaN)、金刚石等)。此外，使用了硅(Si)的半导体装置也能应用本申请的构造。
有效区域部A1中，在外延层2的表层部选择性地形成有P型阱区域3。阱区域3的表层部形成有N型的源极区域4、以及作为高浓度的P型区域的阱接触区域5。夹在外延层2的N型区域与源极区域4之间的阱区域3的部分成为MOSFET的沟道区域。
在外延层2的上层形成有栅极绝缘膜6，以覆盖沟道区域的上方，栅极绝缘膜6的上层形成有栅极电极7。此外，在栅极电极7的上层形成有层间绝缘膜8，并且在层间绝缘膜8的上层形成有源极电极9。源极电极9经由在层间绝缘膜8开口的接触孔连接到源极区域4和阱接触区域5。此外，在半导体基板1的下表面(背面)配置有漏极电极10。
另一方面，在耐压保持区域部A2中，外延层2的表层部设有P型的终端阱区域11、以及形成在其外侧的耐压保持构造部即P型的FLR13，以作为用于保持电压的终端构造。终端阱区域11经由在其表层部开口的接触孔连接到源极电极9，该连接部分形成有高浓度的P型区域即终端阱接触区域12。此外，作为设于耐压保持区域部A2的耐压保持构造部，除了FLR构造以外，也可以使用RESURF构造、VLD构造、JTE(Junction Termination Extension：结终端扩展)构造等。
在耐压保持区域部A2的外延层2的上层形成有场绝缘膜14，在半导体基板1上形成场绝缘膜14和源极电极9等图案而成的基底构造部20的上层形成有聚酰亚胺所构成的保护膜15，以覆盖耐压保持区域部A2。
另外，在保护膜15的上层层叠了由环氧树脂等构成的封装密封材料(未图示)。另外，封装密封材料具有固有的介电常数，其介电常数为恒定。
在实施方式1中，如图2所示，在保护膜15的从保护膜内周端151到保护膜外周端152的截面中形成有槽部16(沟槽)，以使得上表面呈凹凸。
本申请中，使保护膜15的介电常数分布的增减倾向与成为比较例的保护膜15的基底构造部20的电场强度分布的增减倾向重合来抑制电场，可得到不仅能抑制电子的加速、还能利用设于保护膜15的上表面的凸部对电子的路径设置壁面部来阻碍电子的前进这一效果，在沿面放电的抑制中能得到复合效果。
这里，对本申请的半导体装置100的特征即保护膜15的介电常数的倾斜分布进行说明。该保护膜15由电介质构成，对于从有效区域部A1的外侧到芯片外周端部A3为止的耐压保持区域部A2不为恒定的电场强度分布(第一倾斜分布)进行调整，以使得保护膜15的介电常数具有与第一倾斜分布相同的增加倾向的介电常数分布(第二倾斜分布)，并在此基础上进行成膜。
接着，依次对本申请的半导体装置100的典型的三个模式进行说明。
首先，对第一模式进行说明。在不具备保护膜15的情况下(图12所示的比较例的构造的情况。包含形成了介电常数在膜内为均匀的膜以作为保护膜的情况。)，包含场绝缘膜14的上表面的保护膜15的基底构造部20的电场强度分布设为图3(a)所示那样的有效区域部A1侧的电场强度局部较高、且具有越接近芯片外周端部A3则呈较低的向右下降(单调减少)倾向的电场强度分布(第一倾斜分布)。该情况下，在耐压保持区域部A2的接近电场强度局部较高的有效区域部A1的位置(图3(a)中的左端部分)处容易产生局部放电等问题。
因此，例如，与图3(a)的电场强度分布对应地，为了使电场强度分布在耐压保持区域部A2中成为恒定(平滑化)，对于保护膜15的介电常数，构成为使耐压保持区域部A2中的保护膜15的介电常数倾斜分布，以使得在图3(b)所示的有效区域部A1侧介电常数变高，在芯片外周端部A3侧介电常数变低。即，在该第一模式的情况下，在从有效区域部A1的端部到芯片外周端部A3为止的耐压保持区域部A2中，利用从有效区域部A1的外侧到芯片外周端部A3为止介电常数单调减少的电介质来形成保护膜15，由此来进行应对。
通过采用具有与不具备保护膜15的情况下的耐压保持区域部A2的电场强度分布(第一倾斜分布)相同的增减倾向的保护膜15的介电常数分布(第二倾斜分布)，从而能使保护膜15的介电常数较大的部分与电场强度局部变大的位置局部重合，能缓和耐压保持区域部A2中的电位梯度。由此，通过保护膜15的作用，与未形成保护膜15的情况相比，能将第一倾斜分布的局部较高的部分进一步抑制得较低，能如图4所示那样使场绝缘膜14的上表面的耐压保持区域部A2的电场强度分布平坦化。
由此，能抑制有效区域部A1与芯片外周端部A3之间的局部放电的产生和沿面放电的进展。此外，由于用电介质(绝缘材料)构成保护膜15，因此，有助于沿面放电的进展的漏电流与使用了电阻膜(半导电材料)的漏电流相比小得多，能抑制沿面放电的进展。
接着，使用图5(a)、图5(b)，对成为第一倾斜分布的基底构造部20的电位梯度与上述第一模式不同、且具有向右上升(单调增加)的倾向的第二模式的情况进行说明。
如图5(a)所示，基底构造部20的耐压保持区域部A2的电场强度分布越靠近有效区域部A1则越低，越靠近芯片外周端部A3则越高，在具有该倾向的情况下，如图5(b)所示，利用从有效区域部A1的外侧到芯片外周端部A3为止具有介电常数单调增加的第二倾斜分布的电介质来形成保护膜15。由此，能使基底构造部20的电场强度分布(第一倾斜分布)的增减倾向与保护膜15的介电常数分布(第二倾斜分布)的增减倾向重合，能如图4所示那样，使耐压保持区域部A2的电位梯度平坦化。
接着，使用图6(a)、图6(b)，对成为第一倾斜分布的基底构造部20的电位梯度与上述第一、第二模式不同、且具有在中间位置存在峰值的倾向的第三模式的情况进行说明。
如图6(a)所示，在基底构造部20的耐压保持区域部A2的电场强度分布(第一倾斜分布)在有效区域部A1与芯片外周端部A3之间的中间位置、例如在中央部具有峰值的情况下，如图6(b)所示，利用具备如下介电常数分布(第二倾斜分布)的电介质来形成保护膜15，即：在从有效区域部A1的外侧到有效区域部A1和芯片外周端部A3之间的中间位置介电常数单调增加，在其中间位置具有峰值，且从该峰值到芯片外周端部A3为止介电常数单调减少。由此，能使保护膜15的介电常数分布(第二倾斜分布)的峰值与基底构造部20的电场强度分布(第一倾斜分布)的峰值重合，能如图4所示那样，使耐压保持区域部A2的电位梯度平坦化。
另外，图6(a)和图6(b)中，示出第一、第二倾斜分布的峰值为一个的示例，但在具有多个峰值的情况下，设为对保护膜15的介电常数进行调整，以使得在至少一个位置或多个峰值的位置峰值彼此相重合。
另外，对于保护膜15的介电常数的倾斜分布(第二倾斜分布)，不仅能在从图3(b)、图5(b)、图6(b)所示的有效区域部A1向着芯片外周端部A3在横向上改变介电常数，若能使电场强度分布平坦化，则也能应用介电常数在保护膜15的厚度方向或厚度方向和宽度方向双方发生变化的介电常数。
作为使介电常数在保护膜15的厚度方向上变化的示例，例如可以进行调整，以使得在成为基底构造部20的表面部的场绝缘膜14的上表面介电常数变为最大，在保护膜15的上表面介电常数变为最小。由此，通过使保护膜15的厚度的范围内具有最高的介电常数的部分与保护膜15的形成厚度的范围内电场强度局部变大的高度相匹配，从而在保护膜15的膜厚方向上也能使电位梯度平坦化。
此外，保护膜15可以使用一系列电介质，并使用在膜内使其介电常数倾斜分布的电介质，也可以分别使用介电常数不同的2个以上的电介质，将它们分配到分割出的区域，并在此基础上一体化，从而作为整体设为一个膜的结构。
这里，在使用2个以上的电介质来构成保护膜15的情况下，优选为各个电介质的线膨胀系数相同。然而，若能使局部较高的电场强度平坦化，则线膨胀系数不同也无妨。此外，优选为保护膜15的线膨胀系数是与半导体基板1或封装密封材料(未图示)相同的线膨胀系数。通过将保护膜15与封装密封材料的线膨胀系数设为相同的值，从而能防止它们的边界处的剥离。
此外，槽部16的形状如图2所示，可以形成为环状以包围有效区域部A1，若能使沿面长度变长，则也能形成为螺旋状以包围有效区域部A1，还可以适当变形来配置。
实施方式2.
图7是实施方式2所涉及的半导体装置100的保护膜15的俯视图。
本实施方式2所涉及的半导体装置100相对于实施方式1所涉及的半导体装置100的不同点在于，将保护膜15的槽部16的平面形状形成为方格图案的形状(或马赛克状)。在将槽部16的平面形状设为方格图案的形状的情况下，例如，如图7所示，平面形状为四边形的槽部16构成为相邻的2个槽部16在各角部彼此点接触，具有未形成有槽部16的保护膜15的上表面的四边形的区域与槽部16彼此在边上接触。该情况下，在从保护膜内周端151到保护膜外周端152的截面中，能实现图1所示那样的凹凸连续的表面形状，能争取爬电距离。
由此，通过将槽部16设为方格图案的形状，从而与实施方式1那样的环状的槽部相比能使保护膜15的凹部和凸部的边界部增大，从而能争取保护膜15的上表面的面积，因此，在将封装密封材料层叠到保护膜15的上层时，能使保护膜15与封装密封材料之间的粘合强度增大。此外，利用保护膜15的凸部的锚定效应，从而能使封装密封材料的粘合性提高，因此能抑制封装密封材料的剥离等问题的发生。
实施方式3.
图8是示出实施方式3所涉及的半导体装置100的结构的图，示出了半导体芯片的端部附近的截面。
本申请的实施方式3所涉及的半导体装置100相对于实施方式1和2的不同点在于，将保护膜15的角部17设为C倒角形状。
通过将保护膜15的角部17设为C倒角形状(对平面进行倒角而得的形状)，从而能抑制封装密封材料(未图示)的应力集中，由此，裂纹、剥离等问题的产生被抑制，因此，具有半导体装置100的绝缘性能的劣化得到抑制的效果。
另外，图8中，将角部17设为了C倒角形状，但也可以设为R形状(或者，制造时自然形成的曲面形状)。
实施方式4.
图9是示出实施方式4所涉及的半导体装置100的结构的图，示出了半导体芯片的端部附近的截面。
本申请的实施方式4所涉及的半导体装置100相对于实施方式1的不同点在于，对保护膜15形成使场绝缘膜14的上表面露出的槽部16b。位于耐压保持区域部A2的保护膜15中，多个被分割的保护膜15a间断地排列，由这多个保护膜15a构成一个连贯的保护膜15。图9的示例中，示出了保护膜15a的4个截面，相邻的保护膜15a之间分别设有槽部16b。
这里，例如，多个保护膜15a由介电常数分别不同的电介质构成，这些保护膜15a的介电常数能分别采用与图3(b)所示的第二倾斜分布的耐压保持区域A2内的位置相对应的介电常数。此外，保护膜15a的介电常数调整为与封装密封材料的介电常数不同。
另外，位于槽部16b的部分未形成有保护膜15，无法测量保护膜15的介电常数，因此，无法使保护膜15的介电常数的数据与图3(b)等所例示的第二倾斜分布中相当于槽部16b的形成范围的部分相匹配。然而，在实际的构造中，封装密封材料被埋入槽部16b，因此，成为封装密封材料的介电常数相匹配的状态。
因此，例如，在使保护膜15和封装密封材料双方的介电常数与第二倾斜分布相匹配的基础上，可以使电场平滑化来获得第二倾斜分布的倾向。
此外，图9中示出了耐压保持区域A2的保护膜15形成有多个槽部16b的示例，但槽部16b的形成部位当然可以仅为1处。
由此，应用与封装密封材料不同的介电常数来局部形成各个保护膜15a，从而能利用保护膜15a与封装密封材料进行电位分担，因此，与实施方式1同样地，能抑制电场集中，并能抑制局部放电的发生和沿面放电的进展。
另一方面，保护膜15a可以形成于槽部16b以外的区域，而非耐压保持区域部A2的整个表面，因此能削减保护膜15的材料，与此同时能削减作业工时数。
实施方式5.
图10是示出实施方式5所涉及的半导体装置100的结构的图，示出了半导体芯片的端部附近的截面。
本申请实施方式5所涉及的半导体装置100相对于实施方式1的不同点在于，在保护膜15a的上表面的对应于槽部16的区域，形成膜厚比保护膜15要小的保护膜15b，从而将两种高度的保护膜15a与15b相组合来构成一个保护膜15。
保护膜15a和保护膜15b可以分别使用填充有介电常数不同的材料的多台成型机(注入器)通过灌封来分割并形成。
由此，即使保护膜15a和15b作为不同的部件来形成，也能通过使它们的厚度不同，从而与实施方式1同样地在保护膜15的上表面设置凹凸。
实施方式6.
图11是示出实施方式6所涉及的半导体装置100的结构的图，示出了半导体芯片的端部附近的截面。
本申请的实施方式6所涉及的半导体装置100相对于实施方式1的不同点在于，使保护膜15延伸到芯片端部18，并形成覆盖芯片外周端部A3的上表面和半导体基板1的外周侧端面部的保护膜延伸部15c。
通过形成保护膜延伸部15c，从而能用保护膜15来覆盖芯片端部18，与不设置保护膜延伸部15c的情况相比能扩大电位分担区域。因此，与不设置保护膜延伸部15c的情况相比，能抑制局部放电的产生和沿面放电的进展。同时，能缓和芯片端部18的应力集中，因此能抑制裂纹、剥离等问题。
本公开记载了例示的实施方式，但实施方式中记载的各种特征、形态及功能并不限于特定实施方式的应用，可单独或以各种组合来应用于实施方式。
因此，可以认为未示例的无数变形例也包含在本申请说明书所公开的技术范围内。例如，设包括对至少一个构成要素进行变形、增加或省略的情况。
标号说明
1 半导体基板
2 外延层
3 阱区域
4 源极区域
5 阱接触区域
6 栅极绝缘膜
7 栅极电极
8 层间绝缘膜
9 源极电极
10 漏极电极
11 终端阱区域
12 终端阱接触区域
13 FLR
14 场绝缘膜
15、15a、15b 保护膜
15c 保护膜延伸部
16、16b 槽部
17 角部
18 芯片端部
20 基底构造部
100 半导体装置
151 保护膜内周端
152 保护膜外周端。
Claims (13)
1.一种半导体装置，其特征在于，包括：
半导体基板；
形成于所述半导体基板的一个主面的半导体层；
在所述半导体层形成半导体元件而成的有效区域部；
设置在所述有效区域部的端部与所述半导体基板的外周端部之间的耐压保持区域部；以及
由覆盖所述耐压保持区域部的电介质所构成的保护膜，
从所述耐压保持区域部的所述有效区域部的端部到所述半导体基板的外周端部的范围内，当未设置所述保护膜的情况下的电场强度具有第一倾斜分布时，所述保护膜的介电常数具有第二倾斜分布，且所述第一倾斜分布与所述第二倾斜分布具有相同的倾向。
2.如权利要求1所述的半导体装置，其特征在于，
当表示所述耐压保持区域部的电场强度的增减的所述第一倾斜分布具有在从所述有效区域部的端部到所述半导体基板的外周端部为止单调减少的倾向时，表示所述保护膜的介电常数的增减的所述第二倾斜分布具有在从所述有效区域部的端部到所述半导体基板的外周端部为止单调减少的倾向。
3.如权利要求1所述的半导体装置，其特征在于，
当表示所述耐压保持区域部的电场强度的增减的所述第一倾斜分布具有在从所述有效区域部的端部到所述半导体基板的外周端部为止单调增加的倾向时，表示所述保护膜的介电常数的增减的所述第二倾斜分布具有在从所述有效区域部的端部到所述半导体基板的外周端部为止单调增加的倾向。
4.如权利要求1所述的半导体装置，其特征在于，
当表示所述耐压保持区域部的电场强度的增减的所述第一倾斜分布具有在从所述有效区域部的端部到所述半导体基板的外周端部为止的中间位置处存在峰值的倾向时，表示所述保护膜的介电常数的增减的所述第二倾斜分布具有在从所述有效区域部的端部到所述半导体基板的外周端部为止的中间位置处存在峰值的倾向。
5.如权利要求4所述的半导体装置，其特征在于，
所述第一倾斜分布的峰值与所述第二倾斜分布的峰值在从所述耐压保持区域部的所述有效区域部的端部到所述半导体基板的外周端部的范围内的至少一个位置处相重合。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述保护膜的上表面部中，从所述有效区域部的端部到所述半导体基板的外周端部的截面形成为凹凸形状。
7.如权利要求6所述的半导体装置，其特征在于，
构成所述保护膜的上表面部的凹部的槽部的平面形状构成为包围所述有效区域部的外周的环形形状或方格图案的形状。
8.如权利要求6所述的半导体装置，其特征在于，
所述保护膜具有对曲面或平面进行倒角而成的角部。
9.如权利要求1至5中任一项所述的半导体装置，其特征在于，
具备覆盖所述半导体层的所述一个主面、且介电常数与所述保护膜不同的封装密封材料，
所述保护膜为如下结构：在所述耐压保持区域部中、从所述有效区域部的端部到所述半导体基板的外周端部的范围内间断地形成，并使所述封装密封材料埋入未形成所述保护膜的槽部。
10.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述保护膜由一连续的膜、或将介电常数不同的多个膜一体化后得到的膜构成。
11.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述保护膜延伸到所述半导体基板的外周端部的上表面而形成，并且构成为覆盖所述半导体基板的外周侧端面部的形状。
12.如权利要求1至5中任一项所述的半导体装置，其特征在于，
具有如下结构：所述保护膜的介电常数在所述保护膜的厚度方向上变化。
13.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述半导体基板由碳化硅所构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020027737A JP6887541B1 (ja) | 2020-02-21 | 2020-02-21 | 半導体装置 |
| JP2020-027737 | 2020-02-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113299612A CN113299612A (zh) | 2021-08-24 |
| CN113299612B true CN113299612B (zh) | 2024-04-19 |
Family
ID=76310219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110160721.9A Active CN113299612B (zh) | 2020-02-21 | 2021-02-05 | 半导体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6887541B1 (zh) |
| CN (1) | CN113299612B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023037280A (ja) * | 2021-09-03 | 2023-03-15 | 株式会社デンソー | 半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04212468A (ja) * | 1990-11-08 | 1992-08-04 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
| CN1399348A (zh) * | 2002-08-29 | 2003-02-26 | 电子科技大学 | 用高介电系数膜的表面(横向)耐压结构 |
| JP2006128646A (ja) * | 2004-09-28 | 2006-05-18 | Sharp Corp | 電子デバイスおよびヘテロ接合ｆｅｔ |
| JP2012004178A (ja) * | 2010-06-14 | 2012-01-05 | Advanced Power Device Research Association | 電界効果トランジスタ |
| JP2014203959A (ja) * | 2013-04-04 | 2014-10-27 | 三菱電機株式会社 | 半導体装置 |
| JP2014204067A (ja) * | 2013-04-09 | 2014-10-27 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| CN109891593A (zh) * | 2016-10-28 | 2019-06-14 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566917B2 (en) * | 2004-09-28 | 2009-07-28 | Sharp Kabushiki Kaisha | Electronic device and heterojunction FET |
| JP2011165924A (ja) * | 2010-02-10 | 2011-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| JP2015019014A (ja) * | 2013-07-12 | 2015-01-29 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| US10361266B2 (en) * | 2014-06-09 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
-
2020
- 2020-02-21 JP JP2020027737A patent/JP6887541B1/ja active Active
-
2021
- 2021-02-05 CN CN202110160721.9A patent/CN113299612B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04212468A (ja) * | 1990-11-08 | 1992-08-04 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
| CN1399348A (zh) * | 2002-08-29 | 2003-02-26 | 电子科技大学 | 用高介电系数膜的表面(横向)耐压结构 |
| JP2006128646A (ja) * | 2004-09-28 | 2006-05-18 | Sharp Corp | 電子デバイスおよびヘテロ接合ｆｅｔ |
| JP2012004178A (ja) * | 2010-06-14 | 2012-01-05 | Advanced Power Device Research Association | 電界効果トランジスタ |
| JP2014203959A (ja) * | 2013-04-04 | 2014-10-27 | 三菱電機株式会社 | 半導体装置 |
| JP2014204067A (ja) * | 2013-04-09 | 2014-10-27 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| CN109891593A (zh) * | 2016-10-28 | 2019-06-14 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6887541B1 (ja) | 2021-06-16 |
| CN113299612A (zh) | 2021-08-24 |
| JP2021132171A (ja) | 2021-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554155B2 (en) | Power semiconductor device and method of manufacturing the same | |
| US9349811B2 (en) | Field plate configuration of a semiconductor device | |
| US7812392B2 (en) | Semiconductor device | |
| US8450828B2 (en) | Semiconductor device | |
| WO2011129443A1 (ja) | 半導体装置 | |
| JP5745954B2 (ja) | 半導体装置およびその製造方法 | |
| US8294244B2 (en) | Semiconductor device having an enlarged emitter electrode | |
| JP5376365B2 (ja) | 半導体装置 | |
| WO2015104900A1 (ja) | 半導体装置 | |
| JP7234713B2 (ja) | 半導体装置 | |
| US8674435B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| KR102185158B1 (ko) | 반도체 장치 | |
| KR101236498B1 (ko) | 전력 반도체장치 | |
| CN113299612B (zh) | 半导体装置 | |
| US11127822B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20160126100A1 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
| JP7355526B2 (ja) | 半導体装置 | |
| US6992340B2 (en) | Semiconductor device | |
| US6900523B2 (en) | Termination structure for MOSgated power devices | |
| JP5520024B2 (ja) | 半導体装置、及びその製造方法 | |
| US8686515B2 (en) | Double-groove bidirectional vertical component | |
| TWI442548B (zh) | 半導體裝置 | |
| US20220140132A1 (en) | Passivation structures for semiconductor devices | |
| JP2008252038A (ja) | 半導体装置 | |
| US20240170569A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |