JP2010238993A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010238993A
JP2010238993A JP2009086612A JP2009086612A JP2010238993A JP 2010238993 A JP2010238993 A JP 2010238993A JP 2009086612 A JP2009086612 A JP 2009086612A JP 2009086612 A JP2009086612 A JP 2009086612A JP 2010238993 A JP2010238993 A JP 2010238993A
Authority
JP
Japan
Prior art keywords
sub
region
contact portion
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009086612A
Other languages
English (en)
Other versions
JP5375270B2 (ja
Inventor
Masaru Senoo
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009086612A priority Critical patent/JP5375270B2/ja
Publication of JP2010238993A publication Critical patent/JP2010238993A/ja
Application granted granted Critical
Publication of JP5375270B2 publication Critical patent/JP5375270B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 サブ素子部のコンタクト部において、電流集中が生じ難い半導体装置を提供する。
【解決手段】 メイン素子部20とサブ素子部40が形成されている半導体基板12を有する半導体装置であって、半導体基板12の上面のうち、メイン素子部20の上面にはメイン電極66が形成されており、サブ素子部40の上面には互いに分離されている複数のコンタクト部69を介して半導体基板12と導通しているサブ電極68が形成されており、前記複数のコンタクト部69は、第1方向に沿って伸びる直線状に形成されているとともに、前記第1方向と直交する第2方向に沿って配列されており、前記複数のコンタクト部69が形成されている領域のうちの前記第2方向の少なくとも一方の端部近傍において、各コンタクト部69の第1方向の長さが、その端部から前記領域の中央に向かうにつれて長くなっている。
【選択図】図3

Description

本発明は、メイン素子部と、電流検出用のサブ素子部が形成されている半導体基板を備える半導体装置に関する。
特許文献1には、多数のIGBTを備えた半導体装置が開示されている。この半導体装置の半導体基板には、メイン素子部となるIGBTとサブ素子部となるIGBTが形成されている。サブ素子部のIGBTは、メイン素子部のIGBTと同様に動作する。IGBTがオンしている際には、サブ素子部のIGBTに流れる電流は、メイン素子部のIGBTに流れる電流に対応した値となる。サブ素子部のIGBTは、メイン素子部のIGBTを流れる電流を検出するために用いられる。
特開平9−298298号
サブ素子部を有する半導体装置は、サブ素子部の一部に局所的に電流が集中し易いという問題がある。図11は従来のサブ素子部(IGBT)を有する半導体装置を上面側から見た平面図を示しており、図12は図11のA−A線断面図を示している。参照番号200はサブ素子部のIGBTのエミッタ電極を示しており、参照番号202はエミッタ電極と半導体基板とのコンタクト部(エミッタ電極200と半導体基板のnエミッタ領域及びpボディ領域とが導通している部分)を示している。図12の矢印210に示すように、コンタクト部202には、主に、その直下の半導体基板から電流が流入する。しかしながら、図11及び図12の矢印212に示すように、サブ素子部の周囲の半導体基板中においても、電流がコンタクト部202に向かって流れる。このため、コンタクト部202の配列方向における両端部に位置するコンタクト部(図12のコンタクト部202a)では、他のコンタクト部202に比べて電流密度が高くなる。また、コンタクト部202の一群が形成されている領域が矩形状であるため、その角部では3方から電流が集まり、特に電流密度が高くなる。すなわち、コンタクト部202aの端部で特に電流密度が高くなる。このように、従来のサブ素子部を有する半導体装置では、コンタクト部の一部に電流が集中しやすい。電流集中が生じると、その電流集中箇所でサブ素子部が破損し易いという問題が生じる。また、電流集中が生じることによって、メイン素子部とサブ素子部との電流比率が所望の比率とならず、半導体装置の設計が困難となるという問題が生じる。これらの問題は、IGBTのみならず、MOSFET等の他の半導体素子を有する半導体装置においても同様に生じる。
本発明は上述した実情を鑑みて創作されたものであり、サブ素子部のコンタクト部において、電流集中が生じ難い半導体装置を提供することを目的とする。
本発明の半導体装置は、メイン素子部とサブ素子部が形成されている半導体基板を有する。半導体基板の下面には、下部電極が形成されている。半導体基板の上面のうち、メイン素子部の上面にはメイン電極が形成されており、サブ素子部の上面には互いに分離されている複数のコンタクト部を介して半導体基板と導通しているサブ電極が形成されている。複数のコンタクト部は、第1方向に沿って伸びる直線状に形成されているとともに、前記第1方向と直交する第2方向に沿って配列されている。複数のコンタクト部が形成されている領域のうちの前記第2方向の少なくとも一方の端部近傍において、各コンタクト部の第1方向の長さが、その端部から前記領域(複数のコンタクト部が形成されている領域)の中央に向かうにつれて長くなっている。
この半導体装置では、複数のコンタクト部が形成されている領域の第2方向の少なくとも一方の端部近傍において、各コンタクト部の第1方向の長さが、その端部から領域(すなわち、複数のコンタクト部が形成されている領域)の中央に向かうにつれて長くなっている。このため、サブ素子部の周囲からの電流が、第2方向における端部のコンタクト部だけでなく、その端部近傍のコンタクト部に分散して流れる。したがって、端部のコンタクト部への電流集中が抑制される。また、このように各コンタクト部が配置されていることによって、コンタクト部群が形成されている領域が角部を有しない形状となる。このため、角部への電流集中が抑制される。このように、この半導体装置では、コンタクト部に電流集中が生じることが抑制される。
また、以下の半導体装置でも、コンタクト部への電流集中を抑制することができる。この半導体装置は、メイン素子部とサブ素子部が形成されている半導体基板を有している。半導体基板の下面には、下部電極が形成されている。半導体基板の上面のうち、メイン素子部の上面にはメイン電極が形成されており、サブ素子部の上面には互いに分離されている複数のコンタクト部を介して半導体基板と導通しているサブ電極が形成されている。複数のコンタクト部は、第1方向に沿ってコンタクト部が直線状に配列された列状コンタクト部群を複数個形成している。複数の列状コンタクト部群は、前記第1方向と直交する第2方向に沿って配列されている。複数の列状コンタクト部群が形成されている領域のうちの前記第2方向の少なくとも一方の端部近傍において、各列状コンタクト部群の第1方向の長さが、その端部から前記領域(複数の列状コンタクト部群が形成されている領域)の中央に向かうにしたがって長くなっている。
この半導体装置では、複数の列状コンタクト部群が形成されている領域の第2方向の少なくとも一方の端部近傍において、列状コンタクト部群の第1方向の長さが、その端部から領域(すなわち、複数の列状コンタクト部群が形成されている領域)の中央に向かうにつれて長くなっている。このため、サブ素子部の周囲からの電流が、第2方向における端部の列状コンタクト部群に集中することが抑制される。また、コンタクト部群が形成されている領域が角部を有しない形状となり、これによっても電流集中が抑制される。
上述した半導体装置においては、各コンタクト部または各列状コンタクト部群の第1方向の端部のそれぞれが、単一の円または楕円の周上に存在することが好ましい。
このような構成によれば、コンタクト部群が形成されている領域が円形または楕円形となるので、サブ素子部の周囲からサブ素子部に向けて流れる電流がより均一化される。
メイン電極とサブ電極の間には、分離領域を設けることができる。分離領域の半導体基板中を流れる電流は、メイン電極に向かう電流とサブ電極に向かう電流とに分かれる。このため、分離領域からサブ電極に流れる電流は、分離領域の幅によって変動する。分離領域の幅が狭いと、狭い分離領域を流れる電流がメイン電極とサブ電極に分散することになるので、分離領域からサブ電極に流れる電流は小さくなる。このため、分離領域の幅が位置によって異なると、サブ電極に導通する各コンタクト部に流れる電流が不均一となる。
したがって、上述した半導体装置は、以下の構成を有していることが好ましい。すなわち、メイン電極が、互いに分離されている複数のコンタクト部を介して半導体基板と導通している。半導体基板には、サブ電極と導通するコンタクト部群が形成されている領域と、メイン電極と導通するコンタクト部群が形成されている領域との間に、コンタクト部が形成されていない分離領域が形成されている。サブ電極がサブ素子部の上面よりも外部の領域まで伸びている。サブ電極が伸びている範囲を除く分離領域が、一定幅で形成されている。
メイン電極に導通するコンタクト部群が形成されている領域の形状を、サブ電極に導通するコンタクト部群が形成されている領域の形状に合わせた形状とすることによって、分離領域の幅を一定とすることができる。なお、サブ電極がサブ素子部の上面よりも外部まで伸びている領域では、メイン電極のコンタクト部を形成することはできない。この半導体装置では、サブ電極が伸びている範囲を除く分離領域が、一定幅で形成されている。このため、分離領域の幅による電流の不均一性が最小限に抑えられる。
また、上述した半導体装置は、以下の構成を有していてもよい。メイン電極が、互いに分離されている複数のコンタクト部を介して半導体基板と導通している。半導体基板には、サブ電極と導通するコンタクト部群が形成されている領域と、メイン電極と導通するコンタクト部群が形成されている領域との間に、コンタクト部が形成されていない分離領域が形成されている。サブ素子部が、メイン素子部に囲まれた領域内に形成されている。サブ電極と導通するコンタクト部群が形成されている領域の周囲全体に、一定幅の分離領域が形成されている。
このような構成によれば、サブ電極の周囲全域が分離領域に囲まれ、かつ、その分離領域の幅が一定であるので、サブ電極の各コンタクト部に流入する電流がより均一化される。
本発明によれば、サブ素子部の一部のコンタクト部に電流集中が生じることを抑制することができる。これによって、電流集中によるサブ素子部の破損が抑制される。また、電流集中が抑制されることで、メイン素子部とサブ素子部との電流比率を所望の比率とすることが容易となる。
実施例の半導体装置10の断面図。 実施例の半導体装置10の上面図。 サブ素子部40の上面図。 変形例の半導体装置のサブ素子部40の上面図。 変形例の半導体装置のサブ素子部40の上面図。 変形例の半導体装置のサブ素子部40の上面図。 変形例の半導体装置のサブ素子部40の上面図。 変形例の半導体装置のサブ素子部40の上面図。 変形例の半導体装置のサブ素子部40の上面図。 変形例の半導体装置のサブ素子部40の上面図。 従来の半導体装置のサブ素子部の上面図。 従来の半導体装置のサブ素子部の断面図。
実施例の半導体装置について、図面を参照して説明する。図1は、実施例の半導体装置10の概略断面図を示している。図1に示すように、半導体装置10は、主にシリコンからなる半導体基板12を備えている。半導体基板12には、メイン素子部20とサブ素子部40が形成されている。
メイン素子部20の半導体基板12の上面には、複数のトレンチが形成されている。トレンチの壁面には、絶縁膜32が形成されている。トレンチ内には、ゲート電極34が形成されている。ゲート電極34の上部にはキャップ絶縁膜36が形成されている。メイン素子部20の半導体基板12の上面に臨む領域には、n型のエミッタ領域22と、p型のボディ領域24が選択的に形成されている。エミッタ領域22は、絶縁膜32と接するように形成されている。ボディ領域24は、エミッタ領域22を覆うように形成されている。ボディ領域24は、p型不純物濃度が高いボディコンタクト領域24aと、p型不純物濃度が低い低濃度ボディ領域24bを備えている。ボディコンタクト領域24aは、ボディ領域24のうち上面に臨む領域に形成されている。低濃度ボディ領域24bは、エミッタ領域22とボディコンタクト領域24aの下側に形成されている。低濃度ボディ領域24bは、エミッタ領域22の下側で絶縁膜32と接するように形成されている。低濃度ボディ領域24bは、トレンチ30の下端より浅い位置まで形成されている。ボディ領域24の下側には、n型のドリフト層26が形成されている。ドリフト層26は、ボディ領域24によってエミッタ領域22から分離されている。ドリフト層26の下側の、半導体基板12の下面に臨む領域には、p型のコレクタ層28が形成されている。コレクタ層28は、ドリフト層26によってボディ領域24から分離されている。メイン素子部20には、エミッタ領域22、ボディ領域24、ドリフト層26、コレクタ層28、及び、ゲート電極34によって、多数のIGBTが形成されている。
サブ素子部40には、メイン素子部20と同様に、エミッタ領域22、ボディ領域24、ドリフト層26、コレクタ層28、及び、ゲート電極34によって、多数のIGBTが形成されている。メイン素子部20のドリフト層26とサブ素子部40のドリフト層26は連続して形成されている。メイン素子部20のコレクタ層28とサブ素子部40のコレクタ層28は連続して形成されている。メイン素子部20のボディ領域24は、サブ素子部40のボディ領域24から分離されている。サブ素子部40のゲート電極34は、メイン電極66のゲート電極34と図示しない位置で導通している。
半導体基板12の下面上には、全面に亘ってコレクタ電極60が形成されている。コレクタ電極60は、コレクタ層28とオーミック接触している。
メイン素子部20の半導体基板12の上面には、エミッタ電極66(以下、メイン電極66という)が形成されている。メイン電極66は、キャップ絶縁膜36を覆うように形成されており、ゲート電極34から絶縁されている。メイン電極66は、メイン素子部20のエミッタ領域22及びボディコンタクト領域24aとオーミック接触している。以下では、メイン電極66と半導体基板12(すなわち、メイン素子部20のエミッタ領域22及びボディコンタクト領域24a)とのコンタクト部をコンタクト部67という。
サブ素子部40の半導体基板12の上面には、エミッタ電極68(以下、サブ電極68という)が形成されている。サブ電極68は、メイン電極66から分離されている。サブ電極68は、キャップ絶縁膜36を覆うように形成されており、ゲート電極34から絶縁されている。サブ電極68は、サブ素子部40のエミッタ領域22及びボディコンタクト領域24aとオーミック接触している。以下では、サブ電極68と半導体基板12(すなわち、サブ素子部40のエミッタ領域22及びボディコンタクト領域24a)とのコンタクト部をコンタクト部69という。
図2は、半導体装置10の上面図を示している。図2に示すように、半導体基板12の上面には、半導体基板12の外周に沿ってFLR50が形成されている。FLR50に囲まれた領域内に、IGBTが形成されている。図2に示すように、サブ素子部40は、半導体基板12の微小な領域内にのみ形成されている。サブ電極68は、サブ素子部40上から電極パッド84まで延設されている。半導体基板12上のサブ電極68が形成されていない領域には、略全面に亘ってメイン電極66が形成されている。メイン電極66の下部の半導体基板12に、メイン素子部20が形成されている。
図3は、サブ素子部40近傍の半導体基板12の上面の拡大図である。図3では、サブ素子部40のコンタクト部69と、メイン素子部20のコンタクト部67をそれぞれ点線で示している。隣接するコンタクト部69の間の領域と、隣接するコンタクト部67の間の領域は、キャップ絶縁膜36(すなわち、ゲート電極34)が形成されている領域である。
図3に示すように、サブ素子部40の各コンタクト部69は、図3のX方向に長く伸びる直線形状に形成されている。また、各コンタクト部69は、図3のY方向(X方向と直交する方向)に沿って平行に配列されている。各コンタクト部69のX方向の長さは、Y方向の端部のコンタクト部69aが最も短く、Y方向の中央部に向かうに従って長くなり、Y方向の中央部のコンタクト部69fが最も長い。各コンタクト部69のX方向の端部のそれぞれは、線70に示す円周上に存在している。
図3に示すように、メイン素子部20の各コンタクト部67は、サブ素子部40の各コンタクト部69と同様に、X方向に長く伸びる直線形状に形成されている。また、各コンタクト部67は、Y方向に沿って平行に配列されている。サブ素子部40のコンタクト部69群が形成されている領域とメイン素子部20のコンタクト部67群が形成されている領域との間には、コンタクト部が形成されていない分離領域80が形成されている。サブ素子部40の上面から電極パッド84に向かって伸びているサブ電極68と隣接する範囲では、各コンタクト部67のX方向の端部を繋いだ線がサブ電極68と平行となるように各コンタクト部67が形成されている。その他の範囲では、各コンタクト部67のX方向の端部が、線70と同心の円周である線73上に存在している。したがって、この範囲では、分離領域80の幅(線70と線73の間の幅)が、位置によらず一定となっている。
次に、半導体装置10の動作について説明する。半導体装置10を動作させる際には、コレクタ電極60とメイン電極66の間に、コレクタ電極60がプラスとなる電圧を印加する。また、サブ電極68には、メイン電極66と略同じ電位を印加する。この状態において、ゲート電極34に閾値以上の電圧(以下、ゲートオン電圧という)を印加すると、半導体装置10がオンする。なお、メイン素子部20のゲート電極34とサブ素子部40のゲート電極34は導通しているので、メイン素子部20のIGBTとサブ素子部40のIGBTが同時にオンする。
より詳細には、ゲート電極34にゲートオン電圧を印加すると、絶縁膜32と接する範囲の低濃度ボディ領域24bにチャネルが形成される。すると、メイン素子部20では、電子が、メイン電極66から、エミッタ領域22、チャネル、ドリフト層26、及び、コレクタ層28を介して、コレクタ電極60へ流れる。それと同時に、ホールが、コレクタ層28からドリフト層26へ流入する。ドリフト層26に流入したホールは、低濃度ボディ領域24bとボディコンタクト領域24aを通過して、メイン電極66へと流れる。すなわち、コレクタ電極60からメイン電極66に向かって電流が流れ、メイン素子部20のIGBTがオン状態となる。サブ素子部40のIGBTも、メイン素子部20のIGBTと同様にしてオンし、コレクタ電極60からサブ電極68に向かって電流が流れる。
図1の矢印90に示すように、コンタクト部69の下部のドリフト層26中では、電流がその上部のコンタクト部69に向かって流れる。一方、分離領域80のドリフト層26中を流れる電流は、図1の矢印91に示すように、一部がメイン素子部20へ流れ、他部がサブ素子部40へ流れる。分離領域80からサブ素子部40へ流れる電流は、大部分がその位置から最も近いコンタクト部69へ流れる。図3の矢印92は、分離領域80からサブ素子部40へ向かって流れる電流の流れを示している。半導体装置10では、コンタクト部69のX方向の長さが、コンタクト部69群が形成されている領域のY方向の端部から中央に向かうにつれて長くなっている。したがって、矢印92に示すように、Y方向の端部近傍の分離領域80からサブ素子部40へ流れる電流が、最も端部側のコンタクト部69aだけでなく、その隣のコンタクト部69bやコンタクト部69cにも流れる。したがって、コンタクト部69aに電流が集中することが抑制されている。また、このように各コンタクト部69が形成されているので、コンタクト部69群が形成されている領域に角部が存在しない。したがって、従来の半導体装置のサブ素子部のように、コンタクト部が形成されている領域の角部に電流が集中することもない。特に、半導体装置10では、コンタクト部69群が形成されている領域が円形であるので、分離領域80からサブ素子部40に向かって流れる電流の向きが、何れの位置でもその円周に対して略垂直方向となる。これによって、局所的に電流が集中することがより抑制されている。また、サブ電極68が電極パッド84に向かって伸びている範囲を除いて、分離領域80の幅(コンタクト部69群が形成されている領域の外周に対して直行する方向の幅)が一定となっている。このため、一定幅の分離領域80のドリフト層26からサブ素子部40に流れる電流の位置によるばらつきが抑制されている。これによって、各コンタクト部69に流れる電流がさらに均一化されている。
以上に説明したように、半導体装置10では、各コンタクト部69の配置によって、各コンタクト部69に流れる電流が均一化されている。また、サブ素子部40の各コンタクト部69の配置に応じてメイン素子部20の各コンタクト部67を配置することで分離領域80の幅を一定とし、これによっても、各コンタクト部69に流れる電流の均一化が図られている。このため、サブ素子部40の一部で電流集中が生じ、サブ素子部40のIGBTが破損することが抑制されている。また、このようにサブ素子部40に流れる電流を均一化することで、サブ素子部40に流れる電流とメイン素子部20に流れる電流との比率が、その面積比率に近くなる。したがって、サブ素子部40(すなわち、サブ電極68)を流れる電流から、より正確にメイン素子部20(すなわち、メイン電極66)を流れる電流を検出することが可能となる。
なお、上述した実施例では、サブ電極68がサブ素子部40の上面より外部まで延出されて電極パッド84に接続されていた。しかしながら、図4に示すように、サブ素子部40をメイン素子部20に囲まれた範囲内に形成してもよい。そして、コンタクト部69群が形成されている領域の周囲全体に、一定幅の分離領域80を形成することができる。このような構成によれば、分離領域80からサブ素子部40に流れる電流をさらに均一化することができる。また、この場合、サブ電極68を電極パッドとすることで、ワイヤーボンディング等によってサブ電極68を外部に接続することができる。
なお、上述した実施例では、コンタクト部69群が形成されている領域の外周形状が円形であった(すなわち、各コンタクト部69のX方向の端部のそれぞれが線70に示す円周上に存在していた)が、図5に示すように楕円形であってもよい。また、図6に示すように、コンタクト部69群が形成されている領域のY方向の中央部近傍では各コンタクト部69のX方向の長さを一定とし、Y方向の端部近傍でのみ各コンタクト部69のX方向の長さを変化させてもよい。図5及び図6に示す半導体装置によっても、電流集中を抑制することができる。また、各コンタクト部69は、図7または図8に示すように、Y方向の一方の端部近傍でのみ、X方向の長さが変化するように配置してもよい。このような構成によっても、コンタクト部69のX方向の長さが変化している方の端部近傍での電流集中を抑制することができる。
また、実施例の半導体装置10では、各コンタクト部69がX方向に伸びる直線形状に形成されていた。しかし、図9に示すように、複数のコンタクト部69をX方向に配列することによって直線状の列状コンタクト部群82を形成し、この列状コンタクト部群82をY方向に配列してもよい。この場合にも、コンタクト部69が形成されている領域のY方向の端部において、その端部から中央部に向かうに従って列状コンタクト部群82のX方向の長さを長くすることで、Y方向の端部の列状コンタクト部群82に電流が集中することを抑制することができる。また、図9では、各コンタクト部69が矩形状であるが、図10に示すように各コンタクト部69を楕円形にしてもよい。また、各コンタクト部69の形状は、その他の形状とすることもできる。なお、図9及び10に示す半導体装置は、コンタクト部69群が形成されている領域が円形となっている(すなわち、列状コンタクト部群82のX方向の端部のそれぞれが、単一の円の周上に存在している)。これによって、電流集中がより効果的に抑制される。
なお、上述した実施例では、メイン素子部20及びサブ素子部40にIGBTが形成されている半導体装置10について説明した。しかしながら、本発明は、IGBTに限られず、種々の半導体素子を有する半導体装置に適用することができる。例えば、図1の構成からコレクタ層28を除去すれば、メイン素子部20及びサブ素子部40に形成されている半導体素子はMOSFETとなる。このように、MOSFETを有する半導体装置においても、実施例と同様にコンタクト部を配置することで、電流集中を抑制することができる。また、その他の半導体素子を有する半導体装置にも、本発明を適用して電流集中を抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
20:メイン素子部
22:エミッタ領域
24:ボディ領域
24a:ボディコンタクト領域
24b:低濃度ボディ領域
26:ドリフト層
28:コレクタ層
30:トレンチ
32:絶縁膜
34:ゲート電極
36:キャップ絶縁膜
40:サブ素子部
60:コレクタ電極
66:メイン電極
67:コンタクト部
68:サブ電極
69:コンタクト部
80:分離領域
82:列状コンタクト部群

Claims (5)

  1. メイン素子部とサブ素子部が形成されている半導体基板を有する半導体装置であって、
    半導体基板の下面には、下部電極が形成されており、
    半導体基板の上面のうち、メイン素子部の上面にはメイン電極が形成されており、サブ素子部の上面には互いに分離されている複数のコンタクト部を介して半導体基板と導通しているサブ電極が形成されており、
    前記複数のコンタクト部は、第1方向に沿って伸びる直線状に形成されているとともに、前記第1方向と直交する第2方向に沿って配列されており、
    前記複数のコンタクト部が形成されている領域のうちの前記第2方向の少なくとも一方の端部近傍において、各コンタクト部の第1方向の長さが、その端部から前記領域の中央に向かうにつれて長くなっている、
    ことを特徴とする半導体装置。
  2. メイン素子部とサブ素子部が形成されている半導体基板を有する半導体装置であって、
    半導体基板の下面には、下部電極が形成されており、
    半導体基板の上面のうち、メイン素子部の上面にはメイン電極が形成されており、サブ素子部の上面には互いに分離されている複数のコンタクト部を介して半導体基板と導通しているサブ電極が形成されており、
    前記複数のコンタクト部は、第1方向に沿ってコンタクト部が直線状に配列された列状コンタクト部群を複数個形成しており、
    前記複数の列状コンタクト部群が、前記第1方向と直交する第2方向に沿って配列されており、
    前記複数の列状コンタクト部群が形成されている領域のうちの前記第2方向の少なくとも一方の端部近傍において、各列状コンタクト部群の第1方向の長さが、その端部から前記領域の中央に向かうにしたがって長くなっている、
    ことを特徴とする半導体装置。
  3. 各コンタクト部または各列状コンタクト部群の第1方向の端部のそれぞれが、単一の円または楕円の周上に存在することを特徴とする請求項1または2に記載の半導体装置。
  4. メイン電極が、互いに分離されている複数のコンタクト部を介して半導体基板と導通しており、
    半導体基板には、サブ電極と導通するコンタクト部群が形成されている領域と、メイン電極と導通するコンタクト部群が形成されている領域との間に、コンタクト部が形成されていない分離領域が形成されており、
    サブ電極がサブ素子部の上面よりも外部の領域まで伸びており、
    サブ電極が伸びている範囲を除く分離領域が、一定幅で形成されていることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
  5. メイン電極が、互いに分離されている複数のコンタクト部を介して半導体基板と導通しており、
    半導体基板には、サブ電極と導通するコンタクト部群が形成されている領域と、メイン電極と導通するコンタクト部群が形成されている領域との間に、コンタクト部が形成されていない分離領域が形成されており、
    サブ素子部が、メイン素子部に囲まれた領域内に形成されており、
    サブ電極と導通するコンタクト部群が形成されている領域の周囲全体に、一定幅の分離領域が形成されていることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
JP2009086612A 2009-03-31 2009-03-31 半導体装置 Expired - Fee Related JP5375270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009086612A JP5375270B2 (ja) 2009-03-31 2009-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086612A JP5375270B2 (ja) 2009-03-31 2009-03-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2010238993A true JP2010238993A (ja) 2010-10-21
JP5375270B2 JP5375270B2 (ja) 2013-12-25

Family

ID=43093052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086612A Expired - Fee Related JP5375270B2 (ja) 2009-03-31 2009-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JP5375270B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074264A (ja) * 2011-09-29 2013-04-22 Renesas Electronics Corp 半導体装置
JP2015510697A (ja) * 2012-02-14 2015-04-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh パワー半導体における電流センサのための半導体装置
WO2020149211A1 (ja) * 2019-01-16 2020-07-23 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02178975A (ja) * 1988-12-29 1990-07-11 Fuji Electric Co Ltd Mos型半導体装置
JPH09298298A (ja) * 1996-04-30 1997-11-18 Toshiba Corp 半導体装置
JPH1117179A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置
JP2007149867A (ja) * 2005-11-25 2007-06-14 Toyota Industries Corp 半導体装置
JP2008016461A (ja) * 2006-06-30 2008-01-24 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02178975A (ja) * 1988-12-29 1990-07-11 Fuji Electric Co Ltd Mos型半導体装置
JPH09298298A (ja) * 1996-04-30 1997-11-18 Toshiba Corp 半導体装置
JPH1117179A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置
JP2007149867A (ja) * 2005-11-25 2007-06-14 Toyota Industries Corp 半導体装置
JP2008016461A (ja) * 2006-06-30 2008-01-24 Toshiba Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074264A (ja) * 2011-09-29 2013-04-22 Renesas Electronics Corp 半導体装置
EP2575172A3 (en) * 2011-09-29 2015-09-30 Renesas Electronics Corporation Semiconductor device
JP2015510697A (ja) * 2012-02-14 2015-04-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh パワー半導体における電流センサのための半導体装置
US9478613B2 (en) 2012-02-14 2016-10-25 Robert Bosch Gmbh Semiconductor system for a current sensor in a power semiconductor
WO2020149211A1 (ja) * 2019-01-16 2020-07-23 株式会社デンソー 半導体装置
JP2020113709A (ja) * 2019-01-16 2020-07-27 株式会社デンソー 半導体装置
CN113302732A (zh) * 2019-01-16 2021-08-24 株式会社电装 半导体装置
JP7092044B2 (ja) 2019-01-16 2022-06-28 株式会社デンソー 半導体装置
CN113302732B (zh) * 2019-01-16 2023-08-04 株式会社电装 半导体装置
US11923452B2 (en) 2019-01-16 2024-03-05 Denso Corporation Semiconductor device having semiconductor switching element in sense cell region

Also Published As

Publication number Publication date
JP5375270B2 (ja) 2013-12-25

Similar Documents

Publication Publication Date Title
JP5900503B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP4265684B1 (ja) 半導体装置
JP5967065B2 (ja) 半導体装置
JP5748188B2 (ja) 半導体装置
JP5748353B2 (ja) 横型半導体装置
JP4992269B2 (ja) 電力半導体装置
JP2018120990A (ja) 半導体装置
JP2016082097A (ja) 半導体装置
JP5768028B2 (ja) 半導体装置
JP6146097B2 (ja) 半導体装置
JP2008227238A (ja) 半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP5605230B2 (ja) 半導体装置
JP2006269633A (ja) 電力用半導体装置
JP2019106430A (ja) 半導体装置
JP5694285B2 (ja) 半導体装置
JP5375270B2 (ja) 半導体装置
JP2013201191A (ja) 半導体装置
JP2013201287A (ja) パワー半導体装置
JP6854598B2 (ja) 半導体装置
JP7204544B2 (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
JP7338242B2 (ja) 半導体装置
JP2013069871A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R151 Written notification of patent or utility model registration

Ref document number: 5375270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees