JPH1117179A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1117179A JPH1117179A JP16728297A JP16728297A JPH1117179A JP H1117179 A JPH1117179 A JP H1117179A JP 16728297 A JP16728297 A JP 16728297A JP 16728297 A JP16728297 A JP 16728297A JP H1117179 A JPH1117179 A JP H1117179A
- Authority
- JP
- Japan
- Prior art keywords
- region
- current
- trench gate
- current detection
- detection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000969 carrier Substances 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 63
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】本発明は、電流検出素子領域の周囲をトレンチ
ゲート領域で囲むようにしたことを最も主要な特徴とす
る。 【解決手段】P型半導体基板1、N型ドリフト領域2、
P型ベース領域3、N型ソース領域4、トレンチゲート
領域5、ゲート絶縁膜6、ゲート電極7、絶縁膜8、主
電流電極(主電流エミッタ電極)9、電流検出電極1
0、コレクタ電極11、フローティング領域13を有
し、主電流素子領域と電流検出素子領域とからなり、電
流検出素子領域の周囲が3重のトレンチゲート領域5で
取り囲まれている。
ゲート領域で囲むようにしたことを最も主要な特徴とす
る。 【解決手段】P型半導体基板1、N型ドリフト領域2、
P型ベース領域3、N型ソース領域4、トレンチゲート
領域5、ゲート絶縁膜6、ゲート電極7、絶縁膜8、主
電流電極(主電流エミッタ電極)9、電流検出電極1
0、コレクタ電極11、フローティング領域13を有
し、主電流素子領域と電流検出素子領域とからなり、電
流検出素子領域の周囲が3重のトレンチゲート領域5で
取り囲まれている。
Description
【0001】
【発明の属する技術分野】この発明はトレンチゲートM
OS型電流検出機能を有する半導体装置の電流検出素子
部の構造に係り、特に電流検出素子部の構造に関する。
OS型電流検出機能を有する半導体装置の電流検出素子
部の構造に係り、特に電流検出素子部の構造に関する。
【0002】
【従来の技術】図7は従来のトレンチゲート型電流検出
機能付きIGBT(Insulated Gate Bipolar Transisto
r )の一部の素子構造を示しており、(a)は平面図、
(b)は(a)のA−A′線に沿った断面図を示してい
る。図において、1は半導体基板、2はドリフト領域、
3はベース領域、4はソース領域、5はトレンチゲート
領域、6はゲート絶縁膜、7はゲート電極、8は絶縁
膜、9は主電流電極(主電流エミッタ電極)、10は電
流検出電極、11はコレクタ電極である。
機能付きIGBT(Insulated Gate Bipolar Transisto
r )の一部の素子構造を示しており、(a)は平面図、
(b)は(a)のA−A′線に沿った断面図を示してい
る。図において、1は半導体基板、2はドリフト領域、
3はベース領域、4はソース領域、5はトレンチゲート
領域、6はゲート絶縁膜、7はゲート電極、8は絶縁
膜、9は主電流電極(主電流エミッタ電極)、10は電
流検出電極、11はコレクタ電極である。
【0003】従来、バイポーラ動作する主電流素子領域
と電流検出素子領域との分離は、ベース領域を形成する
際の拡散孔を分離してベース領域3を互いに分離して形
成し、それぞれの電極を分けて取り出すことによって行
われていた。良好な電流検出特性を得るためには、主電
流素子領域と電流検出素子領域との間の分離抵抗値を極
力大きくする必要がある。従来の分離方法で分離抵抗値
を大きくするには、それぞれの領域の間隔を広げる方法
が用いられる。しかし、ベース領域の間隔を広げ過ぎる
と耐圧が低下してしまう。
と電流検出素子領域との分離は、ベース領域を形成する
際の拡散孔を分離してベース領域3を互いに分離して形
成し、それぞれの電極を分けて取り出すことによって行
われていた。良好な電流検出特性を得るためには、主電
流素子領域と電流検出素子領域との間の分離抵抗値を極
力大きくする必要がある。従来の分離方法で分離抵抗値
を大きくするには、それぞれの領域の間隔を広げる方法
が用いられる。しかし、ベース領域の間隔を広げ過ぎる
と耐圧が低下してしまう。
【0004】このため、さらに従来では、図8(a)、
(b)に示すように主電流素子領域と電流検出素子領域
のベース領域3の間にフローティング領域13を設ける
構造が一般に用いられている。
(b)に示すように主電流素子領域と電流検出素子領域
のベース領域3の間にフローティング領域13を設ける
構造が一般に用いられている。
【0005】
【発明が解決しようとする課題】ところが、図8に示し
たような構造を持つIGBTにキャリアライフタイム制
御を行うと、主電流素子と電流検出素子の電流比率が大
幅に変わってしまう。この原因はライフタイムが長く、
少数キャリアが十分注入されている場合にはgmが大き
く、電流検出素子のエミッタ電極に直列に接続される検
出抵抗の影響を受けにくいために主電流素子と電流検出
素子のチャネル幅の比率と電流比率とが同等になるが、
ライフタイム制御を行って少数キャリアの注入量が少な
くなるとgmが低下し、電流検出素子が検出抵抗の影響
を受けてさらにgmが低下してしまうため、電流検出素
子に流れる電流が減少することによる。
たような構造を持つIGBTにキャリアライフタイム制
御を行うと、主電流素子と電流検出素子の電流比率が大
幅に変わってしまう。この原因はライフタイムが長く、
少数キャリアが十分注入されている場合にはgmが大き
く、電流検出素子のエミッタ電極に直列に接続される検
出抵抗の影響を受けにくいために主電流素子と電流検出
素子のチャネル幅の比率と電流比率とが同等になるが、
ライフタイム制御を行って少数キャリアの注入量が少な
くなるとgmが低下し、電流検出素子が検出抵抗の影響
を受けてさらにgmが低下してしまうため、電流検出素
子に流れる電流が減少することによる。
【0006】さらに、通常、キャリアライフタイム制御
に使用される電子線照射、重金属拡散、軽イオン照射等
で形成された欠陥によるライフタイムには温度特性があ
り、温度が上がるとライフタイムが長くなってしまう。
前述したように、電流検出素子の出力電流がキャリアラ
イフタイムに大きく依存するため、結果的に電流検出特
性の温度特性が悪化してしまうという問題があった。
に使用される電子線照射、重金属拡散、軽イオン照射等
で形成された欠陥によるライフタイムには温度特性があ
り、温度が上がるとライフタイムが長くなってしまう。
前述したように、電流検出素子の出力電流がキャリアラ
イフタイムに大きく依存するため、結果的に電流検出特
性の温度特性が悪化してしまうという問題があった。
【0007】この発明は上記のような事情を考慮してな
されたものであり、その目的は、キャリアライフタイム
制御を行った場合であっても電流検出素子に流れる電流
値の減少を抑制でき、もって電流検出素子における検出
電圧の温度特性を改善することができる半導体装置を提
供することである。
されたものであり、その目的は、キャリアライフタイム
制御を行った場合であっても電流検出素子に流れる電流
値の減少を抑制でき、もって電流検出素子における検出
電圧の温度特性を改善することができる半導体装置を提
供することである。
【0008】
【課題を解決するための手段】請求項1に係る半導体装
置は、トレンチゲート構造を有し、バイポーラ動作する
主電流素子と電流検出素子とが同一チップに形成されて
いる半導体装置において、電流検出素子が形成されてい
る領域の周囲をトレンチゲート領域で囲むように構成し
たことを特徴とする。
置は、トレンチゲート構造を有し、バイポーラ動作する
主電流素子と電流検出素子とが同一チップに形成されて
いる半導体装置において、電流検出素子が形成されてい
る領域の周囲をトレンチゲート領域で囲むように構成し
たことを特徴とする。
【0009】請求項2に係る半導体装置は、電流検出素
子領域を少なくとも1つのトレンチゲート領域で囲んで
おり、その周囲にはさらに1つ以上のトレンチゲート領
域が形成されていることを特徴とする。
子領域を少なくとも1つのトレンチゲート領域で囲んで
おり、その周囲にはさらに1つ以上のトレンチゲート領
域が形成されていることを特徴とする。
【0010】請求項3に係る半導体装置は、電流検出素
子領域の周辺に形成されたトレンチゲート領域に挟まれ
た領域に、主電流素子と電流検出素子のベース領域と同
じ導電型の領域が形成されていることを特徴とする。
子領域の周辺に形成されたトレンチゲート領域に挟まれ
た領域に、主電流素子と電流検出素子のベース領域と同
じ導電型の領域が形成されていることを特徴とする。
【0011】請求項4に係る半導体装置は、電流検出素
子領域が複数設けられていることを特徴とする。請求項
5に係る半導体装置は、ドリフト領域中の少数キャリア
に対するライフタイム制御を行うようにしたことを特徴
とする。
子領域が複数設けられていることを特徴とする。請求項
5に係る半導体装置は、ドリフト領域中の少数キャリア
に対するライフタイム制御を行うようにしたことを特徴
とする。
【0012】
【発明の実施の形態】以下、図面を参照してこの発明を
実施の形態により説明する。図1はこの発明をトレンチ
ゲート型電流検出機能付きNチャネル型IGBTに実施
した第1の実施の形態による一部の素子構造を示してお
り、(a)は平面図、(b)は(a)のA−A′線に沿
った断面図を示している。図において、1はP型半導体
基板、2はN型ドリフト領域、3はP型ベース領域、4
はN型ソース領域、5はトレンチゲート領域、6はゲー
ト絶縁膜、7はゲート電極、8は絶縁膜、9は主電流電
極(主電流エミッタ電極)、10は電流検出電極、11
はコレクタ電極、13はフローティング領域である。
実施の形態により説明する。図1はこの発明をトレンチ
ゲート型電流検出機能付きNチャネル型IGBTに実施
した第1の実施の形態による一部の素子構造を示してお
り、(a)は平面図、(b)は(a)のA−A′線に沿
った断面図を示している。図において、1はP型半導体
基板、2はN型ドリフト領域、3はP型ベース領域、4
はN型ソース領域、5はトレンチゲート領域、6はゲー
ト絶縁膜、7はゲート電極、8は絶縁膜、9は主電流電
極(主電流エミッタ電極)、10は電流検出電極、11
はコレクタ電極、13はフローティング領域である。
【0013】上記N型ドリフト領域2は、上記半導体基
板1の一方の主面上に所望する耐圧に応じた不純物濃度
と厚さで形成されている。また、上記P型ベース領域3
は、上記ドリフト領域2の表面に所定の深さで選択的に
形成されている。さらに上記N型ソース領域4は、上記
ベース領域3内に所定の深さで選択的に形成されてい
る。そして上記ソース領域4、ベース領域3を貫通して
上記ドリフト領域2に達する深さでトレンチゲート領域
5が形成されており、このトレンチゲート領域5では各
トレンチ内にゲート絶縁膜6を介してゲート電極7が設
けられている。また、主電流電極9はバイポーラ動作す
る主電流素子領域のソース領域4及びベース領域3に電
気的に接続され、電流検出電極10は電流検出素子領域
のソース領域4及びベース領域3に電気的に接続され、
コレクタ電極11はP型半導体基板1の他方の主面に電
気的に接続されている。
板1の一方の主面上に所望する耐圧に応じた不純物濃度
と厚さで形成されている。また、上記P型ベース領域3
は、上記ドリフト領域2の表面に所定の深さで選択的に
形成されている。さらに上記N型ソース領域4は、上記
ベース領域3内に所定の深さで選択的に形成されてい
る。そして上記ソース領域4、ベース領域3を貫通して
上記ドリフト領域2に達する深さでトレンチゲート領域
5が形成されており、このトレンチゲート領域5では各
トレンチ内にゲート絶縁膜6を介してゲート電極7が設
けられている。また、主電流電極9はバイポーラ動作す
る主電流素子領域のソース領域4及びベース領域3に電
気的に接続され、電流検出電極10は電流検出素子領域
のソース領域4及びベース領域3に電気的に接続され、
コレクタ電極11はP型半導体基板1の他方の主面に電
気的に接続されている。
【0014】また、図示するように、電流検出素子領域
の周囲は多重(この例では3重)のトレンチゲート領域
5で取り囲まれている。このような構造とすることによ
り、電流検出素子領域を主電流素子領域のベース領域3
と電気的に分離するとともに、これらのトレンチゲート
領域5を過剰少数キャリアの蓄積層として機能させ、電
流検出素子領域周辺の少数キャリア量を増加させること
で、キャリアライフタイムの検出出力特性に与える影響
を少なくすることができるため、主電流と検出電流比率
のキャリアライフタイム依存性及び電流検出特性の温度
特性を改善することができる。
の周囲は多重(この例では3重)のトレンチゲート領域
5で取り囲まれている。このような構造とすることによ
り、電流検出素子領域を主電流素子領域のベース領域3
と電気的に分離するとともに、これらのトレンチゲート
領域5を過剰少数キャリアの蓄積層として機能させ、電
流検出素子領域周辺の少数キャリア量を増加させること
で、キャリアライフタイムの検出出力特性に与える影響
を少なくすることができるため、主電流と検出電流比率
のキャリアライフタイム依存性及び電流検出特性の温度
特性を改善することができる。
【0015】なお、上記実施の形態ではNチャネル型の
IGBTの場合を説明したが、これは導電型を逆にする
ことでPチャネル型IGBTにも実施することができ
る。図2はこの発明をトレンチゲート型電流検出機能付
きNチャネル型IGBTに実施した第2の実施の形態に
よる一部の素子構造を示しており、(a)は平面図、
(b)は(a)のA−A′線に沿った断面図を示してい
る。この実施の形態によるNチャネル型IGBTは、図
1のものと比べて、P型半導体基板1上に直接N型ドリ
フト領域2を形成せずに、N型バッファ領域12を介し
て前記ドリフト領域2を形成するようにした点が異なっ
ている。
IGBTの場合を説明したが、これは導電型を逆にする
ことでPチャネル型IGBTにも実施することができ
る。図2はこの発明をトレンチゲート型電流検出機能付
きNチャネル型IGBTに実施した第2の実施の形態に
よる一部の素子構造を示しており、(a)は平面図、
(b)は(a)のA−A′線に沿った断面図を示してい
る。この実施の形態によるNチャネル型IGBTは、図
1のものと比べて、P型半導体基板1上に直接N型ドリ
フト領域2を形成せずに、N型バッファ領域12を介し
て前記ドリフト領域2を形成するようにした点が異なっ
ている。
【0016】この実施の形態によるIGBTの場合に
も、電流検出素子領域の周囲を多重のトレンチゲート領
域5で取り囲こんだ構造としているので、前記と同様の
理由により主電流と検出電流比率のキャリアライフタイ
ム依存性及び電流検出特性の温度特性を改善することが
できる。
も、電流検出素子領域の周囲を多重のトレンチゲート領
域5で取り囲こんだ構造としているので、前記と同様の
理由により主電流と検出電流比率のキャリアライフタイ
ム依存性及び電流検出特性の温度特性を改善することが
できる。
【0017】なお、上記実施の形態でもNチャネル型の
IGBTの場合を説明したが、これは導電型を逆にする
ことでPチャネル型IGBTにも実施することができ
る。図3はこの発明をトレンチゲート型電流検出機能付
きNチャネル型IGBTに実施した第3の実施の形態に
よる一部の素子構造を示しており、(a)は平面図、
(b)は(a)のA−A′線に沿った断面図を示してい
る。この実施の形態によるNチャネル型IGBTは、図
2のものと比べて、電流検出素子領域の周囲を1つのト
レンチゲート領域5で取り囲むことにより、主電流素子
領域のベース領域3と分離し、かつその外側に複数の直
線状のトレンチゲート領域5(環状になっていない)を
配置するようにした点が異なっている。
IGBTの場合を説明したが、これは導電型を逆にする
ことでPチャネル型IGBTにも実施することができ
る。図3はこの発明をトレンチゲート型電流検出機能付
きNチャネル型IGBTに実施した第3の実施の形態に
よる一部の素子構造を示しており、(a)は平面図、
(b)は(a)のA−A′線に沿った断面図を示してい
る。この実施の形態によるNチャネル型IGBTは、図
2のものと比べて、電流検出素子領域の周囲を1つのト
レンチゲート領域5で取り囲むことにより、主電流素子
領域のベース領域3と分離し、かつその外側に複数の直
線状のトレンチゲート領域5(環状になっていない)を
配置するようにした点が異なっている。
【0018】この実施の形態によるIGBTの場合に
も、電流検出素子領域の周囲をトレンチゲート領域5で
取り囲こんだ構造としているので、前記と同様の理由に
より主電流と検出電流比率のキャリアライフタイム依存
性及び電流検出特性の温度特性を改善することができ
る。
も、電流検出素子領域の周囲をトレンチゲート領域5で
取り囲こんだ構造としているので、前記と同様の理由に
より主電流と検出電流比率のキャリアライフタイム依存
性及び電流検出特性の温度特性を改善することができ
る。
【0019】なお、上記実施の形態でもNチャネル型の
IGBTの場合を説明したが、これは導電型を逆にする
ことでPチャネル型IGBTにも実施することができ
る。図4はこの発明をトレンチゲート型電流検出機能付
きNチャネル型IGBTに実施した第3の実施の形態に
よる一部の素子構造を示しており、(a)は平面図、
(b)は(a)のA−A′線に沿った断面図を示してい
る。この実施の形態によるNチャネル型IGBTは、図
2のものと比べて、電流検出素子領域を複数(この例で
は2個)形成し、それぞれの電流検出素子領域の周囲を
多重(この例では2重)のトレンチゲート領域5で取り
囲むようにした点が異なっている。
IGBTの場合を説明したが、これは導電型を逆にする
ことでPチャネル型IGBTにも実施することができ
る。図4はこの発明をトレンチゲート型電流検出機能付
きNチャネル型IGBTに実施した第3の実施の形態に
よる一部の素子構造を示しており、(a)は平面図、
(b)は(a)のA−A′線に沿った断面図を示してい
る。この実施の形態によるNチャネル型IGBTは、図
2のものと比べて、電流検出素子領域を複数(この例で
は2個)形成し、それぞれの電流検出素子領域の周囲を
多重(この例では2重)のトレンチゲート領域5で取り
囲むようにした点が異なっている。
【0020】この実施の形態によるIGBTの場合に
も、各電流検出素子領域の周囲をトレンチゲート領域5
で取り囲こんだ構造としているので、前記と同様の理由
により主電流と検出電流比率のキャリアライフタイム依
存性及び電流検出特性の温度特性を改善することができ
る。
も、各電流検出素子領域の周囲をトレンチゲート領域5
で取り囲こんだ構造としているので、前記と同様の理由
により主電流と検出電流比率のキャリアライフタイム依
存性及び電流検出特性の温度特性を改善することができ
る。
【0021】なお、上記実施の形態でもNチャネル型の
IGBTの場合を説明したが、これは導電型を逆にする
ことでPチャネル型IGBTにも実施することができ
る。図5は本発明におけるIGBTの検出電流比率(主
電流/検出電流)とキャリアライフタイムとの関係を従
来のものと比較して示す特性図である。本発明によれ
ば、電流検出素子領域の周囲をトレンチゲート領域で取
り囲むようにしているので、従来と比べて検出電流比率
のキャリアライフタイム依存性が大幅に改善されている
ことがわかる。
IGBTの場合を説明したが、これは導電型を逆にする
ことでPチャネル型IGBTにも実施することができ
る。図5は本発明におけるIGBTの検出電流比率(主
電流/検出電流)とキャリアライフタイムとの関係を従
来のものと比較して示す特性図である。本発明によれ
ば、電流検出素子領域の周囲をトレンチゲート領域で取
り囲むようにしているので、従来と比べて検出電流比率
のキャリアライフタイム依存性が大幅に改善されている
ことがわかる。
【0022】図6は本発明におけるIGBTの検出電流
値と温度との関係を従来のものと比較して示す特性図で
ある。本発明によれば、電流検出素子領域の周囲をトレ
ンチゲート領域で取り囲むようにしているので、検出電
流値は温度にかかわらずに一定となる。しかし、従来の
ものでは温度によって検出電流値が変化している。
値と温度との関係を従来のものと比較して示す特性図で
ある。本発明によれば、電流検出素子領域の周囲をトレ
ンチゲート領域で取り囲むようにしているので、検出電
流値は温度にかかわらずに一定となる。しかし、従来の
ものでは温度によって検出電流値が変化している。
【0023】上記した検出電流比率のキャリアライフタ
イム依存性及び検出電流値の温度特性は電流検出素子領
域の周囲を取り囲むトレンチゲート領域の数、あるいは
電流検出素子領域の外側に配置されたトレンチゲート領
域の数によって調整することができ、上記した各実施の
形態では2重、3重の例をあげているが、1重が適正な
場合もあり、あるいは3重以上が適正な場合もあるが、
ほとんどの場合はトレンチパターンの変更で簡単に対応
可能である。本発明の構造を採用することによって、従
来品と同等のコストで電流検出精度が向上したIGBT
を得ることができる。
イム依存性及び検出電流値の温度特性は電流検出素子領
域の周囲を取り囲むトレンチゲート領域の数、あるいは
電流検出素子領域の外側に配置されたトレンチゲート領
域の数によって調整することができ、上記した各実施の
形態では2重、3重の例をあげているが、1重が適正な
場合もあり、あるいは3重以上が適正な場合もあるが、
ほとんどの場合はトレンチパターンの変更で簡単に対応
可能である。本発明の構造を採用することによって、従
来品と同等のコストで電流検出精度が向上したIGBT
を得ることができる。
【0024】
【発明の効果】以上説明したようにこの発明によれば、
キャリアライフタイム制御を行った場合であっても電流
検出素子に流れる電流値の減少を抑制でき、もって電流
検出素子における検出電圧の温度特性を改善することが
できる半導体装置を提供することができる。
キャリアライフタイム制御を行った場合であっても電流
検出素子に流れる電流値の減少を抑制でき、もって電流
検出素子における検出電圧の温度特性を改善することが
できる半導体装置を提供することができる。
【図1】第1の実施の形態によるIGBTの一部の素子
構造を示し、(a)は平面図、(b)は断面図。
構造を示し、(a)は平面図、(b)は断面図。
【図2】第2の実施の形態によるIGBTの一部の素子
構造を示し、(a)は平面図、(b)は断面図。
構造を示し、(a)は平面図、(b)は断面図。
【図3】第3の実施の形態によるIGBTの一部の素子
構造を示し、(a)は平面図、(b)は断面図。
構造を示し、(a)は平面図、(b)は断面図。
【図4】第4の実施の形態によるIGBTの一部の素子
構造を示し、(a)は平面図、(b)は断面図。
構造を示し、(a)は平面図、(b)は断面図。
【図5】本発明におけるIGBTの検出電流比率(主電
流/検出電流)とキャリアライフタイムとの関係を従来
のものと比較して示す特性図。
流/検出電流)とキャリアライフタイムとの関係を従来
のものと比較して示す特性図。
【図6】本発明におけるIGBTの検出電流値と温度と
の関係を従来のものと比較して示す特性図。
の関係を従来のものと比較して示す特性図。
【図7】従来のIGBTの一部の素子構造を示し、
(a)は平面図、(b)は断面図。
(a)は平面図、(b)は断面図。
【図8】図7と異なる従来のIGBTの一部の素子構造
を示し、(a)は平面図、(b)は断面図。
を示し、(a)は平面図、(b)は断面図。
1…P型半導体基板、 2…N型ドリフト領域、 3…P型ベース領域、 4…N型ソース領域、 5…トレンチゲート領域、 6…ゲート絶縁膜、 7…ゲート電極、 8…絶縁膜、 9…主電流電極(主電流エミッタ電極)、 10…電流検出電極、 11…コレクタ電極、 12…N型バッファ領域、 13…フローティング領域。
Claims (5)
- 【請求項1】 トレンチゲート構造を有し、バイポーラ
動作する主電流素子と電流検出素子とが同一チップに形
成されている半導体装置において、 上記電流検出素子が形成されている領域の周囲をトレン
チゲート領域で囲むように構成したことを特徴とする半
導体装置。 - 【請求項2】 前記電流検出素子領域を少なくとも1つ
のトレンチゲート領域で囲んでおり、その周囲にはさら
に1つ以上のトレンチゲート領域が形成されていること
を特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記電流検出素子領域の周辺に形成され
たトレンチゲート領域に挟まれた領域に、前記主電流素
子と前記電流検出素子のベース領域と同じ導電型の領域
が形成されていることを特徴とする請求項2に記載の半
導体装置。 - 【請求項4】 前記電流検出素子領域が複数設けられて
いることを特徴とする請求項1、2、3のうちのいずれ
か1つに記載の半導体装置。 - 【請求項5】 ドリフト領域中の少数キャリアに対する
ライフタイム制御を行うようにしたことを特徴とする請
求項1、2、3、4のうちのいずれか1つに記載の半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16728297A JP3450650B2 (ja) | 1997-06-24 | 1997-06-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16728297A JP3450650B2 (ja) | 1997-06-24 | 1997-06-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1117179A true JPH1117179A (ja) | 1999-01-22 |
JP3450650B2 JP3450650B2 (ja) | 2003-09-29 |
Family
ID=15846870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16728297A Expired - Fee Related JP3450650B2 (ja) | 1997-06-24 | 1997-06-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3450650B2 (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006093459A (ja) * | 2004-09-24 | 2006-04-06 | Toyota Motor Corp | トレンチゲート型半導体装置およびその製造方法 |
JP2007194660A (ja) * | 2007-04-02 | 2007-08-02 | Renesas Technology Corp | トレンチゲート型半導体装置 |
WO2007129264A2 (en) * | 2006-05-08 | 2007-11-15 | Nxp B.V. | Semiconductor device with insulated trench gates and isolation region |
JP2010238993A (ja) * | 2009-03-31 | 2010-10-21 | Toyota Motor Corp | 半導体装置 |
JP2011044529A (ja) * | 2009-08-20 | 2011-03-03 | Mitsubishi Electric Corp | 金属製マスク |
WO2011030454A1 (ja) * | 2009-09-14 | 2011-03-17 | トヨタ自動車株式会社 | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 |
JP2011193016A (ja) * | 2011-05-16 | 2011-09-29 | Renesas Electronics Corp | トレンチゲート型半導体装置 |
US8076718B2 (en) | 2004-10-29 | 2011-12-13 | Toyota Jidosha Kabushiki Kaisha | Insulated gate semiconductor device and method for producing the same |
JP2012119658A (ja) * | 2010-11-08 | 2012-06-21 | Toshiba Corp | 半導体装置 |
JP2012253391A (ja) * | 2008-01-29 | 2012-12-20 | Fuji Electric Co Ltd | 半導体装置 |
US8809986B2 (en) | 2009-05-28 | 2014-08-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2015510697A (ja) * | 2012-02-14 | 2015-04-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | パワー半導体における電流センサのための半導体装置 |
JP2016063107A (ja) * | 2014-09-19 | 2016-04-25 | トヨタ自動車株式会社 | 半導体装置 |
CN105810737A (zh) * | 2015-01-15 | 2016-07-27 | 富士电机株式会社 | 半导体装置 |
US9698769B2 (en) | 2013-04-10 | 2017-07-04 | Denso Corporation | Semiconductor device |
EP3183753A4 (en) * | 2014-08-19 | 2018-01-10 | Vishay-Siliconix | Electronic circuit |
JP2018133433A (ja) * | 2017-02-15 | 2018-08-23 | 株式会社デンソー | 半導体装置 |
JPWO2022004807A1 (ja) * | 2020-07-03 | 2022-01-06 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4921730B2 (ja) | 2005-06-20 | 2012-04-25 | 株式会社東芝 | 半導体装置 |
JP4905559B2 (ja) | 2009-01-27 | 2012-03-28 | 株式会社デンソー | 半導体装置 |
-
1997
- 1997-06-24 JP JP16728297A patent/JP3450650B2/ja not_active Expired - Fee Related
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP4498796B2 (ja) * | 2004-03-29 | 2010-07-07 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006093459A (ja) * | 2004-09-24 | 2006-04-06 | Toyota Motor Corp | トレンチゲート型半導体装置およびその製造方法 |
US8076718B2 (en) | 2004-10-29 | 2011-12-13 | Toyota Jidosha Kabushiki Kaisha | Insulated gate semiconductor device and method for producing the same |
WO2007129264A2 (en) * | 2006-05-08 | 2007-11-15 | Nxp B.V. | Semiconductor device with insulated trench gates and isolation region |
WO2007129264A3 (en) * | 2006-05-08 | 2008-01-17 | Koninkl Philips Electronics Nv | Semiconductor device with insulated trench gates and isolation region |
JP2007194660A (ja) * | 2007-04-02 | 2007-08-02 | Renesas Technology Corp | トレンチゲート型半導体装置 |
US10916541B2 (en) | 2008-01-29 | 2021-02-09 | Fuji Electric Co., Ltd. | Semiconductor device |
US11749675B2 (en) | 2008-01-29 | 2023-09-05 | Fuji Electric Co., Ltd. | Semiconductor device |
US9466711B2 (en) | 2008-01-29 | 2016-10-11 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2012253391A (ja) * | 2008-01-29 | 2012-12-20 | Fuji Electric Co Ltd | 半導体装置 |
JP2010238993A (ja) * | 2009-03-31 | 2010-10-21 | Toyota Motor Corp | 半導体装置 |
US8933483B2 (en) | 2009-05-28 | 2015-01-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US8809986B2 (en) | 2009-05-28 | 2014-08-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2011044529A (ja) * | 2009-08-20 | 2011-03-03 | Mitsubishi Electric Corp | 金属製マスク |
JP5282823B2 (ja) * | 2009-09-14 | 2013-09-04 | トヨタ自動車株式会社 | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 |
JPWO2011030454A1 (ja) * | 2009-09-14 | 2013-02-04 | トヨタ自動車株式会社 | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 |
US8330185B2 (en) | 2009-09-14 | 2012-12-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device having semiconductor substrate including diode region and IGBT region |
WO2011030454A1 (ja) * | 2009-09-14 | 2011-03-17 | トヨタ自動車株式会社 | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 |
CN102414817A (zh) * | 2009-09-14 | 2012-04-11 | 丰田自动车株式会社 | 具备具有二极管区和igbt区的半导体基板的半导体装置 |
JP2012119658A (ja) * | 2010-11-08 | 2012-06-21 | Toshiba Corp | 半導体装置 |
JP2011193016A (ja) * | 2011-05-16 | 2011-09-29 | Renesas Electronics Corp | トレンチゲート型半導体装置 |
JP2015510697A (ja) * | 2012-02-14 | 2015-04-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | パワー半導体における電流センサのための半導体装置 |
US9478613B2 (en) | 2012-02-14 | 2016-10-25 | Robert Bosch Gmbh | Semiconductor system for a current sensor in a power semiconductor |
US9698769B2 (en) | 2013-04-10 | 2017-07-04 | Denso Corporation | Semiconductor device |
US10444262B2 (en) | 2014-08-19 | 2019-10-15 | Vishay-Siliconix | Vertical sense devices in vertical trench MOSFET |
US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
EP3183753A4 (en) * | 2014-08-19 | 2018-01-10 | Vishay-Siliconix | Electronic circuit |
US10527654B2 (en) | 2014-08-19 | 2020-01-07 | Vishay SIliconix, LLC | Vertical sense devices in vertical trench MOSFET |
JP2016063107A (ja) * | 2014-09-19 | 2016-04-25 | トヨタ自動車株式会社 | 半導体装置 |
CN105810737A (zh) * | 2015-01-15 | 2016-07-27 | 富士电机株式会社 | 半导体装置 |
CN105810737B (zh) * | 2015-01-15 | 2021-07-27 | 富士电机株式会社 | 半导体装置 |
JP2018133433A (ja) * | 2017-02-15 | 2018-08-23 | 株式会社デンソー | 半導体装置 |
JPWO2022004807A1 (ja) * | 2020-07-03 | 2022-01-06 | ||
WO2022004807A1 (ja) * | 2020-07-03 | 2022-01-06 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3450650B2 (ja) | 2003-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3450650B2 (ja) | 半導体装置 | |
US5821580A (en) | MOS device having a trench gate structure | |
US4868624A (en) | Channel collector transistor | |
US4101922A (en) | Field effect transistor with a short channel length | |
JPH0358187B2 (ja) | ||
JPH10132871A (ja) | 半導体装置 | |
JPH08227900A (ja) | 半導体装置 | |
US6088208A (en) | Electronic device, electronic switching apparatus including the same, and production method thereof | |
JP2833610B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US4380021A (en) | Semiconductor integrated circuit | |
US20020105038A1 (en) | Mos-transistor for a photo cell | |
US3882529A (en) | Punch-through semiconductor diodes | |
US5298770A (en) | Power switching MOS transistor | |
US4851888A (en) | Conductivity modulation type vertical MOS-FET | |
JP4762663B2 (ja) | 半導体装置 | |
US3719864A (en) | Semiconductor device with two mos transistors of non-symmetrical type | |
JPS62140463A (ja) | 切換可能なエミツタ短絡を有するサイリスタ | |
JP3349029B2 (ja) | 半導体装置 | |
JP3515298B2 (ja) | 半導体装置 | |
JP3114317B2 (ja) | 半導体装置 | |
JP2018101737A (ja) | 半導体装置 | |
US4197147A (en) | Method of manufacturing an integrated circuit including an analog circuit and an I2 L circuit utilizing staged diffusion techniques | |
JPH07249737A (ja) | プレーナ型半導体装置およびその製造方法 | |
JPH0738108A (ja) | フィ―ルド電極層を有するmos型電界効果トランジスタ | |
JP2000150778A (ja) | ポリシリコン抵抗素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090711 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090711 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |