CN105810737B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105810737B
CN105810737B CN201510890633.9A CN201510890633A CN105810737B CN 105810737 B CN105810737 B CN 105810737B CN 201510890633 A CN201510890633 A CN 201510890633A CN 105810737 B CN105810737 B CN 105810737B
Authority
CN
China
Prior art keywords
trench
current sensing
region
semiconductor device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510890633.9A
Other languages
English (en)
Other versions
CN105810737A (zh
Inventor
西村武义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105810737A publication Critical patent/CN105810737A/zh
Application granted granted Critical
Publication of CN105810737B publication Critical patent/CN105810737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种能够维持电流感测精度并能够提高电流感测区域的破坏耐量的半导体装置。在同一半导体基板上设有活性区域(21)、电流感测区域(22)和二极管区域(24)。活性区域(21)中配置有构成主元件的多个活性单元。电流感测区域(22)中设有构成用于检测主元件中流过的电流的电流感测元件的电流感测单元。二极管区域(24)包围在电流感测区域(22)的周围。二极管区域(24)中配置有与电流感测单元反相并联连接的二极管单元。活性单元和电流感测单元具有沟道栅结构。构成电流检测单元的沟道栅结构的沟道(3b)的宽度(w21)小于构成活性单元的沟道栅结构(3a)的宽度(w11)。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
一直以来，半导体装置要求能够实现大电流和低导通电阻(低导通电压)，同时还要求能够实现用于防止半导体装置本身遭到损坏的保护功能、检测出半导体装置中流过的电流的电流检测(电流感测)功能等多种功能。电流感测用的半导体元件(以下称为电流感测元件)在特性方面是用于检测半导体基板(半导体芯片)中流过的电流的元件，因此将其配置在与配置于活性区域的主元件相同的半导体基板上，并且具有与构成主元件的单元(元件的功能单位)相同的单元结构。活性区域是导通状态下主电流流过的区域。
用于配置构成电流感测元件的单元的区域(以下称为电流感测区域)的占有面积取决于电流感测比，要小于活性区域的占有面积。电流感测比是基于电流感测元件检测出的电流计算活性区域中实际流过的电流时所用的转换比率。如上所述，配置于电流感测区域的构成电流感测元件的单元(以下称为电流感测单元)与配置于活性区域的构成主元件的单元(以下称为活性单元)的结构相同。因此，基于电流感测比，能够决定配置于电流感测区域的电流感测单元的数量。
关于具有与主元件配置于同一半导体基板上的电流感测元件的现有半导体装置的结构，以绝缘栅型场效应晶体管(MOSFET：Metal Oxide Semiconductor Field EffectTransistor)为例来进行说明。图10是表示现有半导体装置的平面布局的俯视图。图11是表示沿图10的切断线AA-AA’得到的剖面结构的剖视图。图10中示出了活性区域121、电流感测区域122和各电极焊盘的平面布局(图12中也一样)。图11中示出了沿着穿过活性区域121和电流感测区域122的切断线AA-AA’得到的剖面结构。
如图10所示，现有半导体装置(以下称为现有例1)在同一半导体基板上设置了活性区域121、电流感测区域122和终端结构部123。活性区域121包围在电流感测区域122的周围。终端结构部123包围在活性区域121的周围。活性区域121与电流感测区域122的边界、以及活性区域121与终端结构部123的边界的图示被省略。活性区域121中，在半导体基板的表面上分开地设有源电极焊盘111、电流感测电极焊盘112和栅电极焊盘113。
电流感测区域122中，在半导体基板的表面上设有几乎覆盖电流感测区域122的整个面的电流感测电极110。电流感测电极110配置在源电极焊盘111与电流感测电极焊盘112之间。电流感测电极110是为各电流感测单元所共用的表面电极。源电极焊盘111设置于活性区域121的几乎整个表面。源电极焊盘111与电流感测电极110、电流感测电极焊盘112和栅电极焊盘113各自的一部分相对。源电极焊盘111是为各活性单元所共用的表面电极(源电极)。
电流感测电极焊盘112和栅电极焊盘113沿着终端结构部123的内周配置于活性区域121的与终端结构部123的边界附近。电流感测电极焊盘112相对于电流感测电极110配置于芯片外周部侧，且与电流感测电极110相对。电流感测电极焊盘112与电流感测电极110电连接。栅电极焊盘113经由省略了图示的栅极线与各活性单元的栅电极连接。终端结构部123是用于对半导体基板所形成的n-型漂移层的表面侧的电场进行弛豫来保持耐压的区域。
如图11所述，在成为n-型漂移层101的半导体基板的表面侧，从活性区域121跨过电流感测区域122而设有多个具有相同单元结构的单元。即，与电流感测区域122连续地设置了与配置于活性区域121的活性单元具有相同单元结构的电流感测单元。这些单元具备常用的沟槽栅结构。沟槽栅结构由p型基极区域102、沟槽103、栅极绝缘膜104、栅电极105、n+型源极区域106和p+型接触区域107构成。沟槽103内沿着沟槽103的内壁配置有栅极绝缘膜104，将栅电极105埋在内部。
活性单元的n+型源极区域106和p+型接触区域107与兼作为源电极焊盘111的表面电极(源电极)相接。电流感测单元的n+型源极区域106和p+型接触区域107与作为表面电极的电流感测电极110相接。电流感测电极110和源电极焊盘111经由层间绝缘膜109而实现与栅电极105的电绝缘。标号108是高温氧化(HTO：High Temperature Oxide)膜。在半导体基板的背面侧设有省略了图示的n+型漏极层和漏电极。标号w101是相邻沟槽103之间的台面区域的宽度，标号w102是沟槽间距。
对具有与主元件配置在同一半导体基板上的电流感测元件的现有半导体装置(以下称为现有例2)的另一例的构造进行说明。图12是表示现有半导体装置的另一例的平面布局的俯视图。图13A和图13B是表示沿图12的切断线BB-BB’和切断线CC-CC’得到的剖面结构的剖视图。图13A表示沿切断线BB-BB’得到的剖面结构，图13B表示沿切断线CC-CC’得到的剖面结构。现有例2与现有例1(参照图10、图11)的不同之处在于，在电流感测电极焊盘114的正下方(漏极侧)配置有电流感测区域124。即，电流感测电极焊盘114在半导体基板的表面上兼作为电流感测电极。
通常采用的是电流感测区域124的周围被二极管区域125包围的结构。即，二极管区域125设置在活性区域121与电流感测区域124之间。活性区域121与二极管区域125的边界的图示被省略。电流感测电极焊盘114从电流感测区域124横跨二极管区域125而设置，覆盖电流感测区域124所在的整个基板表面，并且覆盖二极管区域125所在的基板表面。二极管区域125中配置有以p型基极区域102为阳极、n-型漂移层101和n+型漏极层(未图示)为阴极的二极管。电流感测电极焊盘114兼作为阳极电极，漏电极(未图示)兼作为阴极电极。
上述现有例1(参照图10、图11)中，将活性区域121的一部分单元用作为电流感测区域122的电流感测单元，因此，源电极焊盘111与电流感测电极110之间必须分离开。而在近年来的微细化单元中，难以实现各电极的分离。另外，为了使单元微细化，还必须减小各电极的厚度。然而，当活性区域121内的电极厚度变小时，导通电阻会增加，组装时的可靠性会下降。因此，现有例1只能适用于单元间距较大的单元结构，若要适用微细化的单元结构，则必须增加多级金属工序来形成多级金属构造。多级金属工序是指将不同金属材料的多个金属膜加以层叠的工序，其将导致工序数的增加。此外，在现有例1中，与活性单元连续地设置了电流感测单元，因此，会有电流从活性区域121流入电流感测单元，从而存在电流感测精度变差的问题。
上述现有例2(参照图12、图13A、图13B)中，在活性区域121与电流感测区域124之间设有二极管区域125，因此，能够抑制电流从活性区域121流入电流感测区域125。然而，沟槽栅型的MOS型半导体装置中通常要提高导通时的电流密度，因此为了提高对于雪崩击穿和涌流等的破坏耐量，要降低相对于半导体基板表面积的占有面积较大的活性区域121的耐压，以使各活性单元均等地分担电流。由于活性单元和电流感测单元的单元结构相同，因此，电流感测区域124的耐压也与活性区域121的耐压相同程度地降低。
另外，由于活性单元和电流感测单元的单元结构相同，因此，活性区域121和电流感测区域124会同时发生雪崩击穿。此时，由于电流感测电极焊盘114覆盖从电流感测区域124到包含二极管区域125的一部分的区域为止，因此会在电流感测区域124及二极管区域125中p型基极区域102与n-型漂移层101之间的pn结合面上发生雪崩击穿。因而，电流感测区域124中，不仅有来自电流感测区域124的因发生了雪崩击穿而剧增的电流流过，还有来自二极管区域125的因发生了雪崩击穿而剧增的电流(以下统称为雪崩电流)流过。
通常，相对于半导体基板的表面积，电流感测区域124的占有面积较小，但包围电流感测区域124周围的二极管区域125的占有面积较大。因此，配置于电流感测区域124的电流感测单元相比于通常的活性单元，其雪崩电流要多出从二极管区域125流入的那部分雪崩电流。从而，电流感测区域124对于雪崩击穿的破坏耐量要低于活性区域的破坏耐量。因而，为了抑制电流感测区域124的破坏耐量下降，需要保护电流感测元件免受雪崩击穿和涌流等的影响。
以往，为了抑制电流感测区域的破坏耐量下降，通常是将电流感测元件与电阻连接(以下称为第1现有结构)，或者在与电流感测元件连接的控制电路(未图示)中设置电阻或齐纳二极管等保护电路(以下称为第2现有结构)。第1现有结构能够抑制因涌流等产生的电流流入电流感测元件。第2现有结构通过保护控制电路免受涌流等的影响，提高电流感测元件的破坏耐量。然而，越是增强对于电流感测元件的保护，电流越不易在电流感测元件中流动，从而导致电流感测元件中流过的电流减小，或者因元件或电路的寄生效应而导致电流感测元件中流过的电流增大，因此，电流感测精度有可能会下降。
作为提高电流感测精度的装置，提出了如下的装置。检测单元、活性单元和非活性单元全部由具备虚拟栅电极的沟槽栅型半导体装置构成。在沟槽的底部隔着绝缘膜配置虚拟栅电极，在虚拟栅电极上隔着绝缘膜形成栅电极。在沟槽的底部侧设置虚拟栅电极会使沟槽的深度相应地增加(例如参照下述专利文献1(第0102～0103段、图19))。下述专利文献1中，通过设置虚拟栅电极来使沟槽加深，能够抑制从电流感测单元(检测单元)周围的区域流入电流感测单元的电流，抑制电流感测比的变动来提高电流感测精度。
作为防止电流感测元件受损的装置，提出了如下的装置。主元件的源电极与电流检测元件的电流感测电极之间连接有电流检测用的电阻。栅极绝缘膜的绝缘耐压大于施加反向偏置电压时电流检测元件中能够流过的最大电流与上述电阻之积(例如参照下述专利文献2(第0047、0048段、图3、图4))。在下述专利文献2中，通过使活性单元(主元件)的沟槽深于电流感测单元(电流检测元件)的沟槽、或者使活性单元的相邻沟槽间的间隔大于电流感测单元的相邻沟槽间的间隔，从而在施加反向偏置电压时，使电流感测单元的耐压高于活性单元的耐压。
现有技术文献
专利文献
专利文献1：日本专利特开2009-182113号公报
专利文献2：日本专利特开2012-253391号公报
发明内容
发明所要解决的技术问题
然而，在上述第1、第2现有结构中，为了设置针对雪崩击穿和涌流等的保护单元，需要增加工序数，或者需要确保用于在与电流感测元件同一半导体基板上形成保护单元的面积，因此会导致成本增加。另外，在上述第1、第2现有结构中，如上所述，越是增强对于电流感测元件的保护，电流感测精度有可能越低。上述专利文献1中，通过设置虚拟栅电极来使沟槽加深，从而电流感测区域的耐压下降，使得破坏耐量有下降的趋势。
本发明的目的为了解决上述现有技术中存在的问题，提供一种能够维持电流感测精度并且能够提高电流感测区域的破坏耐量的半导体装置。
用于解决技术问题的技术手段
为了解决上述问题，达到本发明的目的，本发明所涉及的半导体装置在同一半导体基板上具备：具有第1沟槽栅结构的主元件、以及具有第2沟槽栅结构且检测在所述主元件工作时流过所述半导体基板的电流的电流检测元件，所述半导体装置的具有如下特征。所述第1沟槽栅结构具备：配置于所述半导体基板的第1主面侧的第1沟槽；沿着所述第1沟槽的内壁配置的栅极绝缘膜；以及配置于所述第1沟槽内的栅电极。所述第2沟槽栅结构具备：配置于所述半导体基板的所述第1主面侧的第2沟槽；沿着所述第2沟槽的内壁配置的所述栅极绝缘膜；以及配置于所述第2沟槽内的所述栅电极。构成所述电流检测元件的所述第2沟槽栅结构的所述第2沟槽的宽度小于构成所述主元件的所述第1沟槽栅结构的所述第1沟槽的宽度。
另外，为了解决上述问题，达到本发明的目的，本发明所涉及的半导体装置在同一半导体基板上具备：具有第1沟槽栅结构的主元件、以及具有第2沟槽栅结构且检测在所述主元件工作时流过所述半导体基板的电流的电流检测元件，所述半导体装置的具有如下特征。所述第1沟槽栅结构具备：配置于所述半导体基板的第1主面侧的第1沟槽；沿着所述第1沟槽的内壁配置的栅极绝缘膜；以及配置于所述第1沟槽内的栅电极。所述第2沟槽栅结构具备：配置于所述半导体基板的所述第1主面侧的第2沟槽；沿着所述第2沟槽的内壁配置的所述栅极绝缘膜；以及配置于所述第2沟槽内的所述栅电极。沿着构成所述电流检测元件的所述第2沟槽栅结构的所述第2沟槽的内壁设置的所述栅极绝缘膜的设置于所述第2沟槽底面的部分的厚度大于沿着构成所述主元件的所述第1沟槽栅结构的所述第1沟槽的内壁设置的所述栅极绝缘膜的设置于所述第1沟槽底面的部分的厚度。
另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第2沟槽的宽度小于所述第1沟槽的宽度。
另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述主元件由夹着所述第1沟槽而相邻的多个第1单元构成。所述电流检测元件由夹着所述第2沟槽而相邻的多个第2单元构成。所述第2单元的宽度小于所述第1单元的宽度。
另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第2沟槽的深度小于所述第1沟槽的深度。
另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述半导体基板上具备：配置有所述主元件的活性区域、配置有所述电流检测元件的电流检测区域、以及包围所述电流检测区域的周围的二极管区域。而且，所述二极管区域中配置有与所述电流检测元件反向并联连接的二极管。
另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述二极管的耐压高于所述主元件的耐压且低于所述电流检测元件的耐压。
另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述栅极绝缘膜是氧化膜。
另外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述栅电极是多晶硅层。
发明效果
根据本发明所涉及的半导体装置，无需设置针对雪崩击穿和涌流等的保护单元，就能够使电流感测区域(电流检测区域)的耐压高于活性区域的耐压。从而，能够维持电流感测精度，并且能够提高电流感测区域的破坏耐量。
附图说明
图1是表示实施方式1所涉及的半导体装置的平面布局的俯视图。
图2A和图2B是表示沿图1的切断线A-A’和切断线B-B’得到的剖面结构的剖视图。
图3是表示实施方式2所涉及的半导体装置的电流感测区域的剖面结构的剖视图。
图4是表示实施方式4所涉及的半导体装置的电流感测区域的剖面结构的剖视图。
图5是表示实施方式5所涉及的半导体装置的电流感测区域的剖面结构的剖视图。
图6A和图6B是表示实施方式5所涉及的半导体装置在制造过程中的状态的剖视图。
图7A和图7B是表示实施方式5所涉及的半导体装置在制造过程中的状态的剖视图。
图8A和图8B是表示实施方式5所涉及的半导体装置在制造过程中的状态的剖视图。
图9是表示实施方式6所涉及的半导体装置的电流感测区域的剖面结构的剖视图。
图10是表示现有半导体装置的平面布局的俯视图。
图11是表示沿图10的切断线AA-AA’得到的剖面结构的剖视图。
图12是表示现有半导体装置的另一例的平面布局的俯视图。
图13A和图13B是表示沿图12的切断线BB-BB’和切断线CC-CC’得到的剖面结构的剖视图。
具体实施方式
下面，参照附图，对本发明所涉及的半导体装置的理想实施方式进行详细说明。在本说明书和附图中，标记了n或p的层和区域分别表示其多数载流子为电子或空穴。对n或p标注了+或-的层和区域分别表示其杂质浓度比未标注的曾和区域要高或低。在下述实施方式的说明及附图中，对相同的结构标注相同的符号，并省略重复说明。
(实施方式1)
在实施方式1所涉及的半导体装置的结构中，以具备沿着与基板表面平行的方向(以下称为第1方向(与切断线A-A’和切断线B-B’正交的方向))呈带状延伸的沟槽栅结构的MOSFET为例进行说明。图1是表示实施方式1所涉及的半导体装置的平面布局的俯视图。图2A和图2B是表示沿图1的切断线A-A’和切断线B-B’得到的剖面结构的剖视图。图1中示出了活性区域21、电流感测区域22和各电极焊盘的平面布局。图2A中示出了在活性区域21中沿着与第1方向正交的第2方向切断沟槽3的切断线A-A’所得到的剖面结构。图2B中示出了在电流感测区域22中沿着第2方向切断沟槽3的切断线B-B’所得到的剖面结构。
如图1所示，实施方式1所涉及的半导体装置在与主元件同一半导体基板(半导体芯片)上，具备用于检测主元件中流过的电流的半导体元件(电流感测元件(电流检测元件))。即，电流感测元件检测出配置有主元件的半导体基板内流过的电流。具体而言，在同一半导体基板上设有活性区域21、电流感测区域22、终端结构部23和二极管区域24。活性区域21设置于芯片中央部附近，占据了基板表面的大半部分表面积。活性区域21中配置有构成主元件的多个单元(活性单元(第2单元)：未图示)。电流感测区域22设置在活性区域21与终端结构部23之间。电流感测区域22中配置有构成电流感测元件的多个单元(电流感测单元(第1单元)：未图示)。
二极管区域24包围在电流感测区域22的周围。即，二极管区域24设置在活性区域21与电流感测区域22之间。二极管区域24中配置有构成二极管的单元结构的多个单元(以下称为二极管单元)。二极管单元与电流感测单元反向并联连接，且在电流感测单元正向偏置时变为反向偏置。即，二极管单元是在电流感测单元工作时不工作的单元，具有抑制电流从活性区域21流入电流感测区域22的功能。二极管单元的耐压高于活性单元的耐压，且低于电流感测单元的耐压。终端结构部23包围在活性区域21的周围。活性区域21与电流感测区域22的边界、活性区域21与二极管区域24的边界、以及活性区域21与终端结构部23的边界的图示被省略。
活性区域21中，在半导体基板的表面上分开地设有源电极焊盘11和栅电极焊盘13。源电极焊盘11设置于活性区域21的几乎整个表面。具体而言，源电极焊盘11例如设置成包围半导体基板的表面上设有电流感测电极焊盘12和栅电极焊盘13的大致矩形区域的3条边，并与电流感测电极焊盘12和栅电极焊盘13各自的一部分相对。源电极焊盘11是为各活性单元所共用的表面电极(源电极)。栅电极焊盘13设置在活性区域21的与终端结构部23的边界附近。栅电极焊盘13经由省略了图示的栅极线与各活性单元的栅电极连接。
电流感测区域22中，在半导体基板的表面上与源电极焊盘11和栅电极焊盘13分开地设有电流感测电极焊盘12。电流感测电极焊盘12从电流感测区域22横跨二极管区域24而设置，覆盖电流感测区域22所在的整个基板表面，并且覆盖二极管区域24所在的基板表面。另外，电流感测电极焊盘12设置在终端结构部23的内侧，且沿着终端结构部23的内周并排地配置有栅电极焊盘13。电流感测电极焊盘12兼用作为各电流感测单元所共用的表面电极(电流感测电极)。终端结构部23中设有例如保护环、场板、RESURF(降低表面场)等或者将它们组合得到的耐压结构(未图示)。
如图2A和图2B所示，在成为n-型漂移层1的半导体基板(半导体芯片)的表面侧，从活性区域21跨过电流感测区域22设有多个单元。活性单元(配置于活性区域21的单元)和电流感测单元(配置于电流感测区域22的单元)都具有沟槽栅结构(第1、第2沟槽栅结构)。沟槽栅结构由p型基极区域2、沟槽3、栅极绝缘膜4、栅电极5、n+型源极区域6和p+型接触区域7构成。二极管区域24中配置有以p型基极区域2为阳极、n-型漂移层1和后述的n+型漏极层(未图示)为阴极的单元(二极管单元)。沟槽3内沿着沟槽3的内壁配置有栅极绝缘膜4，将栅电极5埋在内部。另外，栅极绝缘膜4可以是氧化膜，栅电极5可以是多晶硅层。
具体而言，在半导体基板表面的表面层上，从活性区域21到电流感测区域22的区域内设有p型基极区域2。还设有沿着深度方向贯穿p型基极区域2并抵达n-型漂移层1的沟槽3(3a、3b)。沟槽3在例如沿第1方向延伸的带状的平面布局上，从活性区域21跨过电流感测区域22而配置。活性区域21、电流感测区域22和二极管区域24中，分别由被夹在相邻沟槽3之间的部分(台面区域)构成一个单元(元件的功能单位)。
电流感测区域22中相邻的沟槽(第2沟槽)3b之间的台面区域在第2方向上的宽度(电流感测单元的台面宽度)w22等于活性区域21中相邻的沟槽(第1沟槽)3a之间的台面区域在第2方向上的宽度(活性单元的台面宽度)w12(w22＝w12)。电流感测区域22的沟槽3b在第2方向(即沟槽3排列的方向)上的宽度(以下简称为宽度)w21小于活性区域21的沟槽3a的宽度w11(w21＜w11)。电流感测区域22的沟槽3b的深度d21可以是等于活性区域21的沟槽3a的深度d11(d21＝d11)，也可以是小于活性区域21的沟槽3a的深度d11(d21＜d11)。
使电流感测区域22的沟槽3b的深度d21等于活性区域21的沟槽3a的深度d11的情况下，例如只要通过不同的刻蚀工序来形成活性区域21的沟槽3a和电流感测区域22的沟槽3b即可。另一方面，在使电流感测区域22的沟槽3b的深度d21小于活性区域21的沟槽3a的深度d11的情况下，例如只要通过同一刻蚀工序来形成活性区域21的沟槽3a和电流感测区域22的沟槽3b即可。这是因为，沟槽的宽度越窄，越能减小沟槽的深度。关于使电流感测区域22的沟槽3b的深度d21小于活性区域21的沟槽3a的深度d11的情况，将在后述的实施方式6中进行说明。
电流感测区域22的沟槽3b的底面角部33b的曲率尽可能的小为佳。其理由如下。一般而言，沟槽的底面角部的曲率越小，底面角部的弯曲程度越平缓，因此能够抑制电流集中到底面角部。这种情况下，沟槽的宽度越窄，越能提高单元的耐压。因此，假定电流感测区域22的沟槽3b的底面角部33b的曲率与例如活性区域21的沟槽3a的底面角部33a的曲率大致相等。这种情况下，如上所述，由于电流感测区域22的沟槽3b的宽度w21小于活性区域21的沟槽3a的宽度w11，因此能够使电流感测区域22的耐压高于活性区域21的耐压。
在沟槽3(3a、3b)的内部，沿着沟槽3的内壁设有栅极绝缘膜4，在栅极绝缘膜4的内侧设有栅电极5。活性区域21和电流感测区域22中相邻的沟槽3之间的各台面区域中，在p型基极区域2的内部分别选择性地设有n+型源极区域6和p+型接触区域7。在夹着台面区域而相邻的各沟槽3中，n+型源极区域6分别隔着设置于沟槽3侧壁的栅极绝缘膜4而与栅电极5相对。即，活性单元和电流感测单元均以整个沟槽栅(沟槽3内沿着沟槽3内壁配置有栅极绝缘膜4，栅电极5埋设在内)作为MOSFET来工作。
另外，二极管区域24中没有设置n+型源极区域6。因此，二极管区域24中，p型基极区域2作为阳极区域而发挥作用。p+型接触区域7与设置于沟槽3侧壁的栅极绝缘膜4分开设置，例如设置于台面区域的中央附近。在活性区域21和电流感测区域22中，p+型接触区域7与设置于同一台面区域内的n+型源极区域6相接。另外，p+型接触区域7也可以不设置在二极管区域24中。栅电极5上，依次设有高温氧化(HTO)膜8和层间绝缘膜9以覆盖栅电极5。
沿着深度方向贯穿高温氧化膜8和层间绝缘膜9的接触孔在活性区域21和电流感测区域22中使n+型源极区域6和p+型接触区域7露出，在二极管区域24使p型基极区域2露出。层间绝缘膜9上设置有兼作为源电极焊盘11的表面电极(源电极)、以及兼作为电流感测电极焊盘12的表面电极(电流感测电极)。源电极焊盘11经由活性区域21的接触孔而与活性单元的n+型源极区域6和p+型接触区域7相接。
电流感测电极焊盘12经由电流感测区域22的接触孔而与电流感测单元的n+型源极区域6和p+型接触区域7相接。电流感测电极焊盘12经由二极管区域24的接触孔而与二极管单元的p型基极区域2相接。电流感测电极焊盘12起到二极管单元的阳极电极的功能。源电极焊盘11和电流感测电极焊盘12经由层间绝缘膜9而实现与栅电极5的电绝缘。在半导体基板的背面侧设有横跨整个基板背面且为活性单元和电流感测单元所共用的省略了图示的n+型漏极层和漏电极。漏电极兼作为二极管单元的阴极电极。
上述实施方式1所涉及的半导体装置例如可以使用一般的MOSFET制造工序来制作(制造)。此时，单元的台面宽度w12、w22和沟槽3a、3b的宽度w11、w21不同的部分可使用开口成规定图案的同一掩模来形成，因此无需追加工序。另外，若在用于形成n+源极区域6的掩模覆盖二极管区域24的状态下，在活性区域21和电流感测区域22上形成n+源极区域6，能够形成起到阳极区域功能的p型基极区域2。另外，在减小沟槽间距(沟槽3的配置间隔)以使单元的台面宽度w12、w22微细化的情况下，需要增加工序数，也可以追加将不同金属材料的多个金属膜加以层叠的多级金属工序。实施方式1所涉及的半导体装置中，在与活性区域21分离的电流感测电极焊盘12内配置电流感测区域22，因此即使是微细化的单元结构也无需形成多级金属结构。
如上所述，根据实施方式1，通过减小沟槽的宽度，从而耗尽层容易变宽，因此，通过使电流感测区域的沟槽的宽度小于活性区域的沟槽的宽度，能够使电流感测区域中的耗尽层的变宽程度大于活性区域中的耗尽层的变宽程度。从而，相比于活性区域中因雪崩击穿和涌流等造成的电流集中，电流感测区域中因雪崩击穿和涌流等造成的电流集中更能得到抑制，因此，能够使电流感测区域的耐压高于活性区域的耐压，而由于电流感测区域比活性区域更容易发生雪崩击穿等，因此能够提高电流感测区域的破坏耐量。因而，能够保护电流感测区域免受雪崩击穿和涌流等的影响。另外，根据实施方式1，由于无需设置第1、第2现有结构那样针对雪崩击穿和涌流等的保护单元，因此能够防止电流感测精度下降。从而，能够维持电流感测精度，并且能够提高电流感测区域的破坏耐量。另外，根据实施方式1，由于无需设置第1、第2现有结构那样针对雪崩击穿和涌流等的保护单元，因此不需要用于设置针对雪崩击穿和涌流等的保护单元的追加工序，并能实现小型化。由此，能够防止成本增加。另外，根据实施方式1，通过采用沟槽栅结构，不会受到JFET(Junction FET：结型场效应晶体管)电阻的不良影响。因此，即使减小电流感测区域的沟槽宽度，电流感测比(基于电流感测元件检测出的电流来计算活性区域中实际流过的电流时使用的转换比率)也是固定的，而与半导体基板中流过的电流的大小无关。从而，能够维持电流感测精度。
(实施方式2)
接着，说明实施方式2所涉及的半导体装置的构造。图3是表示实施方式2所涉及的半导体装置的电流感测区域的剖面结构的剖视图。实施方式2所涉及的半导体装置的平面布局和活性区域21的剖面结构与实施方式1(参照图1、图2A)相同。实施方式2的半导体装置与实施方式1的半导体装置的不同之处在于以下2点。第一个不同点在于电流感测区域22的沟槽3b的宽度w21等于活性区域21的沟槽3a的宽度w11(w21＝w11)。第二个不同点在于电流感测单元的台面宽度w22小于活性单元的台面宽度w12(w22＜w12)。即，电流感测区域22中配置有单元间距比活性区域21的活性单元要窄的电流感测单元，活性区域21和电流感测区域22只有单元的台面宽度w12、w22是不同的。
如上所述，根据实施方式2，通过在活性区域和电流感测区域中采用不同的单元台面宽度，能够使电流感测区域的耐压高于活性区域的耐压。从而，与实施方式1同样，能够提高电流感测区域的破坏耐量。另外，根据实施方式2，与实施方式1同样，由于无需设置针对雪崩击穿和涌流等的保护单元，因此能够维持电流感测精度，并能防止成本增加。另外，根据实施方式2，通过采用沟槽栅结构，不会受到JFET电阻的不良影响，因此即使减小电流感测单元的台面宽度，电流感测比也是固定的，而与半导体基板中流过的电流的大小无关。因此，与实施方式1同样，能够维持电流感测精度。
(实施方式3)
接着，说明实施方式3所涉及的半导体装置的构造。实施方式3的半导体装置与实施方式1的半导体装置的不同之处在于电流感测单元的台面宽度w22小于活性单元的台面宽度w12(w22＜w12)。即，实施方式3的半导体装置中，电流感测单元的台面宽度w22小于活性单元的台面宽度w12，且电流感测区域22的沟槽3b的宽度w21小于活性区域21的沟槽3a的宽度w11(w22＜w12且w21＜w11)。
如上所述，根据本实施方式3，能够得到与实施方式1、2相同的效果。另外，根据实施方式3，通过组合实施方式1、2的结构，能够进一步使电流感测区域的耐压高于活性区域的耐压。
(实施方式4)
接着，说明实施方式4所涉及的半导体装置的构造。图4是表示实施方式4所涉及的半导体装置的电流感测区域的剖面结构的剖视图。实施方式4所涉及的半导体装置的平面布局和活性区域21的剖面结构与实施方式1(参照图1、图2A)相同。实施方式4的半导体装置与实施方式1的半导体装置的不同之处在于，在电流感测区域22中夹着台面区域而相邻的沟槽3b中，只有一个沟槽3b侧设有n+型源极区域6。即，电流感测单元只有单侧(夹着台面区域而相邻的沟槽栅中的一个沟槽栅侧)作为MOSFET工作。
也可以将实施方式2、3应用到实施方式4中，形成电流感测单元的台面宽度w22小于活性单元的台面宽度w12的结构(w22＜w12)。
如上所述，根据本实施方式4，能够得到与实施方式1相同的效果。另外，根据实施方式4，由于在电流感测区域中夹着台面区域而相邻的沟槽中的一个沟槽侧没有设置n+型源极区域，因此能够进一步减小电流感测单元的台面宽度。具体而言，相比于实施方式1，能够进一步减小20％左右的台面宽度。由此，能够实现电流感测单元的微细化。
(实施方式5)
接着，说明实施方式5所涉及的半导体装置的构造。图5是表示实施方式5所涉及的半导体装置的电流感测区域的剖面结构的剖视图。实施方式5所涉及的半导体装置的平面布局和活性区域21的剖面结构与实施方式1(参照图1、图2A)相同。实施方式5的半导体装置与实施方式1的半导体装置的不同之处在于，电流感测区域22的栅极绝缘膜4的设置于沟槽3b底面的部分34b的厚度t22大于活性区域21的栅极绝缘膜4的设置于沟槽3a底面的部分的厚度(图2中的标号t11)(t11＜t22)。
具体而言，活性区域21的栅极绝缘膜4的厚度t11从沟槽3a的侧壁起到底面基本相同。电流感测区域22的栅极绝缘膜4的设置于沟槽3b侧壁的部分34a的厚度t21等于例如活性区域21的栅极绝缘膜4的厚度t11。即，电流感测区域22的栅极绝缘膜4的设置于沟槽3b侧壁的部分34a的厚度t21小于设置于沟槽3b底面的部分34b的厚度t22(t21＜t22)。从而，相比于活性区域21的沟槽3a的底面角部的电流集中，电流感测区域22的沟槽3b的底面角部33b的电流集中更能得到抑制。
电流感测区域22的栅极绝缘膜4的设置于沟槽3b侧壁的部分34a的厚度t21也可以等于设置于沟槽3b底面的部分34b的厚度t22。这种情况下，将电流感测区域22的栅极绝缘膜4的设置于沟槽3b侧壁的部分34a的厚度t21减薄至导通状态下能够在p型基极区域2的设置于沟槽3b侧壁的部分上形成沟槽(n型反转层)的程度。优选的是，电流感测区域22的栅极绝缘膜4的设置于沟槽3b侧壁的部分34a的厚度t21薄至能够将电流感测单元的电流能力和导通电阻维持在规定条件的程度即可。
优选的是，电流感测区域22的栅极绝缘膜4的设置于沟槽3b底面的部分34b的厚度t22比活性区域21的栅极绝缘膜4的设置于沟槽3a底面的部分的厚度(即活性区域21的栅极绝缘膜4的厚度t11)厚10％左右(t22＝t11×1.1)。虽无特别限定，但例如将活性区域21的栅极绝缘膜4的厚度t11设为100nm左右，将电流感测区域22的栅极绝缘膜4的设置于沟槽3b底面的部分34b的厚度t22设为110nm左右。这种情况下，活性区域21的耐压为66V左右，而电流感测区域22的耐压可以控制在70V左右。
接着，说明实施方式5所涉及的半导体装置的制造方法。图6A和图6B、图7A和图7B、图8A和图8B是表示实施方式5所涉及的半导体装置在制造过程中的状态的剖视图。在图6～图8中，A表示活性区域21的沟槽3a附近的状态，B表示电流感测区域22的沟槽3b附近的状态。图6A和图6B、图7A和图7B、图8A和图8B中简略地示出了沟槽3的形状，但实际上是与图5同样地沟槽3的底面角部具有规定曲率的情况。这里，仅说明形成栅极绝缘膜4的方法，对于MOSFET的沟槽3和栅极绝缘膜4以外的各部分的形成方法省略说明。
首先，如图6A和图6B所示，用一般的方法在从活性区域21至电流感测区域22内形成沟槽3(3a、3b)，且该沟槽3到成为n-型漂移层1的半导体基板(半导体衬底)的表面具有规定的深度d11、d21。此时，电流感测区域22的沟槽3b的宽度w21小于活性区域21的沟槽3a的宽度w11(w21＜w11)。活性区域21的沟槽3a和电流感测区域22的沟槽3b可以通过同一刻蚀工序形成，也可以通过不同的刻蚀工序形成。
接着，在半导体基板的表面上和沟槽3a、3b的内部堆积绝缘膜41，将绝缘膜41完全埋入电流感测区域22的沟槽3b内部。也可以通过热氧化来形成绝缘膜41。此时，如上所述，电流感测区域22的沟槽3b的宽度w21小于活性区域21的沟槽3a的宽度w11，因此，活性区域21的沟槽3a的内部不会被绝缘膜41完全填充。即为如下的状态：在活性区域21的沟槽3a内部，绝缘膜41沿着沟槽3a的内壁堆积，并在绝缘膜41的内侧产生间隙42。
接着，如图7A和图7B所示，通过刻蚀去除基板表面上的绝缘膜41，并在电流感测区域22的沟槽3b的内部保留规定厚度t22的绝缘膜41。经过上述刻蚀后留在电流感测区域22的沟槽3b内部的绝缘膜41成为栅极绝缘膜4的位于沟槽3b底面的较厚的部分34b。另外，如上所述，由于活性区域21的沟槽3a的内部没有充满绝缘膜41，因此，可以通过刻蚀将活性区域21的沟槽3a内部的绝缘膜41完全去除。
接下来，如图8A和图8B所示，将半导体基板的表面、活性区域21的沟槽3a的内壁和电流感测区域22的沟槽3b的侧壁热氧化，形成规定厚度t11、t21(t11＝t21)的栅极绝缘膜4。形成于电流感测区域22的沟槽3b的侧壁的栅极绝缘膜4是栅极绝缘膜4的位于沟槽3b侧壁的较薄的部分。由此，在电流感测区域22的沟槽3b内部形成设置于沟槽3b底面的部分34b的厚度t22大于沟槽3b其它部分的厚度t21的栅极绝缘膜4(t21＜t22)。
另外，由于通过刻蚀可以将活性区域21的沟槽3a内部的绝缘膜41完全去除，因此，在活性区域21的沟槽3a的内部形成了从沟槽3a的侧壁到底面均为同一厚度t11的栅极绝缘膜4。虽然省略了说明，但MOS栅极结构的其它各部、表面电极(各电极焊盘)、背面元件结构(n+型漏极层和漏电极)等MOSFET的除沟槽3和栅极绝缘膜4以外的各部通过采用一般的方法按照规定的时序来形成即可。之后，将半导体衬底切断(切割)成芯片状，得到图2A、图5所示的MOSFET。
电流感测区域22的沟槽3b的宽度w21也可以等于活性区域21的沟槽3a的宽度w11。即，活性区域21和电流感测区域22也可以是只有栅极绝缘膜4的厚度不同的结构(w21＝w11且w22＝w12)。另外，也可以将实施方式2、3应用到实施方式5中，形成电流感测单元的台面宽度w22小于活性单元的台面宽度w12的结构(w22＜w12)。在使电流感测区域22的沟槽3b的宽度w21等于活性区域21的沟槽3a的宽度w11的情况下(w21＝w11)，只要在上述实施方式5的半导体装置的制造方法中，在刻蚀后且热氧化之前，增加将活性区域21的沟槽3a内部残留的绝缘膜41去除的工序即可。另外，也可以将实施方式4适用于实施方式5，采用只有电流感测单元的单侧作为MOSFET进行工作的结构。
如上所述，根据实施方式5，相比于活性区域的沟槽的底面角部的电流集中，电流感测区域的沟槽的底面角部的电流集中更能得到抑制，从而能够使电流感测区域的耐压高于活性区域的耐压，因此能够得到与实施方式1相同的效果。
(实施方式6)
接着，说明实施方式6所涉及的半导体装置的构造。图9是表示实施方式6所涉及的半导体装置的电流感测区域的剖面结构的剖视图。实施方式6所涉及的半导体装置的平面布局和活性区域21的剖面结构与实施方式1(参照图1、图2A)相同。实施方式6的半导体装置与实施方式1的半导体装置的不同之处在于电流感测区域的沟槽3b的深度d21小于活性区域21的沟槽3a的深度d11(d21＜d11)。这是因为，在将半导体装置微细化的情况下，沟槽的相对于p型基极区域更向漏极侧突出的部分的深度越浅，越能提高耐压。
即，电流感测区域22的沟槽3b的相对于p型基极区域2更向漏极侧突出的部分的深度d22小于活性区域21的沟槽3a的相对于p型基极区域2更向漏极侧突出的部分的深度d12。因此，能够使电流感测区域22的耐压高于活性区域21的耐压。活性区域21的沟槽3a的相对于p型基极区域2更向漏极侧突出的部分的深度d12例如可以是0.6μm以上0.8μm以下左右。电流感测区域22的沟槽3b的相对于p型基极区域2更向漏极侧突出的部分的深度d22例如可以是0.3μm左右。
实施方式6中，如上所述地，活性区域21的沟槽3a和电流感测区域22的沟槽3b通过同一刻蚀工序形成。这种情况下，活性区域21的沟槽3a的宽度w11例如优选为1μm以下的程度，例如可以是0.5μm左右。电流感测区域22的沟槽3b的宽度w21如上所述地小于活性区域21的沟槽3a的宽度w11，例如可以是0.25μm左右。将活性区域21的沟槽3a的宽度w11设为1μm以下的程度的理由在于，利用微负载效应，能够使电流感测区域22的沟槽3b的深度d21小于活性区域21的沟槽3a的深度d11。
对微负载效应进行说明。当沟槽的宽度例如在1μm以下的程度的情况下，沟槽的宽度越窄，进入沟槽内部的刻蚀气体越不易循环，从而导致刻蚀速度越慢，因此能够使沟槽的深度变浅。另一方面，沟槽的宽度越大，进入沟槽内部的刻蚀气体越易发生循环，从而刻蚀速度越快，因此能够使沟槽的深度变深。实施方式6中，如上所述，由于电流感测区域22的沟槽3b的宽度w21小于活性区域21的沟槽3a的宽度w11，因此，通过用同一刻蚀工序来形成沟槽3a、3b，能够使电流感测区域22的沟槽3b的深度d21小于活性区域21的沟槽3a的深度d11。
电流感测区域22的沟槽3b的宽度w21越是微细化，由于微负载效应，电流感测区域22的沟槽3b的深度d21越浅，因此能够进一步提高电流感测区域22的耐压。在沟槽的宽度大于1μm的情况下，沟槽的宽度越窄，沟槽的深度就越深，沟槽的宽度越大，沟槽的深度就越浅。因此，在这种情况下，活性区域21的沟槽3a和电流感测区域22的沟槽3b通过不同的刻蚀工序来形成即可。
也可以将实施方式2、3应用到实施方式6中，形成电流感测单元的台面宽度w22小于活性单元的台面宽度w12的结构(w22＜w12)。在将实施方式2应用到实施方式6中的结构中，电流感测区域22的沟槽3b的宽度w21等于活性区域21的沟槽3a的宽度w11(w21＝w11)。因此，在在将实施方式2应用到实施方式6的情况下，例如活性区域21的沟槽3a和电流感测区域22的沟槽3b通过不同的刻蚀工序来形成即可。另外，也可以将实施方式4适用于实施方式6，采用只有电流感测单元的单侧作为MOSFET进行工作的结构。也可以将实施方式5应用到实施方式6中，采用电流感测区域22的栅极绝缘膜4的设置于沟槽3b底面的部分的厚度大于活性区域21的栅极绝缘膜4的设置于沟槽3a底面的部分的厚度的结构。
如上所述，根据本实施方式6，能够得到与实施方式1相同的效果。
如上所述，本发明能够在不脱离本发明主旨的范围内进行种种变更，上述各实施方式中，例如各部的尺寸和杂质的浓度等可以根据所要求的规格等来进行各种设定。另外，上述各实施方式中，以MOSFET为例进行了说明，但是在本发明应用于绝缘栅型双极晶体管(IGBT：Insulated Gate Bipolar Transistor)等其它MOS型半导体装置的情况下，也能够实现相同的效果。另外，二极管单元的耐压也可以与上述实施方式2同样地通过使二极管单元的台面宽度小于活性单元的台面宽度且大于电流感测单元的台面宽度来进行调整。另外，也可以通过使二极管单元和电流感测单元的单元间距相等，并减小沟槽宽度，加宽台面宽度，调整台面宽度比率来调整二极管单元的耐压。而且，也可以利用扩散或注入的距离等来调整p型基极区域或p+型接触区域的深度，从而调整二极管单元的耐压。另外，本发明中的导电型(n型、p型)反转也同样成立。
工业上的实用性
如上所述，本发明所涉及的半导体装置对于具备电流感测元件从而能够进行电流控制的半导体装置是有用的，尤其适用于活性区域的耐压在100V耐压以下的程度(例如58V左右(活性区域的栅极绝缘膜的厚度为65nm左右))的半导体装置。
标号说明
1 n-型漂移层
2 p型基极区域
3，3a，3b 沟槽
4 栅极绝缘膜
5 栅电极
6 n+型源极区域
7 p+型接触区域
8 高温氧化膜
9 层间绝缘膜
11 源电极焊盘
12 电流感测电极焊盘
13 栅电极焊盘
21 活性区域
22 电流感测区域
23 终端结构部
24 二极管区域
33b 电流感测区域的沟槽的底面角部
34a 电流感测区域的栅极绝缘膜的设置于沟槽侧壁的部分
34b 电流感测区域的栅极绝缘膜的设置于沟槽底面的部分
w11 活性区域的沟槽的宽度
w12 活性单元的台面宽度
W21 电流感测区域的沟槽的宽度
w22 电流感测单元的台面宽度

Claims (8)

1.一种半导体装置，在同一半导体基板上具备：具有第1沟槽栅结构的主元件、以及具有第2沟槽栅结构且检测在所述主元件工作时流过所述半导体基板的电流的电流检测元件，所述半导体装置的特征在于，
所述第1沟槽栅结构具备：配置于所述半导体基板的第1主面侧的第1沟槽；沿着所述第1沟槽的内壁配置的栅极绝缘膜；以及配置于所述第1沟槽内的栅电极，
所述第2沟槽栅结构具备：配置于所述半导体基板的所述第1主面侧的第2沟槽；沿着所述第2沟槽的内壁配置的所述栅极绝缘膜；以及配置于所述第2沟槽内的所述栅电极，
构成所述电流检测元件的所述第2沟槽栅结构的所述第2沟槽的宽度小于构成所述主元件的所述第1沟槽栅结构的所述第1沟槽的宽度，
所述第1沟槽和所述第2沟槽的底面具有角部，所述第1沟槽和所述第2沟槽的底面的所述角部为相同的曲率。
2.一种半导体装置，在同一半导体基板上具备：具有第1沟槽栅结构的主元件、以及具有第2沟槽栅结构且检测在所述主元件工作时流过所述半导体基板的电流的电流检测元件，所述半导体装置的特征在于，
所述第1沟槽栅结构具备：配置于所述半导体基板的第1主面侧的第1沟槽；沿着所述第1沟槽的内壁配置的栅极绝缘膜；以及配置于所述第1沟槽内的栅电极，
所述第2沟槽栅结构具备：配置于所述半导体基板的所述第1主面侧的第2沟槽；沿着所述第2沟槽的内壁配置的所述栅极绝缘膜；以及配置于所述第2沟槽内的所述栅电极，
沿着构成所述电流检测元件的所述第2沟槽栅结构的所述第2沟槽的内壁设置的所述栅极绝缘膜的设置于所述第2沟槽的底面的部分的厚度大于沿着构成所述主元件的所述第1沟槽结构的所述第1沟槽的内壁设置的所述栅极绝缘膜的设置于所述第1沟槽的底面的部分的厚度，
所述第1沟槽和所述第2沟槽的底面具有角部，所述第1沟槽和所述第2沟槽的底面的所述角部为相同的曲率，
所述第2沟槽的宽度小于所述第1沟槽的宽度。
3.如权利要求1或2所述的半导体装置，其特征在于，
所述主元件由夹着所述第1沟槽而相邻的多个第1单元构成，
所述电流检测元件由夹着所述第2沟槽而相邻的多个第2单元构成，
所述第2单元的宽度小于所述第1单元的宽度。
4.如权利要求1或2所述的半导体装置，其特征在于，
所述第2沟槽的深度小于所述第1沟槽的深度。
5.如权利要求1或2所述的半导体装置，其特征在于，
所述半导体基板上包括：
配置有所述主元件的活性区域；
配置有所述电流检测元件的电流检测区域；以及
包围所述电流检测区域的周围的二极管区域，
所述二极管区域中配置有与所述电流检测元件反向并联连接的二极管。
6.如权利要求5所述的半导体装置，其特征在于，
所述二极管的耐压高于所述主元件的耐压且低于所述电流检测元件的耐压。
7.如权利要求1或2所述的半导体装置，其特征在于，
所述栅极绝缘膜是氧化膜。
8.如权利要求1或2所述的半导体装置，其特征在于，
所述栅电极是多晶硅层。
CN201510890633.9A 2015-01-15 2015-12-04 半导体装置 Active CN105810737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-005811 2015-01-15
JP2015005811A JP6565192B2 (ja) 2015-01-15 2015-01-15 半導体装置

Publications (2)

Publication Number Publication Date
CN105810737A CN105810737A (zh) 2016-07-27
CN105810737B true CN105810737B (zh) 2021-07-27

Family

ID=56293810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510890633.9A Active CN105810737B (zh) 2015-01-15 2015-12-04 半导体装置

Country Status (4)

Country Link
US (1) US9741843B2 (zh)
JP (1) JP6565192B2 (zh)
CN (1) CN105810737B (zh)
DE (1) DE102015224428B4 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026511A (ja) * 2016-08-12 2018-02-15 トヨタ自動車株式会社 半導体装置とその製造方法
JP6653461B2 (ja) * 2016-09-01 2020-02-26 パナソニックＩｐマネジメント株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
KR102544153B1 (ko) 2017-12-18 2023-06-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6604585B1 (ja) * 2018-02-12 2019-11-13 パナソニックＩｐマネジメント株式会社 半導体装置
WO2019244485A1 (ja) * 2018-06-22 2019-12-26 富士電機株式会社 半導体装置の製造方法および半導体装置
JP7346855B2 (ja) * 2019-03-13 2023-09-20 富士電機株式会社 半導体装置
EP3736864B1 (en) 2019-05-06 2023-04-19 Infineon Technologies Austria AG Semiconductor device
JP7425943B2 (ja) * 2019-12-12 2024-02-01 株式会社デンソー 炭化珪素半導体装置
JP7359012B2 (ja) 2020-02-06 2023-10-11 株式会社デンソー スイッチング素子
JP2021141179A (ja) * 2020-03-04 2021-09-16 富士電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117179A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置
JP2003243656A (ja) * 2002-02-14 2003-08-29 Toyota Industries Corp 電流検出機能付ｍｏｓ型電界効果トランジスタ
CN101877529A (zh) * 2009-04-28 2010-11-03 富士电机系统株式会社 宽带隙半导体器件
CN103022115A (zh) * 2008-01-29 2013-04-03 富士电机株式会社 半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647884B2 (ja) * 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
US20090096489A1 (en) * 2007-10-16 2009-04-16 Broadcom Corporation High voltage tolerant over-current detector
JP5481030B2 (ja) 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5369300B2 (ja) * 2009-09-16 2013-12-18 三菱電機株式会社 半導体装置およびその製造方法
JP5638558B2 (ja) * 2012-03-26 2014-12-10 株式会社東芝 半導体装置及びその製造方法
JP6112700B2 (ja) * 2012-08-17 2017-04-12 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117179A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置
JP2003243656A (ja) * 2002-02-14 2003-08-29 Toyota Industries Corp 電流検出機能付ｍｏｓ型電界効果トランジスタ
CN103022115A (zh) * 2008-01-29 2013-04-03 富士电机株式会社 半导体装置
CN101877529A (zh) * 2009-04-28 2010-11-03 富士电机系统株式会社 宽带隙半导体器件

Also Published As

Publication number Publication date
DE102015224428B4 (de) 2024-03-21
US20160211361A1 (en) 2016-07-21
CN105810737A (zh) 2016-07-27
JP6565192B2 (ja) 2019-08-28
DE102015224428A1 (de) 2016-07-21
US9741843B2 (en) 2017-08-22
JP2016134387A (ja) 2016-07-25

Similar Documents

Publication Publication Date Title
CN105810737B (zh) 半导体装置
US11888047B2 (en) Lateral transistors and methods with low-voltage-drop shunt to body diode
US7800185B2 (en) Closed trench MOSFET with floating trench rings as termination
US6140678A (en) Trench-gated power MOSFET with protective diode
US10354992B2 (en) Semiconductor devices and methods for forming a semiconductor device
US20190109227A1 (en) Semiconductor device
US20080173876A1 (en) Insulated gate silicon carbide semiconductor device
JP2018511184A (ja) 高電圧半導体素子及びその素子を製造する方法
US10276654B2 (en) Semiconductor device with parallel PN structures
JP2003031804A (ja) 半導体装置
KR102185158B1 (ko) 반도체 장치
WO2017138215A1 (ja) 半導体装置
CN108110003B (zh) 碳化硅半导体装置
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP2009105268A (ja) 半導体装置の製造方法
TWI416732B (zh) Semiconductor device
US10892359B2 (en) Semiconductor device
JP2003229570A (ja) 炭化珪素半導体を用いた電界効果トランジスタ
US11404566B2 (en) Semiconductor device
JP7257927B2 (ja) 半導体装置
US20210074845A1 (en) Semiconductor device
JP4929559B2 (ja) 半導体素子
US10644145B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10153350B2 (en) Semiconductor device
CN117063294A (zh) 碳化硅半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant