JPH0738108A - フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ - Google Patents

フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ

Info

Publication number
JPH0738108A
JPH0738108A JP20104693A JP20104693A JPH0738108A JP H0738108 A JPH0738108 A JP H0738108A JP 20104693 A JP20104693 A JP 20104693A JP 20104693 A JP20104693 A JP 20104693A JP H0738108 A JPH0738108 A JP H0738108A
Authority
JP
Japan
Prior art keywords
electrode layer
effect transistor
field
field effect
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20104693A
Other languages
English (en)
Inventor
Tatsuro Sakai
達郎 酒井
Toshiaki Yanai
利明 谷内
Takao Fukumitsu
高雄 福滿
Satoshi Matsumoto
松本　　聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20104693A priority Critical patent/JPH0738108A/ja
Publication of JPH0738108A publication Critical patent/JPH0738108A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 フィ―ルド電極層を有するＭＯＳ型電界効果
トランジスタにおいて、高耐圧スイッチング素子として
の機能が高速に得られるようにする。 【構成】 フィ―ルド電極層に、容量抑制用溝乃至孔
を、それを通じてフィ―ルド電極層下の層間絶縁膜が外
部に臨むように設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フィ―ルド電極層を有
するＭＯＳ型電界効果トランジスタに関する。
【０００１】
【従来の技術】従来、図６に示すような、半絶縁性半導
体基板１の主面上に、絶縁膜２を介して、ｎ型の半導体
領域でなるソ―ス領域３と、ｎ型またはｐ型の半導体領
域でなるドレイン領域４と、ソ―ス領域３及びドレイン
領域４間のソ―ス領域３側におけるそれと接触している
ｐ型の半導体領域でなるチャンネル領域５と、チャンネ
ル領域５及びドレイン領域４間におけるそれらと接触し
ているｎ型の半導体領域でなるオフセットゲ―ト領域６
とが横方向に並置配列され、そして、ソ―ス領域３及び
ドレイン領域４にソ―ス電極層１３及びドレイン電極層
１４がそれぞれ付され、また、チャンネル領域５上に、
ゲ―ト絶縁膜１５を介してゲ―ト電極層２５が形成さ
れ、さらに、オフセットゲ―ト領域６上に、層間絶縁膜
１７を介してフィ―ルド電極層１６が形成されている、
というフィ―ルド電極層を有するＭＯＳ型電界効果トラ
ンジスタが提案されている。
【０００１】このような構成を有する従来のフィ―ルド
電極層を有するＭＯＳ型電界効果トランジスタによれ
ば、ソ―ス電極層１３及びドレイン電極層１４間で、ソ
―ス電極層１３を基準としてゲ―ト電極層２５に印加す
る２値表示で「１」及び「０」をとる制御電圧によって
オンまたはオフしている状態が得られる、というスイッ
チング素子としての機能を呈する。
【０００１】この場合、フィ―ルド電極層１６を、ソ―
ス電極層１３またはゲ―ト電極層２５に別途接続して、
フィ―ルド電極層１６にソ―ス電極層１３またはゲ―ト
電極層２５と同じ電位（フィ―ルド電極層１６にゲ―ト
電極層２５と同じ電位を与えるようにした場合、ゲ―ト
電極層２５に対する制御電圧が、スイッチング素子とし
てオフを呈する値を有するときの、その制御電圧）を与
えられるようにしておけば、この場合、チャンネル領域
５とオフセットゲ―ト領域６との間の接合部の電界強度
が緩和され、このため、オフセットゲ―ト領域６内に、
比較的均一な電界分布が得られることから、ソ―ス電極
層３及びドレイン電極層４間で、高い耐圧を呈する。従
って、高耐圧スイッチング素子としての機能を呈する。
【０００１】
【発明が解決しようとする課題】図６に示す従来のフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタの
場合、オフセットゲ―ト領域６上に層間絶縁膜１７を介
してフィ―ルド電極層１６が形成されているので、フィ
―ルド電極層１６に、ソ―ス電極層１３と同じ電位が与
えられているか、ゲ―ト電極層２５と同じ電位が与えら
れているかに応じて、ソ―ス電極層１３及びドレイン電
極層１４間、またはゲ―ト電極層２５及びドレイン電極
層１４間に比較的大きな寄生容量を有する。
【０００１】このため、図６に示す従来のフィ―ルド電
極層を有するＭＯＳ型電界効果トランジスタの場合、高
耐圧スイッチング素子としての機能を高速に得ることが
できない、という欠点を有していた。
【０００１】よって、本発明は、上述した欠点のない、
新規なフィ―ルド電極層を有するＭＯＳ型電界効果トラ
ンジスタを提案せんとするものである。
【０００１】
【課題を解決するための手段】本発明によるフィ―ルド
電極層を有するＭＯＳ型電界効果トランジスタは、図６
で前述した従来のフィ―ルド電極層を有するＭＯＳ型電
界効果トランジスタの場合と同様に、（ｉ）半導体基板
の主面上または半導体基板の主面側に、ソ―ス領域と、
ドレイン領域と、上記ソ―ス領域及び上記ドレイン領域
間の上記ソ―ス領域側におけるそれと接触しているチャ
ンネル領域と、上記チャンネル領域及びドレイン領域間
におけるそれらと接触しているオフセットゲ―ト領域と
が横方向に並置配列され、そして、（ｉｉ）上記ソ―ス
領域及びドレイン領域に、ソ―ス電極層及びドレイン電
極層がそれぞれ付され、また、（ｉｉｉ）上記チャンネ
ル領域上に、ゲ―ト絶縁膜を介してゲ―ト電極層が形成
され、さらに、（ｉｖ）上記オフセットゲ―ト領域上
に、層間絶縁膜を介してフィ―ルド電極層が形成されて
いる、という構成を有する。
【０００１】しかしながら、本発明によるフィ―ルド電
極層を有するＭＯＳ型電界効果トランジスタは、このよ
うな構成を有するＭＯＳ型電界効果トランジスタにおい
て、上記フィ―ルド電極層に、寄生容量抑制用溝乃至孔
が、それを通じて上記層間絶縁膜が外部に臨むように設
けられている。
【０００１】
【作用・効果】本発明によるフィ―ルド電極層を有する
ＭＯＳ型電界効果トランジスタによれば、フィ―ルド電
極層に、寄生容量抑制用溝乃至孔が、それを通じて上記
層間絶縁膜が外部に臨むように設けられていることを除
いて、図６で前述した従来のフィ―ルド電極層を有する
ＭＯＳ型電界効果トランジスタと同様の構成を有するの
で、詳細説明は省略するが、図６で前述した従来のフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタの
場合と同様に、同様の理由で、同様の高耐圧スイッチン
グ素子としての機能を呈する。
【０００１】しかしながら、本発明によるフィ―ルド電
極層を有するＭＯＳ型電界効果トランジスタの場合、フ
ィ―ルド電極層に、寄生容量抑制用溝乃至孔が、それを
通じて上記層間絶縁膜が外部に臨むように設けられてい
るので、オフセットゲ―ト領域上に層間絶縁膜を介して
フィ―ルド電極層が形成されていることによって、フィ
―ルド電極層に、ソ―ス電極層と同じ電位が与えられて
いるか、ゲ―ト電極層と同じ電位が与えられているかに
応じて、ソ―ス電極層及びドレイン電極層間、またはゲ
―ト電極層及びドレイン電極層間に寄生容量を有すると
しても、寄生容量抑制用溝乃至孔のフィ―ルド電極層上
の位置、大きさを予め適当に選んでおけば、オフセット
ゲ―ト領域内の電界分布の均一性を大きく低下させるこ
となしに、従って、ソ―ス電極層及びドレイン電極層間
で高い耐圧を呈している状態で、ソ―ス電極層及びドレ
イン電極層間、またはゲ―ト電極層及びドレイン電極層
間の寄生容量を、同じフィ―ルド電極層の外形で、図６
で前述した従来のフィ―ルド電極層を有するＭＯＳ型電
界効果トランジスタの場合に比し大きく低減させること
ができ、よって、高耐圧スイッチング素子としての機能
を高速に得ることができる。
【０００１】
【実施例１】次に、図１を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
１の実施例を述べよう。
【０００１】図１において、図６との対応部分には同一
符号を付して示す。
【０００１】図１に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、上記フィ―
ルド電極層に、寄生容量抑制用溝乃至孔がそれを通じて
上記層間絶縁膜が外部に臨むように設けられている。を
除いて、図６で前述した従来のフィ―ルド電極層を有す
るＭＯＳ型電界効果トランジスタの場合と同様の構成を
有する。
【０００１】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第１の実施例の
構成である。
【０００１】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、フィ―ルド電極層１６に、寄生容量抑制用溝３
０が、それを通じて層間絶縁膜１７が外部に臨むように
設けられていることを除いて、図６で前述した従来のフ
ィ―ルド電極層を有するＭＯＳ型電界効果トランジスタ
と同様の構成を有するので、詳細説明は省略するが、図
６で前述した従来のフィ―ルド電極層を有するＭＯＳ型
電界効果トランジスタの場合と同様に、同様の理由で、
同様の高耐圧スイッチング素子としての機能を呈する。
【０００１】しかしながら、図１に示す本発明によるフ
ィ―ルド電極層を有するＭＯＳ型電界効果トランジスタ
の場合、フィ―ルド電極層１６に、寄生容量抑制用溝３
０が、それを通じて層間絶縁膜１７が外部に臨むように
設けられているので、オフセットゲ―ト領域６上に層間
絶縁膜１７を介してフィ―ルド電極層１６が形成されて
いることによって、フィ―ルド電極層１６に、ソ―ス電
極層１３と同じ電位が与えられているか、ゲ―ト電極層
と同じ電位が与えられているかに応じて、ソ―ス電極層
１３及びドレイン電極層１４間、またはゲ―ト電極層２
５及びドレイン電極層１４間に寄生容量を有するとして
も、寄生容量抑制用溝３０のフィ―ルド電極層１０上の
位置、大きさを予め適当に選んでおけば、オフセットゲ
―ト領域６内の電界分布の均一性を大きく低下させるこ
となしに、従って、ソ―ス電極層１３及びドレイン電極
層１５間で高い耐圧を呈している状態で、ソ―ス電極層
１３及びドレイン電極層１４間、またはゲ―ト電極層２
５及びドレイン電極層１４間の寄生容量を、同じフィ―
ルド電極層１６の外形で、図６で前述した従来のフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの場
合に比し大きく低減させることができ、よって、高耐圧
スイッチング素子としての機能を高速に得ることができ
る。
【０００１】
【実施例２】次に、図２を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
１の実施例を述べよう。
【０００１】図２において、図６との対応部分には同一
符号を付して示す。
【０００１】図２に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、絶縁膜２が
省略されていることを除いて、図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタの場合と同様の構成を有する。
【０００１】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第２の実施例の
構成である。
【０００１】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、上述した事項を除いて図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタと同様の構成を有するので、図１で上述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の作用効果が得られることは明
らかである。
【０００１】
【実施例３】次に、図３を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
３の実施例を述べよう。
【０００１】図３において、図１との対応部分には同一
符号を付して示す。
【０００１】図３に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、フィ―ルド
電極層１６が部１６ａ及び１６ｂに分割されていること
によって寄生容量抑制用溝３０が形成され、そして、こ
の場合、部１６ａ及び１６ｂが橋絡片３２によって連結
されていることを除いて、図１に示す本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタと
同様の構成を有する。
【０００１】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第３の実施例の
構成である。
【０００１】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、上述した事項を除いて図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタと同様の構成を有するので、図１で上述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の作用効果が得られることは明
らかである。
【０００１】
【実施例４】次に、図４を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
４の実施例を述べよう。
【０００１】図４において、図１との対応部分には同一
符号を付して示す。
【０００１】図４に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、フィ―ルド
電極層１６に、寄生容量抑制用孔の多数３１がそれらを
通じて層間絶縁膜１７が外部に臨むように設けられてい
ることを除いて、図１で前述した本発明によるフィ―ル
ド電極層を有するＭＯＳ型電界効果トランジスタの場合
と同様の構成を有する。
【０００１】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第４の実施例の
構成である。
【０００１】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、上述した事項を除いて図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタと同様の構成を有するので、図１で上述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の作用効果が得られることは明
らかである。
【０００１】
【実施例５】次に、図５を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
５の実施例を述べよう。
【０００１】図５において、図１との対応部分には同一
符号を付して示す。
【０００１】図５に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、フィ―ルド
電極層１６に、寄生容量抑制用孔３１の多数がそれを通
じて層間絶縁膜１７が外部に臨むように千鳥足状に配列
して設けられていることを除いて、図１で前述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の構成を有する。
【０００１】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第５の実施例の
構成である。
【０００１】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、上述した事項を除いて図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタと同様の構成を有するので、図１で上述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の作用効果が得られることは明
らかである。
【０００１】なお、上述においては本発明の一例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
【図面の簡単な説明】
【図１】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第１の実施例を示す略線的斜
視図である。
【図２】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第２の実施例を示す略線的斜
視図である。
【図３】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第３の実施例を示す略線的斜
視図である。
【図４】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第４の実施例を示す略線的斜
視図である。
【図５】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第５の実施例を示す略線的斜
視図である。
【図６】従来のフィ―ルド電極層を有するＭＯＳ型電界
効果トランジスタを示す略線的斜視図である。
【符号の説明】
１ 半導体基板 ２ 絶縁膜 ３ ソ―ス領域 ４ ドレイン領域 ５ チャンネル領域 ６ オフセットゲ―ト領域 １３ ソ―ス電極層 １４ ドレイン電極層 １５ ゲ―ト絶縁膜 １６ フィ―ルド電極層 １７ 層間絶縁膜 ２５ ゲ―ト電極層 ３０ 寄生容量抑制用溝 ３１ 寄生容量抑制用孔 ３２ 橋絡片
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 フィ―ルド電極層を有するＭＯＳ型電
界効果トランジスタ
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フィ―ルド電極層を有
するＭＯＳ型電界効果トランジスタに関する。
【０００２】
【従来の技術】従来、図６に示すような、半絶縁性半導
体基板１の主面上に、絶縁膜２を介して、ｎ型の半導体
領域でなるソ―ス領域３と、ｎ型またはｐ型の半導体領
域でなるドレイン領域４と、ソ―ス領域３及びドレイン
領域４間のソ―ス領域３側におけるそれと接触している
ｐ型の半導体領域でなるチャンネル領域５と、チャンネ
ル領域５及びドレイン領域４間におけるそれらと接触し
ているｎ型の半導体領域でなるオフセットゲ―ト領域６
とが横方向に並置配列され、そして、ソ―ス領域３及び
ドレイン領域４にソ―ス電極層１３及びドレイン電極層
１４がそれぞれ付され、また、チャンネル領域５上に、
ゲ―ト絶縁膜１５を介してゲ―ト電極層２５が形成さ
れ、さらに、オフセットゲ―ト領域６上に、層間絶縁膜
１７を介してフィ―ルド電極層１６が形成されている、
というフィ―ルド電極層を有するＭＯＳ型電界効果トラ
ンジスタが提案されている。
【０００３】このような構成を有する従来のフィ―ルド
電極層を有するＭＯＳ型電界効果トランジスタによれ
ば、ソ―ス電極層１３及びドレイン電極層１４間で、ソ
―ス電極層１３を基準としてゲ―ト電極層２５に印加す
る２値表示で「１」及び「０」をとる制御電圧によって
オンまたはオフしている状態が得られる、というスイッ
チング素子としての機能を呈する。
【０００４】この場合、フィ―ルド電極層１６を、ソ―
ス電極層１３またはゲ―ト電極層２５に別途接続して、
フィ―ルド電極層１６にソ―ス電極層１３またはゲ―ト
電極層２５と同じ電位（フィ―ルド電極層１６にゲ―ト
電極層２５と同じ電位を与えるようにした場合、ゲ―ト
電極層２５に対する制御電圧が、スイッチング素子とし
てオフを呈する値を有するときの、その制御電圧）を与
えられるようにしておけば、この場合、チャンネル領域
５とオフセットゲ―ト領域６との間の接合部の電界強度
が緩和され、このため、オフセットゲ―ト領域６内に、
比較的均一な電界分布が得られることから、ソ―ス電極
層３及びドレイン電極層４間で、高い耐圧を呈する。従
って、高耐圧スイッチング素子としての機能を呈する。
【０００５】
【発明が解決しようとする課題】図６に示す従来のフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタの
場合、オフセットゲ―ト領域６上に層間絶縁膜１７を介
してフィ―ルド電極層１６が形成されているので、フィ
―ルド電極層１６に、ソ―ス電極層１３と同じ電位が与
えられているか、ゲ―ト電極層２５と同じ電位が与えら
れているかに応じて、ソ―ス電極層１３及びドレイン電
極層１４間、またはゲ―ト電極層２５及びドレイン電極
層１４間に比較的大きな寄生容量を有する。
【０００６】このため、図６に示す従来のフィ―ルド電
極層を有するＭＯＳ型電界効果トランジスタの場合、高
耐圧スイッチング素子としての機能を高速に得ることが
できない、という欠点を有していた。
【０００７】よって、本発明は、上述した欠点のない、
新規なフィ―ルド電極層を有するＭＯＳ型電界効果トラ
ンジスタを提案せんとするものである。
【０００８】
【課題を解決するための手段】本発明によるフィ―ルド
電極層を有するＭＯＳ型電界効果トランジスタは、図６
で前述した従来のフィ―ルド電極層を有するＭＯＳ型電
界効果トランジスタの場合と同様に、（ｉ）半導体基板
の主面上または半導体基板の主面側に、ソ―ス領域と、
ドレイン領域と、上記ソ―ス領域及び上記ドレイン領域
間の上記ソ―ス領域側におけるそれと接触しているチャ
ンネル領域と、上記チャンネル領域及びドレイン領域間
におけるそれらと接触しているオフセットゲ―ト領域と
が横方向に並置配列され、そして、（ｉｉ）上記ソ―ス
領域及びドレイン領域に、ソ―ス電極層及びドレイン電
極層がそれぞれ付され、また、（ｉｉｉ）上記チャンネ
ル領域上に、ゲ―ト絶縁膜を介してゲ―ト電極層が形成
され、さらに、（ｉｖ）上記オフセットゲ―ト領域上
に、層間絶縁膜を介してフィ―ルド電極層が形成されて
いる、という構成を有する。
【０００９】しかしながら、本発明によるフィ―ルド電
極層を有するＭＯＳ型電界効果トランジスタは、このよ
うな構成を有するＭＯＳ型電界効果トランジスタにおい
て、上記フィ―ルド電極層に、寄生容量抑制用溝乃至孔
が、それを通じて上記層間絶縁膜が外部に臨むように設
けられている。
【００１０】
【作用・効果】本発明によるフィ―ルド電極層を有する
ＭＯＳ型電界効果トランジスタによれば、フィ―ルド電
極層に、寄生容量抑制用溝乃至孔が、それを通じて上記
層間絶縁膜が外部に臨むように設けられていることを除
いて、図６で前述した従来のフィ―ルド電極層を有する
ＭＯＳ型電界効果トランジスタと同様の構成を有するの
で、詳細説明は省略するが、図６で前述した従来のフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタの
場合と同様に、同様の理由で、同様の高耐圧スイッチン
グ素子としての機能を呈する。
【００１１】しかしながら、本発明によるフィ―ルド電
極層を有するＭＯＳ型電界効果トランジスタの場合、フ
ィ―ルド電極層に、寄生容量抑制用溝乃至孔が、それを
通じて上記層間絶縁膜が外部に臨むように設けられてい
るので、オフセットゲ―ト領域上に層間絶縁膜を介して
フィ―ルド電極層が形成されていることによって、フィ
―ルド電極層に、ソ―ス電極層と同じ電位が与えられて
いるか、ゲ―ト電極層と同じ電位が与えられているかに
応じて、ソ―ス電極層及びドレイン電極層間、またはゲ
―ト電極層及びドレイン電極層間に寄生容量を有すると
しても、寄生容量抑制用溝乃至孔のフィ―ルド電極層上
の位置、大きさを予め適当に選んでおけば、オフセット
ゲ―ト領域内の電界分布の均一性を大きく低下させるこ
となしに、従って、ソ―ス電極層及びドレイン電極層間
で高い耐圧を呈している状態で、ソ―ス電極層及びドレ
イン電極層間、またはゲ―ト電極層及びドレイン電極層
間の寄生容量を、同じフィ―ルド電極層の外形で、図６
で前述した従来のフィ―ルド電極層を有するＭＯＳ型電
界効果トランジスタの場合に比し大きく低減させること
ができ、よって、高耐圧スイッチング素子としての機能
を高速に得ることができる。
【００１２】
【実施例１】次に、図１を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
１の実施例を述べよう。
【００１３】図１において、図６との対応部分には同一
符号を付して示す。
【００１４】図１に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、上記フィ―
ルド電極層に、寄生容量抑制用溝乃至孔がそれを通じて
上記層間絶縁膜が外部に臨むように設けられていること
を除いて、図６で前述した従来のフィ―ルド電極層を有
するＭＯＳ型電界効果トランジスタの場合と同様の構成
を有する。
【００１５】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第１の実施例の
構成である。
【００１６】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、フィ―ルド電極層１６に、寄生容量抑制用溝３
０が、それを通じて層間絶縁膜１７が外部に臨むように
設けられていることを除いて、図６で前述した従来のフ
ィ―ルド電極層を有するＭＯＳ型電界効果トランジスタ
と同様の構成を有するので、詳細説明は省略するが、図
６で前述した従来のフィ―ルド電極層を有するＭＯＳ型
電界効果トランジスタの場合と同様に、同様の理由で、
同様の高耐圧スイッチング素子としての機能を呈する。
【００１７】しかしながら、図１に示す本発明によるフ
ィ―ルド電極層を有するＭＯＳ型電界効果トランジスタ
の場合、フィ―ルド電極層１６に、寄生容量抑制用溝３
０が、それを通じて層間絶縁膜１７が外部に臨むように
設けられているので、オフセットゲ―ト領域６上に層間
絶縁膜１７を介してフィ―ルド電極層１６が形成されて
いることによって、フィ―ルド電極層１６に、ソ―ス電
極層１３と同じ電位が与えられているか、ゲ―ト電極層
と同じ電位が与えられているかに応じて、ソ―ス電極層
１３及びドレイン電極層１４間、またはゲ―ト電極層２
５及びドレイン電極層１４間に寄生容量を有するとして
も、寄生容量抑制用溝３０のフィ―ルド電極層１０上の
位置、大きさを予め適当に選んでおけば、オフセットゲ
―ト領域６内の電界分布の均一性を大きく低下させるこ
となしに、従って、ソ―ス電極層１３及びドレイン電極
層１５間で高い耐圧を呈している状態で、ソ―ス電極層
１３及びドレイン電極層１４間、またはゲ―ト電極層２
５及びドレイン電極層１４間の寄生容量を、同じフィ―
ルド電極層１６の外形で、図６で前述した従来のフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの場
合に比し大きく低減させることができ、よって、高耐圧
スイッチング素子としての機能を高速に得ることができ
る。
【００１８】
【実施例２】次に、図２を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
１の実施例を述べよう。
【００１９】図２において、図６との対応部分には同一
符号を付して示す。
【００２０】図２に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、絶縁膜２が
省略されていることを除いて、図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタの場合と同様の構成を有する。
【００２１】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第２の実施例の
構成である。
【００２２】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、上述した事項を除いて図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタと同様の構成を有するので、図１で上述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の作用効果が得られることは明
らかである。
【００２３】
【実施例３】次に、図３を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
３の実施例を述べよう。
【００２４】図３において、図１との対応部分には同一
符号を付して示す。
【００２５】図３に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、フィ―ルド
電極層１６が部１６ａ及び１６ｂに分割されていること
によって寄生容量抑制用溝３０が形成され、そして、こ
の場合、部１６ａ及び１６ｂが橋絡片３２によって連結
されていることを除いて、図１に示す本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタと
同様の構成を有する。
【００２６】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第３の実施例の
構成である。
【００２７】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、上述した事項を除いて図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタと同様の構成を有するので、図１で上述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の作用効果が得られることは明
らかである。
【００２８】
【実施例４】次に、図４を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
４の実施例を述べよう。
【００２９】図４において、図１との対応部分には同一
符号を付して示す。
【００３０】図４に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、フィ―ルド
電極層１６に、寄生容量抑制用孔の多数３１がそれらを
通じて層間絶縁膜１７が外部に臨むように設けられてい
ることを除いて、図１で前述した本発明によるフィ―ル
ド電極層を有するＭＯＳ型電界効果トランジスタの場合
と同様の構成を有する。
【００３１】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第４の実施例の
構成である。
【００３２】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、上述した事項を除いて図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタと同様の構成を有するので、図１で上述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の作用効果が得られることは明
らかである。
【００３３】
【実施例５】次に、図５を伴って、本発明によるフィ―
ルド電極層を有するＭＯＳ型電界効果トランジスタの第
５の実施例を述べよう。
【００３４】図５において、図１との対応部分には同一
符号を付して示す。
【００３５】図５に示す本発明によるフィ―ルド電極層
を有するＭＯＳ型電界効果トランジスタは、フィ―ルド
電極層１６に、寄生容量抑制用孔３１の多数がそれを通
じて層間絶縁膜１７が外部に臨むように千鳥足状に配列
して設けられていることを除いて、図１で前述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の構成を有する。
【００３６】以上が、本発明によるフィ―ルド電極層を
有するＭＯＳ型電界効果トランジスタの第５の実施例の
構成である。
【００３７】このような構成を有する本発明によるフィ
―ルド電極層を有するＭＯＳ型電界効果トランジスタに
よれば、上述した事項を除いて図１で上述した本発明に
よるフィ―ルド電極層を有するＭＯＳ型電界効果トラン
ジスタと同様の構成を有するので、図１で上述した本発
明によるフィ―ルド電極層を有するＭＯＳ型電界効果ト
ランジスタの場合と同様の作用効果が得られることは明
らかである。
【００３８】なお、上述においては本発明の一例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
【図面の簡単な説明】
【図１】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第１の実施例を示す略線的斜
視図である。
【図２】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第２の実施例を示す略線的斜
視図である。
【図３】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第３の実施例を示す略線的斜
視図である。
【図４】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第４の実施例を示す略線的斜
視図である。
【図５】本発明によるフィ―ルド電極層を有するＭＯＳ
型電界効果トランジスタの第５の実施例を示す略線的斜
視図である。
【図６】従来のフィ―ルド電極層を有するＭＯＳ型電界
効果トランジスタを示す略線的斜視図である。
【符号の説明】 １ 半導体基板 ２ 絶縁膜 ３ ソ―ス領域 ４ ドレイン領域 ５ チャンネル領域 ６ オフセットゲ―ト領域 １３ ソ―ス電極層 １４ ドレイン電極層 １５ ゲ―ト絶縁膜 １６ フィ―ルド電極層 １７ 層間絶縁膜 ２５ ゲ―ト電極層 ３０ 寄生容量抑制用溝 ３１ 寄生容量抑制用孔 ３２ 橋絡片
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 聡 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の主面上または半導体基板の
    主面側に、ソ―ス領域と、ドレイン領域と、上記ソ―ス
    領域及び上記ドレイン領域間の上記ソ―ス領域側におけ
    るそれと接触しているチャンネル領域と、上記チャンネ
    ル領域及びドレイン領域間におけるそれらと接触してい
    るオフセットゲ―ト領域とが横方向に並置配列され、 上記ソ―ス領域及びドレイン領域に、ソ―ス電極層及び
    ドレイン電極層がそれぞれ付され、 上記チャンネル領域上に、ゲ―ト絶縁膜を介してゲ―ト
    電極層が形成され、 上記オフセットゲ―ト領域上に、層間絶縁膜を介してフ
    ィ―ルド電極層が形成されているＭＯＳ型電界効果トラ
    ンジスタにおいて、 上記フィ―ルド電極層に、寄生容量抑制用溝乃至孔が、
    それを通じて上記層間絶縁膜が外部に臨むように設けら
    れていることを特徴とするフィ―ルド電極層を有するＭ
    ＯＳ型電界効果トランジスタ。
JP20104693A 1993-07-21 1993-07-21 フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ Pending JPH0738108A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20104693A JPH0738108A (ja) 1993-07-21 1993-07-21 フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20104693A JPH0738108A (ja) 1993-07-21 1993-07-21 フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH0738108A true JPH0738108A (ja) 1995-02-07

Family

ID=16434515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20104693A Pending JPH0738108A (ja) 1993-07-21 1993-07-21 フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH0738108A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013545305A (ja) * 2010-10-26 2013-12-19 日本テキサス・インスツルメンツ株式会社 ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ
JP2014209647A (ja) * 2004-05-13 2014-11-06 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． フィールドプレートに接続されたソース領域を有する、ワイドバンドギャップ電界効果トランジスタ
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209647A (ja) * 2004-05-13 2014-11-06 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． フィールドプレートに接続されたソース領域を有する、ワイドバンドギャップ電界効果トランジスタ
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP2013545305A (ja) * 2010-10-26 2013-12-19 日本テキサス・インスツルメンツ株式会社 ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures

Similar Documents

Publication Publication Date Title
KR940010367A (ko) 반도체장치 및 그 제조방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR950007022A (ko) 개선된 소오스-하이 성능을 갖는 실리콘 절연체의 트랜지스터
KR960015962A (ko) 박막트랜지스터
JPH1117179A (ja) 半導体装置
KR920010975A (ko) 반도체장치 및 그의 제조방법
US6825507B2 (en) Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate
US5034346A (en) Method for forming shorting contact for semiconductor which allows for relaxed alignment tolerance
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
JPH0738108A (ja) フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ
JPH07505742A (ja) 二重ゲート付き半導体素子
KR970702577A (ko) 감소된 누설 전류를 갖는 mosfet(mosfet with reduced leakage current)
US3585463A (en) Complementary enhancement-type mos transistors
US4951101A (en) Diamond shorting contact for semiconductors
JP2866888B2 (ja) 薄膜トランジスタ
JP2825038B2 (ja) 半導体装置
KR920003550A (ko) 반도체 장치
KR100295450B1 (ko) 박막트랜지스터
JPH0222868A (ja) 絶縁ゲート電界効果トランジスタ
EP0335632A3 (en) High current thin film transistor
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ
JPH06236998A (ja) 半導体集積回路
JPH01286367A (ja) 縦型電界効果トランジスタ
KR960032585A (ko) 반도체장치 및 그의 제조방법
JPH098317A (ja) 薄膜トランジスタ