JP2013545305A - ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ - Google Patents
ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ Download PDFInfo
- Publication number
- JP2013545305A JP2013545305A JP2013536779A JP2013536779A JP2013545305A JP 2013545305 A JP2013545305 A JP 2013545305A JP 2013536779 A JP2013536779 A JP 2013536779A JP 2013536779 A JP2013536779 A JP 2013536779A JP 2013545305 A JP2013545305 A JP 2013545305A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- region
- section
- gate section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 32
- 239000012212 insulator Substances 0.000 claims description 29
- 239000007943 implant Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- UVGLBOPDEUYYCS-UHFFFAOYSA-N silicon zirconium Chemical compound [Si].[Zr] UVGLBOPDEUYYCS-UHFFFAOYSA-N 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
ＭＯＳトランジスタを含む集積回路が形成され、このＭＯＳトランジスタは、チャネル領域に近接するドレインドリフト領域、ドレイン領域内のフィールド酸化物要素、チャネル領域の上の第１のゲートセクション、及びフィールド酸化物要素の上の第２のゲートセクションを備え、ドリフト領域の少なくとも半分がゲートにより覆われていないように、ゲートセクション間にギャップを備える。
Description
本願は、集積回路に関し、更に特定して言えば、集積回路内のＭＯＳトランジスタに関連する。
集積回路は、例えば、横方向に拡散された金属酸化物半導体（ＬＤＭＯＳ）トランジスタ、拡散された金属酸化物半導体（ＤＭＯＳ）トランジスタ、又はドレイン拡張された金属酸化物半導体（ＤＥＭＯＳ）トランジスタなど、チャネル領域に近接するドレイン領域内にドリフト領域を備えた、金属酸化物半導体（ＭＯＳ）トランジスタを含み得る。ドレイン領域内のフィールド酸化物要素が、ドリフト領域とドレインコンタクト領域との間に配置される。ＭＯＳトランジスタのゲートは、ソース領域からチャネル領域及びドリフト領域上へ延び、フィールド酸化物要素に重なる。ゲートのドリフト領域との重なりに起因する静電容量は、全ゲート静電容量を増加させ、これは、望ましくないことにＭＯＳトランジスタの最大有効動作周波数を低減し得る。
集積回路が、ＭＯＳトランジスタのチャネル領域に近接するＭＯＳトランジスタのドレイン領域内のドリフト領域と、チャネル領域とは反対側でドリフト領域に近接するドレイン領域内のドレイン絶縁体とを備えたＭＯＳトランジスタを含む。ＭＯＳトランジスタのゲートは２つのセクションに形成され、第１のゲートセクションがチャネル領域の上に位置し、第２のゲートセクションがドレイン絶縁体の上に位置する。ドリフト領域の少なくとも半分がゲートにより覆われていない。第１の製品実施例において、第１のゲートセクションには、ドリフト領域の上の第２のゲートセクションへのゲート材料の接続要素がない。第２の製品実施例において、第１のゲートセクションは、ゲート材料の要素により第２のゲートセクションに接続される。この集積回路を形成するプロセスも説明される。
図１は、第１の製品実施例に従って形成されたＭＯＳトランジスタ１０２を含む集積回路１００を示す。集積回路１００は、基板１０４の中及び上に形成される。ＭＯＳトランジスタ１０２は、ＭＯＳトランジスタ１０２のチャネル領域１０８に近接する基板１０４内に形成されるドレイン領域１０６を含む。ドレイン領域１０６内に、ドレイン絶縁体１１０が形成される。ドレイン絶縁体１１０は、例えば、フィールド酸化物の要素であり得る。ドレイン絶縁体１１０とチャネル領域１０８との間のドレイン領域１０６の一部が、ドリフト領域１１２である。ドリフト領域１１２の反対側でドレイン絶縁体１１０に近接するドレイン領域１０６の一部が、ドレインコンタクト領域１１４である。付加的なフィールド酸化物要素１１６が、ＭＯＳトランジスタ１０２に近接する基板１０４内に形成されてもよい。
ゲート誘電体層１１８が、チャネル領域１０８の上の基板１０４の上面上に形成される。第１のゲートセクション１２０が、チャネル領域１０８の上のゲート誘電体層１１８の上面上に形成され、任意選択でドリフト領域１１２に重なる。第２のゲートセクション１２２が、ドレイン絶縁体１１０の上に形成される。第１の製品実施例の１つのバージョンにおいて、第２のゲートセクション１２２はドリフト領域１１２に重ならない。ドリフト領域１１２の少なくとも半分がゲート材料により覆われていない。第１の製品実施例の１つのバージョンにおいて、第１のゲートセクション１２０は、ドリフト領域１１２の上の如何なるゲート材料によっても第２のゲートセクション１２２に接続されない。
側壁１２４が、第１のゲートセクション１２０及び第２のゲートセクション１２２の、ドリフト領域１１２から最も遠い横方向表面上に形成され得る。側壁材料１２６が、任意選択で第１のゲートセクション１２０及び第２のゲートセクション１２２の、ドリフト領域１１２に最も近い横方向表面上に形成され得、ソース／ドレインインプラントの一部又は全てを、第１のゲートセクション１２０と第２のゲートセクション１２２との間のギャップの下のドリフト領域１１２からブロックし得る。
ＭＯＳトランジスタ１０２のソース領域１２８が、第１のゲートセクション１２０に近接する基板１０４内に形成される。重くドープされたドレインコンタクト層１３０が、ドレインコンタクト領域１１４内に形成され得る。
ドリフト領域１１２の少なくとも半分がゲート材料により覆われていないように、第１のゲートセクション１２０及び第２のゲートセクション１２２を含むＭＯＳトランジスタ１０２を形成することは、ＭＯＳトランジスタ１０２の所望の動作ドレイン電圧を提供する一方で、ゲート・ドレイン静電容量を望ましく低減し得る。低減されたゲート・ドレイン静電容量は、例えば、好都合にも、ＭＯＳトランジスタ１０２の一層速いスイッチングを可能にし得る。本実施例の１つのバージョンにおいて、第２のゲートセクション１２２は、第１のゲートセクション１２０とは別個にバイアスされるように構成され得、これは、好都合にも、第２のゲートセクション１２２が第１のゲートセクション１２０に電気的に接続される実施例に比べ、ＭＯＳトランジスタ１０２が一層高いドレイン電圧で動作できるようにし得る。
図２は、第２の製品実施例に従って形成されたＭＯＳトランジスタ２０２を含む集積回路２００を示す。集積回路２００は、基板２０４の中及びその上に形成される。ＭＯＳトランジスタ２０２は、図１を参照して説明したようにチャネル領域２０８及びドレイン絶縁体２１０に近接するドレイン領域２０６を含む。ドレイン領域２０６は、図１を参照して説明したようにドリフト領域２１２及びドレインコンタクト領域２１４を含む。付加的なフィールド酸化物要素２１６が、ＭＯＳトランジスタ２０２に近接する基板２０４内に形成され得る。
ゲート誘電体層２１８が、チャネル領域２０８及びドリフト領域２１２の上の基板２０４の上面上に形成される。ゲート２２０が、ゲート誘電体層２１８の上面上でありドレイン絶縁体２１０の上に形成される。ゲート２２０は、チャネル領域２０８の上の第１のゲートセクション２２２と、ドレイン絶縁体２１０の上の第２のゲートセクション２２４と、第１のゲートセクション２２２及び第２のゲートセクション２２４と同じ材料で形成され、且つ、第１のゲートセクション２２２を第２のゲートセクション２２４に接続する、２つ又はそれ以上の接続要素２２６とを含む。各ゲート接続要素２２６は、直に近接するゲート接続要素２２６から２ミクロン未満分離される。ドリフト領域２１２の少なくとも半分がゲート２２０により覆われていない。第２の製品実施例の１つのバージョンにおいて、第２のゲートセクション２２４はドリフト領域２１２に重ならない。
第１のゲートセクション２２２及び第２のゲートセクション２２４の、ドリフト領域２１２から最も遠い横方向表面上に側壁２２８が形成され得る。側壁材料２３０が、任意選択で、第１のゲートセクション２２２、第２のゲートセクション２２４、及びゲート接続要素２２６の、ドリフト領域２１２に最も近い横方向表面上に形成され得、ソース／ドレインインプラントの一部又は全てを、第１のゲートセクション２２２、第２のゲートセクション２２４、及びゲート接続要素２２６間のギャップの下のドリフト領域２１２からブロックし得る。
ＭＯＳトランジスタ２０２のソース領域２３２が、第１のゲートセクション２２２に近接する基板２０４内に形成される。重くドープされたドレインコンタクト層２３４が、ドレインコンタクト領域２１４内に形成され得る。
ドリフト領域２１２の少なくとも半分がゲート材料により覆われていないようにＭＯＳトランジスタ２０２を形成することが、ゲート・ドレイン静電容量を望ましく低減し得る。低減されたゲート・ドレイン静電容量は、例えば、好都合にも、ＭＯＳトランジスタ２０２の一層速いスイッチングを可能にし得る。直に近接するゲート接続要素２２６から２ミクロン未満離されたゲート接続要素２２６を有するようにゲート２２０を形成することが、ゲート誘電体層２１８内の電界を低減させ得、好都合にも、ＭＯＳトランジスタ２０２が、そのように構成されるゲート接続要素２２６を有さない同様のＭＯＳトランジスタよりも高いドレイン電圧で動作されることを可能にする。
図３Ａ〜図３Ｄは、製造の連続的段階で示した、第１のプロセス実施例に従って形成された第１の製品実施例又は第２の製品実施例のいずれかを参照して説明されるようにＭＯＳトランジスタを含む集積回路を図示する。集積回路３００は、基板３０２の中及び上に形成され、基板３０２は、単結晶シリコンウエハであり得るが、これは、シリコンオンインシュレータ（ＳＯＩ）ウエハ、異なる結晶配向の領域を有するハイブリッド配向技術（ＨＯＴ）ウエハ、又は集積回路３００の製造に適切な他の材料、であり得る。ドレイン領域３０４が、例えば、ドーパントのドレインセットを基板にイオン注入し、ドーパントのドレインセットを所望の深さ及び横方向範囲まで拡散するための熱ドライブを実行することにより、基板３０２内に形成される。ＮチャネルバージョンのＭＯＳトランジスタにおいて、ドーパントのドレインセットは、例えば、リン、ヒ素、及び／又はアンチモンなどのＮ型ドーパントを含む。ＰチャネルバージョンのＭＯＳトランジスタにおいて、ドーパントのドレインセットは、例えば、ボロン、ガリウム、及び／又はインジウムなどのＰ型ドーパントを含む。ドレイン領域３０４は、ＭＯＳトランジスタのチャネル領域３０６に接して位置する。
ドレイン絶縁体３０８がドレイン領域３０４内に形成される。ドレイン絶縁体３０８は、例えば、フィールド酸化物の要素であり得る。フィールド酸化物は、例えば、２５０〜６００ナノメートル厚みの二酸化シリコンから主として成り得る。フィールド酸化物要素は、図１Ａに示したようなシャロートレンチアイソレーション（ＳＴＩ）プロセスにより、シリコンの局所酸化（ＬＯＣＯＳ）プロセスにより、又は他の方法により、形成され得る。ＳＴＩプロセスが、基板３０２上に酸化物層を形成する工程、酸化物層上にシリコンナイトライド層を形成する工程、フィールド酸化物のためのエリアを露出させるようにシリコンナイトライド層をパターニングする工程、露出されたエリアにおける基板３０２内のトレンチをフィールド酸化物の所望の厚みに適切な深さまでエッチングする工程、トレンチの側壁及び底部上に熱的酸化物の層を成長させる工程、化学気相成長（ＣＶＤ）、高密度プラズマ（ＨＤＰ）、又は高アスペクト比プロセス（ＨＡＲＰ）により二酸化シリコンでトレンチを充填する工程、シリコンナイトライド層の上面から不要な二酸化シリコンを取り除く工程、及びシリコンナイトライド層を取り除く工程を含み得る。ＬＯＣＯＳプロセスが、基板３０２上に酸化物層を形成する工程、酸化物層上にシリコンナイトライド層を形成する工程、フィールド酸化物のためのエリアを露出させるようにシリコンナイトライド層をパターニングする工程、フィールド酸化物の所望の厚みに適切な厚みまで露出されたエリア内の基板３０２の上面において熱的酸化物を成長させる工程、及びシリコンナイトライド層を取り除く工程を含み得る。付加的なフィールド酸化物要素３１４が、ＭＯＳトランジスタに近接する基板３０２内に形成され得る。
ゲート誘電体層３１６が基板３０２の上面上に形成される。ゲート誘電体層３１６は、二酸化シリコン（Ｓｉ０２）、シリコンオキシナイトライド（ＳｉＯＮ）、アルミニウム酸化物（Ａｌ２Ｏ３）、アルミニウムオキシナイトライド（ＡｌＯＮ）、ハフニウム酸化物（ＨｆＯ）、ハフニウムシリケート（ＨｆＳｉＯ）、ハフニウムシリコンオキシナイトライド（ＨｆＳｉＯＮ）、ジルコニウム酸化物（ＺｒＯ）、ジルコニウムシリケート（ＺｒＳｉＯ）、ジルコニウムシリコンオキシナイトライド（ＺｒＳｉＯＮ）、前述の材料の組み合わせ、又は他の絶縁性材料、の１つ又は複数の層であり得る。ゲート誘電体層３１６は、５０℃〜８００℃の温度のプラズマを含む窒素又は窒素含有雰囲気ガスへの露出の結果として窒素を含み得る。ゲート誘電体層３１６は、１〜１０ナノメートル厚みであり得る。ゲート誘電体層３１６は、種々のゲート誘電体形成プロセス、例えば、熱酸化、酸化物層のプラズマ窒化、及び／又は原子層堆積（ＡＬＤ）による誘電性材料堆積、のうち任意のものにより形成され得る。
例えば、５０〜１０００ナノメートル厚みの多結晶シリコンであるゲート層３１８が、ゲート誘電体層３１６の上面上でありドレイン絶縁体３０８の上に形成される。ゲート層３１８の上にゲートフォトレジストパターン３２０が形成される。ゲートフォトレジストパターン３２０は、チャネル領域３０６の上の第１のゲートセクションパターン３２２を含む。ゲートフォトレジストパターン３２０は、ドレイン絶縁体３０８の上の第２のゲートセクションパターン３２４を含む。第１のプロセス実施例の幾つかのバージョンにおいて、第２のゲートセクションパターン３２４はドリフト領域３１０に重ならない。ゲートフォトレジストパターン３２０は、１つ又は複数のゲート接続要素パターン３２６も含み得、これは、第１のゲートセクションパターン３２２及び第２のゲートセクションパターン３２４を接続する。ドリフト領域３１０の少なくとも半分がゲートフォトレジストパターン３２０により覆われていない。図示しない後続のゲートエッチングオペレーションにおいて、ゲートフォトレジストパターン３２０の外側のゲート材料がゲート層３１８から取り除かれる。ゲートエッチングオペレーションが完了した後、ゲートフォトレジストパターン３２０が取り除かれる。
図３Ｂを参照すると、ゲート３２８が、ゲートエッチングオペレーションにより図３Ａのゲート層３１８から形成される。例えば、シリコンナイトライド及び／又は二酸化シリコンの１つ又は複数のコンフォーマル層である、側壁材料３３０のコンフォーマル層が、集積回路３００の上に形成される。第１のプロセス実施例において、ゲート３２８の上ではない、ドリフト領域３１０の直上の側壁材料層３３０の最小厚みが、ゲート３２８の平均厚みの少なくとも５０パーセントである。
図３Ｃを参照すると、図示しない異方性側壁エッチングオペレーションが集積回路３００上に実行されて、図３Ｂの側壁材料層３３０の側壁材料を取り除いて、ゲート３２８の横方向表面上にゲート側壁３３２を形成する。ゲート３２８は、チャネル領域３０６の上の第１のゲートセクション３３４、ドレイン絶縁体３０８の上の第２のゲートセクション３３６、及び場合によっては図２を参照して説明されるように第１のゲートセクション３３４を第２のゲートセクション３３６に接続するゲート接続要素３３８を含む。異方性側壁エッチングオペレーションは更に、第１のゲートセクション３３４と第２のゲートセクション３３６の間のギャップにおいて側壁材料のインプラントブロックセクション３４０を形成する。インプラントブロックセクション３４０の最小厚みが、ゲート３２８の平均厚みの少なくとも５０パーセントである。
図３Ｄを参照すると、ソース／ドレイン・インプラントマスク３４２が集積回路３００の上に形成されて、ソース／ドレインイオン注入オペレーションのためのエリアを露出させる。ソース／ドレイン・インプラントマスク３４２は、例えば、フォトレジスト又は他の感光性有機材料を含み得る。第１のプロセス実施例において、インプラントブロックセクション３４０は、ソース／ドレイン・インプラントマスク３４２により露出される。図示しないソース／ドレインイオン注入オペレーションは、ドレイン領域３０４とは反対側でチャネル領域３０６に近接する、基板３０２内のソース注入された領域３４４に、ソース／ドレインドーパントを注入する。ソース／ドレインイオン注入オペレーションは更に、ドレインコンタクト領域３１２内の重くドープされたドレイン注入された領域３４６に、ソース／ドレインドーパントを注入し得る。インプラントブロックセクション３４０に衝突するソース／ドレインドーパントの少なくとも９０パーセントが、インプラントブロックセクション３４０に吸収され、そのため、ドリフト領域３１０内に堆積することを防止する。後続のソース／ドレイン・インプラントマスク３４２の除去、及びソース注入された領域３４４及び形成される場合重くドープされたドレイン注入された領域３４６の活性化は、第１及び／又は第２の製品実施例を参照して説明したような構造を生成する。
図４Ａ及び図４Ｂは、製造の連続的段階で示した、第２のプロセス実施例に従って形成された第１の製品実施例又は第２の製品実施例のいずれかを参照して説明されるようにＭＯＳトランジスタを含む集積回路を図示する。集積回路４００が、図３Ａを参照して説明したように、基板４０２の中及びその上に形成される。ドレイン領域４０４が、図３Ａを参照して説明したように、基板４０２内に形成される。ドレイン領域４０４は、ＭＯＳトランジスタのチャネル領域４０６に接して位置する。ドレイン絶縁体４０８がドレイン領域４０４内に形成される。ドレイン絶縁体４０８は、図４Ａに示すように、ＳＴＩプロセスにより、又はＬＯＣＯＳプロセスにより、形成され得る。ドレイン絶縁体４０８とチャネル領域４０６との間のドレイン領域４０４の一部は、ドリフト領域４１０である。ドレイン絶縁体４０８に近接するドリフト領域４１０とは反対側のドレイン領域４０４の一部が、ドレインコンタクト領域４１２である。付加的なフィールド酸化物要素４１４が、ＭＯＳトランジスタに近接する基板４０２内に形成され得る。ゲート誘電体層４１６が、図３Ａを参照して説明したように、基板４０２の上面上に形成される。ゲート４１８が、図３Ａ及び図３Ｂを参照して説明したようにゲート誘電体層４１６上に形成される。例えば、シリコンナイトライド及び／又は二酸化シリコンの１つ又は複数のコンフォーマル層である、側壁材料４２０のコンフォーマル層が、集積回路４００の上に形成される。
図４Ｂを参照すると、図示しない異方性側壁エッチングオペレーションが集積回路４００上で実行され、図４Ａの側壁材料層４２０の側壁材料を取り除いて、ゲート４１８の横方向表面上にゲート側壁４２２を形成する。第２のプロセス実施例の１つのバージョンにおいて、異方性側壁エッチングオペレーションは、図４Ｂに示すように、第１のゲートセクション４２４と第２のゲートセクション４２６との間のドリフト領域４１０の一部を覆う側壁材料の全てを取り除く。ゲート４１８は、図３Ｃを参照して説明したようなチャネル領域４０６の上の第１のゲートセクション４２４と、図３Ｃを参照して説明したようなドレイン絶縁体４０８の上の第２のゲートセクション４２６とを含む。ゲート４１８は、図示しないゲート接続要素も含み得、これは、図２を参照して説明したように第１のゲートセクション４２４を第２のゲートセクション４２６に接続する。
ソース／ドレイン・インプラントマスク４２８が集積回路４００の上に形成され、これは、ソース／ドレインイオン注入オペレーションのためのエリアを露出させる。第２のプロセス実施例において、ソース／ドレイン・インプラントマスク４２８は、第１のゲートセクション４２４と第２のゲートセクション４２６との間のギャップを覆う。ソース／ドレイン・インプラントマスク４２８は、例えば、フォトレジスト又は他の感光性有機材料を含み得る。図示しないソース／ドレインイオン注入オペレーションは、ドレイン領域４０４とは反対側でチャネル領域４０６に近接する、基板４０２内のソース注入された領域４３０に、ソース／ドレインドーパントを注入する。ソース／ドレインイオン注入オペレーションは更に、ドレインコンタクト領域４１２内の重くドープされたドレイン注入された領域４３２に、ソース／ドレインドーパントを注入し得る。本実施例の１つのバージョンにおいて、第１のゲートセクション４２４と第２のゲートセクション４２６との間のギャップにおいてソース／ドレイン・インプラントマスク４２８に衝突するソース／ドレインドーパントの少なくとも９０パーセントが、ソース／ドレイン・インプラントマスク４２８に吸収され、そのため、ドリフト領域４１０内に堆積することを防止する。後続のソース／ドレイン・インプラントマスク４２８の除去、及びソース注入された領域４３０及び形成される場合重くドープされたドレイン注入された領域４３２の活性化は、第１及び／又は第２の製品実施例を参照して説明されように構造を生成する。
本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。
Claims (13)
- 集積回路であって、
金属酸化物半導体（ＭＯＳ）トランジスタのチャネル領域に近接する前記ＭＯＳトランジスタのドレイン領域内にドリフト領域を備えた、前記ＭＯＳトランジスタ、
を含み、
前記ＭＯＳトランジスタが、
前記ドレイン領域内の前記ドリフト領域とドレインコンタクト領域との間の前記ドレイン領域内のドレイン絶縁体であって、前記ドレイン領域が前記ドレイン絶縁体の下に延在するようになっている前記ドレイン絶縁体と、
ゲートと、
を含み、
前記ゲートが、
前記チャネル領域の上の第１のゲートセクションと、
前記ドレイン絶縁体の上の第２のゲートセクションと、
を含み、
前記ドリフト領域の少なくとも半分が前記ゲートにより覆われていないようになっている、
集積回路。 - 請求項１の集積回路であって、
前記ＭＯＳトランジスタが、前記第１のゲートセクションと前記第２のゲートセクションとの間にインプラントブロックセクションを更に含み、
前記インプラントブロックセクションが、前記第１のゲートセクション及び前記第２のゲートセクションの横方向表面上のゲート側壁材料で形成される、
集積回路。 - 請求項１の集積回路であって、前記第２のゲートセクションが前記ドリフト領域に重ならない、集積回路。
- 請求項１の集積回路であって、前記第１のゲートセクションが、前記ドリフト領域の上の如何なるゲート材料によっても前記第２のゲートセクションに接続されない、集積回路。
- 請求項１の集積回路であって、前記第１のゲートセクションと前記第２のゲートセクションとの間の前記ドリフト領域の一部が、前記第１のゲートセクション及び前記第２のゲートセクションの横方向表面上のゲート側壁材料により覆われていない、集積回路。
- 集積回路であって、
ＭＯＳトランジスタのチャネル領域に近接する前記ＭＯＳトランジスタのドレイン領域内にドリフト領域を備えた、前記ＭＯＳトランジスタ、
を含み、
前記ドレイン領域内の前記ドリフト領域とドレインコンタクト領域との間の前記ドレイン領域内のドレイン絶縁体であって、前記ドレイン絶縁体の下に延在するようになっている前記ドレイン領域と、
ゲートと、
を含み、
前記ゲートが、
前記チャネル領域の上であり且つ前記ドレイン領域に重なる第１のゲートセクション、
前記ドレイン絶縁体の上の第２のゲートセクション、及び
２つ又はそれ以上のゲート接続要素であって、前記第１のゲートセクション及び前記第２のゲートセクションと同じ材料で形成される前記ゲート接続要素、
を含み、
前記ドリフト領域の少なくとも半分が前記ゲートにより覆われておらず、前記ゲート接続要素が前記第１のゲートセクションを前記第２のゲートセクションに接続するようになっている、
集積回路。 - 請求項６の集積回路であって、
前記ＭＯＳトランジスタが、前記第１のゲートセクションと前記第２のゲートセクションとの間のインプラントブロックセクションを更に含み、
前記インプラントブロックセクションが、前記第１のゲートセクション及び前記第２のゲートセクションの横方向表面上のゲート側壁材料で形成される、
集積回路。 - 請求項６の集積回路であって、前記第１のゲートセクションと前記第２のゲートセクションとの間の前記ドリフト領域の一部が、前記第１のゲートセクション及び前記第２のゲートセクションの横方向表面上のゲート側壁材料により覆われていない、集積回路。
- 請求項６の集積回路であって、前記第２のゲートセクションが前記ドリフト領域に重ならない、集積回路。
- 集積回路を形成するプロセスであって、
前記ＭＯＳトランジスタのチャネル領域に近接する前記ＭＯＳトランジスタのドレイン領域内のドリフト領域を備えた、前記ＭＯＳトランジスタを形成することを含み、前記ＭＯＳトランジスタを形成することが、
基板を提供すること、
前記基板内の前記ＭＯＳトランジスタのドレイン領域を形成することであって、前記ドレイン領域が、前記ドレイン領域の１つの側のドリフト領域と前記ドレイン領域の反対側のドレインコンタクト領域とを含むこと、
前記ドリフト領域と前記ドレインコンタクト領域との間の前記ドレイン領域内にドレイン絶縁体を形成することであって、前記ドレイン領域がドレインフィールド酸化物領域下に延在するようにすること、
前記ドリフト領域及びチャネル領域の上で前記基板の上面上に前記ＭＯＳトランジスタのゲート誘電体層を形成することであって、前記チャネル領域が、前記ドリフト領域に近接する前記ドレイン領域の外側の前記基板内に位置すること、
ゲート酸化物層の上面及び前記ドレイン絶縁体の上面上にゲート層を形成すること、
前記ＭＯＳトランジスタのゲートを形成するため前記ゲート層から材料を取り除くようにゲートエッチングオペレーションを実行することであって、前記ゲートが第１のゲートセクション及び第２のゲートセクションを含み、前記第１のゲートセクションが、前記チャネル領域の上に位置し且つ前記ドレイン領域に重なり、前記第２のゲートセクションが前記フィールド酸化物要素の上に位置し、そのため、前記ドリフト領域の少なくとも半分が前記ゲートにより覆われていないようにすること、
前記ＭＯＳトランジスタのソース領域を露出させるようにソース／ドレイン・インプラントマスクを形成することであって、前記ソース領域が、前記ドリフト領域とは反対側の前記チャネル領域近傍に位置すること、及び
前記ソース領域内の前記基板にソース／ドレインドーパントがインプラントされるように、ソース／ドレインイオン注入オペレーションを実行することであって、前記ソース／ドレインドーパントの少なくとも９０パーセントが、前記第１のゲートセクションと前記第２のゲートセクションとの間のギャップの下の前記ドリフト領域からブロックされるようにすること、
を含む、プロセスによる、
プロセス。 - 請求項１０のプロセスであって、前記第１のゲートセクションが、如何なるゲート材料によっても前記第２のゲートセクションに接続されない、プロセス。
- 請求項１０のプロセスであって、
前記ゲートが、２つ又はそれ以上のゲート接続要素を更に含み、
前記ゲート接続要素が、前記第１のゲートセクション及び前記第２のゲートセクションと同じ材料で形成されており、前記ゲート接続要素が、前記第１のゲートセクションを前記第２のゲートセクションに接続するようにする、
プロセス。 - 請求項１０のプロセスであって、
前記ゲートエッチングオペレーションを実行する前記工程の後、前記集積回路の上に側壁材料のコンフォーマル層を形成すること、
前記ソース／ドレイン・インプラントマスクを形成する前記工程の前に、異方性側壁エッチングオペレーションを実行することであって、前記異方性側壁エッチングオペレーションが、前記側壁材料層の側壁材料を取り除いて、前記ゲートの横方向表面上にゲート側壁を形成し、更に、第１のゲートセクションと前記第２のゲートセクションとの間のギャップ内の側壁材料のインプラントブロックセクションを形成するようにする、
を更に含む、プロセス。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US40664510P | 2010-10-26 | 2010-10-26 | |
| US61/406,645 | 2010-10-26 | ||
| US13/281,274 US9362398B2 (en) | 2010-10-26 | 2011-10-25 | Low resistance LDMOS with reduced gate charge |
| US13/281,274 | 2011-10-25 | ||
| PCT/US2011/057881 WO2012058307A2 (en) | 2010-10-26 | 2011-10-26 | Laterally diffused mos transistor with reduced gate charge |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013545305A true JP2013545305A (ja) | 2013-12-19 |
| JP6225027B2 JP6225027B2 (ja) | 2017-11-01 |
Family
ID=45972275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013536779A Active JP6225027B2 (ja) | 2010-10-26 | 2011-10-26 | ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9362398B2 (ja) |
| JP (1) | JP6225027B2 (ja) |
| CN (1) | CN103189988B (ja) |
| WO (1) | WO2012058307A2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592900B2 (en) * | 2010-11-03 | 2013-11-26 | Texas Instruments Incorporated | Drain extended CMOS with counter-doped drain extension |
| JP2013069777A (ja) * | 2011-09-21 | 2013-04-18 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| US9306055B2 (en) * | 2014-01-16 | 2016-04-05 | Microchip Technology Incorporated | High voltage double-diffused MOS (DMOS) device and method of manufacture |
| US9905428B2 (en) * | 2015-11-02 | 2018-02-27 | Texas Instruments Incorporated | Split-gate lateral extended drain MOS transistor structure and process |
| JP7114290B2 (ja) | 2018-03-16 | 2022-08-08 | 株式会社東芝 | 半導体装置 |
| US10608108B2 (en) * | 2018-06-20 | 2020-03-31 | Globalfoundries Singapore Pte. Ltd. | Extended drain MOSFETs (EDMOS) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738108A (ja) * | 1993-07-21 | 1995-02-07 | Nippon Telegr & Teleph Corp <Ntt> | フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ |
| JPH11261066A (ja) * | 1997-12-17 | 1999-09-24 | Korea Electronics Telecommun | 二重フィールド板構造を有する電力素子 |
| JP2008166409A (ja) * | 2006-12-27 | 2008-07-17 | Renesas Technology Corp | パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ |
| US20080182394A1 (en) * | 2007-01-25 | 2008-07-31 | Hongning Yang | Dual gate ldmos device and method |
| US20100084708A1 (en) * | 2008-10-06 | 2010-04-08 | Il-Yong Park | Semiconductor device and method of manufacturing the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897411A (ja) * | 1994-09-21 | 1996-04-12 | Fuji Electric Co Ltd | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 |
| US6492678B1 (en) * | 2000-05-03 | 2002-12-10 | Linear Technology Corporation | High voltage MOS transistor with gate extension |
| DE10339488B3 (de) * | 2003-08-27 | 2005-04-14 | Infineon Technologies Ag | Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone |
| US20100213517A1 (en) * | 2007-10-19 | 2010-08-26 | Nxp B.V. | High voltage semiconductor device |
| KR20090072013A (ko) | 2007-12-28 | 2009-07-02 | 주식회사 동부하이텍 | 수평형 디모스 트랜지스터 |
| US7910991B2 (en) | 2008-03-31 | 2011-03-22 | Freescale Semiconductor, Inc. | Dual gate lateral diffused MOS transistor |
| US7888732B2 (en) * | 2008-04-11 | 2011-02-15 | Texas Instruments Incorporated | Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric |
| US8174071B2 (en) * | 2008-05-02 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage LDMOS transistor |
| JP5385679B2 (ja) * | 2008-05-16 | 2014-01-08 | 旭化成エレクトロニクス株式会社 | 横方向半導体デバイスおよびその製造方法 |
| US7745294B2 (en) * | 2008-11-10 | 2010-06-29 | Texas Instruments Incorporated | Methods of manufacturing trench isolated drain extended MOS (demos) transistors and integrated circuits therefrom |
| US8004039B2 (en) * | 2009-07-31 | 2011-08-23 | Micrel, Inc. | Field effect transistor with trench-isolated drain |
| US8115253B2 (en) * | 2009-09-10 | 2012-02-14 | United Microelectronics Corp. | Ultra high voltage MOS transistor device |
| US8580650B2 (en) * | 2010-10-28 | 2013-11-12 | Texas Instruments Incorporated | Lateral superjunction extended drain MOS transistor |
| US8299547B2 (en) * | 2011-01-03 | 2012-10-30 | International Business Machines Corporation | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered dielectric plates |
| US8796745B2 (en) * | 2011-07-05 | 2014-08-05 | Texas Instruments Incorporated | Monolithically integrated active snubber |
-
2011
- 2011-10-25 US US13/281,274 patent/US9362398B2/en active Active
- 2011-10-26 JP JP2013536779A patent/JP6225027B2/ja active Active
- 2011-10-26 CN CN201180051771.8A patent/CN103189988B/zh active Active
- 2011-10-26 WO PCT/US2011/057881 patent/WO2012058307A2/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738108A (ja) * | 1993-07-21 | 1995-02-07 | Nippon Telegr & Teleph Corp <Ntt> | フィ―ルド電極層を有するｍｏｓ型電界効果トランジスタ |
| JPH11261066A (ja) * | 1997-12-17 | 1999-09-24 | Korea Electronics Telecommun | 二重フィールド板構造を有する電力素子 |
| JP2008166409A (ja) * | 2006-12-27 | 2008-07-17 | Renesas Technology Corp | パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ |
| US20080182394A1 (en) * | 2007-01-25 | 2008-07-31 | Hongning Yang | Dual gate ldmos device and method |
| US20100084708A1 (en) * | 2008-10-06 | 2010-04-08 | Il-Yong Park | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103189988A (zh) | 2013-07-03 |
| US20120098065A1 (en) | 2012-04-26 |
| US9362398B2 (en) | 2016-06-07 |
| CN103189988B (zh) | 2016-06-29 |
| JP6225027B2 (ja) | 2017-11-01 |
| WO2012058307A2 (en) | 2012-05-03 |
| WO2012058307A3 (en) | 2012-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6106310B2 (ja) | ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ | |
| US10340191B2 (en) | Method of forming a fin structure of semiconductor device | |
| US9230959B2 (en) | FinFETs having dielectric punch-through stoppers | |
| TWI402984B (zh) | 藉由自我對齊氧化之自我對齊平面雙閘極程序 | |
| JP5582030B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US8183626B2 (en) | High-voltage MOS devices having gates extending into recesses of substrates | |
| KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
| JP6225027B2 (ja) | ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ | |
| JP2006525683A (ja) | 非対称導電スペーサを設ける半導体形成プロセス | |
| KR20130135698A (ko) | 반도체 장치 및 반도체 장치를 형성하는 방법 | |
| US11094817B2 (en) | Drain extended NMOS transistor | |
| US9269791B2 (en) | Multi-gate MOSFET with embedded isolation structures | |
| TW201338053A (zh) | 半導體結構與其製造方法 | |
| TWI517263B (zh) | 半導體裝置及其製造方法 | |
| WO2012068797A1 (zh) | 一种半导体器件及其形成方法 | |
| EP3291291B1 (en) | Semiconductor device and fabrication method thereof | |
| WO2012070163A1 (ja) | 半導体装置及びその製造方法 | |
| KR20100108222A (ko) | 반도체 디바이스 및 반도체 디바이스를 제조하는 방법 | |
| JP2014175373A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160322 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160422 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6225027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |