KR20090072013A - 수평형 디모스 트랜지스터 - Google Patents
수평형 디모스 트랜지스터 Download PDFInfo
- Publication number
- KR20090072013A KR20090072013A KR1020070139979A KR20070139979A KR20090072013A KR 20090072013 A KR20090072013 A KR 20090072013A KR 1020070139979 A KR1020070139979 A KR 1020070139979A KR 20070139979 A KR20070139979 A KR 20070139979A KR 20090072013 A KR20090072013 A KR 20090072013A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- trench isolation
- semiconductor substrate
- gate
- conductive type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 4
- 150000004706 metal oxides Chemical class 0.000 title abstract description 4
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 210000000746 body region Anatomy 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 향상된 온저항 특성을 갖는 수평형 디모스(LDMOS; Lateral Double Diffused Metal Oxide Semiconductor)트랜지스터에 관한 것이다.
본 발명에 따른 수평형 디모스 트랜지스터는 트렌치 소자분리막에 의해 활성 영역이 한정되는 제 1 도전형의 반도체 기판과; 상기 반도체 기판의 상부 일부 영역에 배치되는 제 2 도전형의 바디 영역과; 상기 바디 영역 상부에 배치되는 제1 도전형의 소스 영역과; 상기 반도체 기판의 상부 일정영역에서 상기 바디 영역과 상호 이격되도록 배치되는 제1 도전형의 확장된 드레인 영역과; 상기 제 2 도전형 바디 영역의 상부 영역중 제 1 도전형 소스 영역에 인접한 상기 제 1 도전형의 반도체 기판 상에 배치되는 게이트 절연막과; 상기 제 1 도전형의 소스 영역에서부터 상기 트렌치 소자분리막 및 상기 트렌치 소자분리막 내부의 일정 부분까지 걸쳐서 배치되는 게이트 도전막을 포함하는 것을 특징으로 한다.
게이트 절연막, 수평형 디모스 트랜지스터
Description
본 발명은 반도체 소자에 관한 것으로, 특히, 향상된 온저항 특성을 갖는 수평형 디모스(LDMOS; Lateral Double Diffused Metal Oxide Semiconductor)트랜지스터에 관한 것이다.
반도체 소자의 집적도 향상과 그에 따른 제조 설계기술의 발달로 인하여 반도체 칩을 하나로 시스템을 구성하려는 시도가 크게 일어나고 있다. 시스템의 1칩화는 콘트롤러와 메모리 기타 저전압에서 동작하는 회로를 하나의 칩으로 통합하는 기술 위주로 발전되어 왔다.
그러나, 시스템의 경량화, 소형화가 되기 위해서는 시스템의 전원을 조절하는 회로부, 즉, 입력단과 출력단과의 주요 기능을 하는 회로와 1개 칩화를 하여야 가능하게 된다. 입력단과 출력단은 고전압이 인가되는 회로이므로 일반적인 저전압CMOS 회로로는 구성할 수 없어 고전압 파워트랜지스터로 구성된다.
따라서, 시스템의 크기나 무게를 줄이기 위해서는 전원의 입력/출력단과 콘트롤러를 1개 칩으로 구성해야 한다. 이를 가능하게 하는 기술이 파워 IC로, 이는 고전압 트랜지스터와 저전압 CMOS트랜지스터 회로를 하나의 칩으로 구성하는 것이다.
파워 IC 기술은 종래의 불연속 파워트랜지스터(Discrete Power Transistor)인 VDMOS(Vertical DMOS) 소자 구조를 개선한 것으로, 전류를 수평으로 흐르게 하기 위하여 드레인을 수평으로 배치하고 드리프트(Drift)영역을 채널과 드레인 사이에 두어 고전압 브레이크다운(Breakdown) 확보를 가능하게 하는 LDMOS(Lateral DMOS) 소자가 구현된다.
이때, LDMOS 소자에 형성되는 소자분리막은 0.25um 급 이하의 기술에서는 로직 소자의 밀도를 높이기 위해서 LOCOS(LOCcal Oxidation of Silicon) 구조 대신에 STI 구조가 사용된다.
이와 같은 종래의 STI 구조의 수평형 디모스 트랜지스터를 첨부된 도면을 참조하여 설명하도록 한다.
도 1은 종래의 STI 구조의 수평형 디모스 트랜지스터를 설명하기 위하여 나타내 보인 단면도이다.
도 1을 참조하면, 트렌치 소자분리막(Shallow Trench Isolation: STI)(11)에 의해 활성 영역이 한정되는 n-형 반도체 기판(10) 위에 p형 바디 영역(12)과 n-형확장된 드레인 영역(13)이 상호 일정 간격 이격되도록 배치된다. p형 바디 영역(12)의 상부에는 n+형 소스 영역(14)이 배치된다. p형 바디 영역(12)의 상부 영역중 n+형 소스 영역(14)에 인접하고 게이트 절연막(16) 및 게이트 도전막(17)과 중첩되는 부분은 채널 영역이다. n-형 확장된 드레인 영역(13)의 상부에는 n+형 드 레인 영역(15)이 배치된다. 채널 영역 위에는 게이트 절연막(16)과 게이트 도전막(17)이 순차적으로 적층되고, 게이트 도전막(17)의 측벽에는 게이트 스페이서막(18)이 형성된다. n+형 소스 영역(14) 및 n+형 드레인 영역(15)은 통상의 배선을 통해 각각 소스 전극(S) 및 드레인 전극(D)과 전기적으로 연결된다.
하지만, 이와 같은 종래의 STI 구조의 수평형 디모스 트랜지스터는 트렌치 소자분리막이 소스와 드레인 사이에 존재하며, 게이트는 소스에서부터 트렌치 소자분리막의 일부분까지 연장된 구조를 가지고 있는데, 이로 인해 수평형 디모스 트랜지스터의 온상태에서는 전류의 흐름이 트렌치 소자분리막에 의해 방해를 받게 되어 온 저항이 증가하는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 향상된 온저항 특성을 갖는 수평형 디모스(LDMOS; Lateral Double Diffused Metal Oxide Semiconductor)트랜지스터를 제공하는 데 그 목적이 있다.
본 발명에 따른 수평형 디모스 트랜지스터는 트렌치 소자분리막에 의해 활성 영역이 한정되는 제 1 도전형의 반도체 기판과; 상기 반도체 기판의 상부 일부 영역에 배치되는 제 2 도전형의 바디 영역과; 상기 바디 영역 상부에 배치되는 제1 도전형의 소스 영역과; 상기 반도체 기판의 상부 일정영역에서 상기 바디 영역과 상호 이격되도록 배치되는 제1 도전형의 확장된 드레인 영역과; 상기 제 2 도전형 바디 영역의 상부 영역중 제 1 도전형 소스 영역에 인접한 상기 제 1 도전형의 반도체 기판 상에 배치되는 게이트 절연막과; 상기 제 1 도전형의 소스 영역에서부터 상기 트렌치 소자분리막 및 상기 트렌치 소자분리막 내부의 일정 부분까지 걸쳐서 배치되는 게이트 도전막을 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 수평형 디모스 트랜지스터는 게이트를 STI의 일부영역에 형성함으로써 STI에 의한 온상태에서의 전류의 흐름 방해를 방지하여 향상된 온저항 특성을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 STI구조의 수평형 디모스 트랜지스터를 상세히 설명한다.
도 2는 본 발명에 따른 STI구조의 수평형 디모스 트랜지스터를 설명하기 위하여 나타내 보인 단면도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 STI구조의 수평형 디모스 트랜지스터는 트렌치 소자분리막(shallow trench isolation: STI)(110)에 의해 활성 영역이 한정되는 n-형 반도체 기판(100) 위에 p형 바디 영역(120)과 n-형확장된 드레인 영역(130)이 상호 일정 간격 이격되도록 배치된다. p형 바디 영역(120)의 상부에는 n+형 소스 영역(140)이 배치된다. p형 바디 영역(120)의 상부 영역중 n+형 소스 영역(140)에 인접하고 게이트 절연막(160) 및 게이트 도전막(170)과 중첩되는 부분은 채널 영역(210)이다. n-형 확장된 드레인 영역(130)의 상부에는 n+형 드레인 영역(150)이 배치된다.
채널 영역(210) 위에는 게이트 절연막(160)과 게이트 도전막(170)이 순차적으로 적층되고, 게이트 도전막(170)의 측벽에는 게이트 스페이서막(180)이 형성된다.
여기서, 게이트 도전막(170)은 트렌치 소자분리막(110)의 소스 전극(S) 쪽 일부영역을 식각하여, 식각된 트렌치 소자분리막(110)의 일부영역 내부까지 형성된다. 이와 같은 구조로 인해 트랜지스터가 온 상태일 경우 전류의 흐름을 방해하는 종래의 구조와는 달리 트렌치 소자분리막(110) 내부의 게이트 도전막(170)과 실리콘 사이에도 게이트 전계에 따라 축적층(accumulation layer)(300)이 형성되기 때 문에 온저항이 감소하게 된다.
여기서, 표면에 형성된 게이트 도전막(170)보다 트렌치 소자분리막(110) 내부에 형성된 게이트 도전막(170)의 두께가 더 두껍게 형성되는데, 이로 인해 트랜지스터가 오프 상태일 경우 게이트 전극과 실리콘 사이에 존재하는 전계를 낮출 수 있다.
n+형 소스 영역(140) 및 n+형 드레인 영역(150)은 통상의 배선을 통해 각각 소스 전극(S) 및 드레인 전극(D)과 전기적으로 연결된다.
또한, 본 발명에 따른 수평형 디모스 트랜지스터는 트렌치 소자분리막(110) 내부에 형성된 게이트 도전막(170)이 있는 부분의 트렌치 소자분리막(110)과 게이트 절연막(160) 아래에 걸쳐서 n+형 추가층(320)이 형성될 수 있다. 이로 인해 트랜지스터 온 상태에서의 온저항을 더욱 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 STI 구조의 수평형 디모스 트랜지스터를 설명하기 위하여 나타내 보인 단면도.
도 2는 본 발명에 따른 수평형 디모스 트랜지스터를 설명하기 위하여 나타내 보인 단면도.
Claims (5)
- 트렌치 소자분리막에 의해 활성 영역이 한정되는 제 1 도전형의 반도체 기판과;상기 반도체 기판의 상부 일부 영역에 배치되는 제 2 도전형의 바디 영역과;상기 바디 영역 상부에 배치되는 제1 도전형의 소스 영역과;상기 반도체 기판의 상부 일정영역에서 상기 바디 영역과 상호 이격되도록 배치되는 제1 도전형의 확장된 드레인 영역과;상기 제 2 도전형 바디 영역의 상부 영역중 제 1 도전형 소스 영역에 인접한 상기 제 1 도전형의 반도체 기판 상에 배치되는 게이트 절연막과;상기 제 1 도전형의 소스 영역에서부터 상기 트렌치 소자분리막 및 상기 트렌치 소자분리막 내부의 일정 부분까지 걸쳐서 배치되는 게이트 도전막을 포함하는 것을 특징으로 하는 수평형 디모스 트랜지스터.
- 제 1항에 있어서,상기 게이트 도전막의 측벽에 형성되는 게이트 스페이서막을 추가로 포함하는 것을 특징으로 하는 수평형 디모스 트랜지스터.
- 제 1항에 있어서,상기 게이트 도전막은상기 제 1 도전형의 반도체 기판 표면에 형성된 게이트 도전막보다 상기 트렌치 소자분리막 내부에 형성된 게이트 도전막의 두께가 더 두껍게 형성되는 것을 특징으로 수평형 디모스 트랜지스터.
- 제 1항에 있어서,상기 트렌치 소자분리막 내부에 형성된 게이트 도전막이 있는 부분의 트렌치 소자분리막과 게이트 절연막 아래에 걸쳐서 형성된 n+형 추가층이 추가로 포함되는 것을 특징으로 하는 수평형 디모스 트랜지스터.
- 제 1항에 있어서,상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형인 것을 특징으로 하는 수평형 디모스 트랜지스터.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070139979A KR20090072013A (ko) | 2007-12-28 | 2007-12-28 | 수평형 디모스 트랜지스터 |
TW097148674A TW200929381A (en) | 2007-12-28 | 2008-12-12 | Lateral double diffused metal oxide semiconductor transistor and method for manufacturing the same |
CNA2008101888310A CN101471380A (zh) | 2007-12-28 | 2008-12-26 | 横向双扩散金属氧化物半导体晶体管及其制造方法 |
US12/344,544 US20090166736A1 (en) | 2007-12-28 | 2008-12-28 | Lateral double difused metal oxide semiconductor transistor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070139979A KR20090072013A (ko) | 2007-12-28 | 2007-12-28 | 수평형 디모스 트랜지스터 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090072013A true KR20090072013A (ko) | 2009-07-02 |
Family
ID=40797078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070139979A KR20090072013A (ko) | 2007-12-28 | 2007-12-28 | 수평형 디모스 트랜지스터 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090166736A1 (ko) |
KR (1) | KR20090072013A (ko) |
CN (1) | CN101471380A (ko) |
TW (1) | TW200929381A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958346B (zh) * | 2009-07-16 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8174071B2 (en) * | 2008-05-02 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage LDMOS transistor |
JP5769915B2 (ja) * | 2009-04-24 | 2015-08-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN102130168B (zh) * | 2010-01-20 | 2013-04-24 | 上海华虹Nec电子有限公司 | 隔离型ldnmos器件及其制造方法 |
CN101916777A (zh) * | 2010-07-16 | 2010-12-15 | 中颖电子有限公司 | 横向扩散金属氧化物晶体管及静电保护架构 |
US9362398B2 (en) * | 2010-10-26 | 2016-06-07 | Texas Instruments Incorporated | Low resistance LDMOS with reduced gate charge |
JP5703790B2 (ja) * | 2011-01-31 | 2015-04-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5734725B2 (ja) * | 2011-04-27 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
WO2013023094A2 (en) | 2011-08-11 | 2013-02-14 | Volterra Semiconductor Corporation | Vertical gate ldmos device |
JP2013069861A (ja) | 2011-09-22 | 2013-04-18 | Toshiba Corp | 半導体装置 |
CN103383963B (zh) * | 2012-05-04 | 2016-12-14 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
CN103633139B (zh) * | 2012-08-23 | 2018-03-13 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管元件 |
TWI562370B (en) * | 2013-11-15 | 2016-12-11 | Richtek Technology Corp | Lateral double diffused metal oxide semiconductor device and manufacturing method thereof |
CN104681605B (zh) * | 2013-11-27 | 2017-12-05 | 上海华虹宏力半导体制造有限公司 | 功率mos管的结构及其制造方法 |
US9306055B2 (en) * | 2014-01-16 | 2016-04-05 | Microchip Technology Incorporated | High voltage double-diffused MOS (DMOS) device and method of manufacture |
CN104979210B (zh) * | 2014-04-11 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN105206665A (zh) * | 2014-05-27 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
JP6341802B2 (ja) * | 2014-08-21 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US9842903B2 (en) * | 2014-10-20 | 2017-12-12 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same |
KR102164721B1 (ko) | 2014-11-19 | 2020-10-13 | 삼성전자 주식회사 | 반도체 장치 |
TWI553870B (zh) * | 2014-12-29 | 2016-10-11 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
US10050115B2 (en) * | 2014-12-30 | 2018-08-14 | Globalfoundries Inc. | Tapered gate oxide in LDMOS devices |
US9553143B2 (en) | 2015-02-12 | 2017-01-24 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
CN105336625A (zh) * | 2015-10-09 | 2016-02-17 | 上海华虹宏力半导体制造有限公司 | 高压ldmos器件的工艺方法 |
CN107731918B (zh) * | 2016-08-12 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
CN108346689B (zh) * | 2017-01-23 | 2021-04-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
JP7040976B2 (ja) * | 2018-03-29 | 2022-03-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP7216629B2 (ja) * | 2019-09-12 | 2023-02-01 | 株式会社東芝 | 半導体装置 |
US11515416B2 (en) | 2020-09-23 | 2022-11-29 | Nxp Usa, Inc. | Laterally-diffused metal-oxide semiconductor transistor and method therefor |
US11469307B2 (en) | 2020-09-29 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thicker corner of a gate dielectric structure around a recessed gate electrode for an MV device |
CN112909095B (zh) * | 2021-01-21 | 2024-03-19 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
CN116072703B (zh) * | 2023-01-28 | 2023-06-13 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6841821B2 (en) * | 1999-10-07 | 2005-01-11 | Monolithic System Technology, Inc. | Non-volatile memory cell fabricated with slight modification to a conventional logic process and methods of operating same |
US6900101B2 (en) * | 2003-06-13 | 2005-05-31 | Texas Instruments Incorporated | LDMOS transistors and methods for making the same |
JP4590884B2 (ja) * | 2003-06-13 | 2010-12-01 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2007
- 2007-12-28 KR KR1020070139979A patent/KR20090072013A/ko not_active Application Discontinuation
-
2008
- 2008-12-12 TW TW097148674A patent/TW200929381A/zh unknown
- 2008-12-26 CN CNA2008101888310A patent/CN101471380A/zh active Pending
- 2008-12-28 US US12/344,544 patent/US20090166736A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958346B (zh) * | 2009-07-16 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200929381A (en) | 2009-07-01 |
US20090166736A1 (en) | 2009-07-02 |
CN101471380A (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20090072013A (ko) | 수평형 디모스 트랜지스터 | |
KR101128716B1 (ko) | 반도체 장치 | |
US20080054325A1 (en) | Semiconductor device having lateral MOS transistor and Zener diode | |
US9818743B2 (en) | Power semiconductor device with contiguous gate trenches and offset source trenches | |
TWI548029B (zh) | 半導體元件及其操作方法以及抑制漏電的結構 | |
JP2013065749A (ja) | 半導体装置 | |
US10573713B2 (en) | High voltage junction terminating structure of high voltage integrated circuit | |
US9257517B2 (en) | Vertical DMOS-field effect transistor | |
US7550803B1 (en) | Vertical double-diffusion metal-oxide-semiconductor transistor device | |
JP2013069852A (ja) | 半導体装置 | |
US20070090454A1 (en) | Transistor device | |
US10243051B2 (en) | Transistor device with a field electrode that includes two layers | |
US9012979B2 (en) | Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region | |
US8860146B2 (en) | Semiconductor device | |
US10269945B2 (en) | Power transistor device | |
KR20120004954A (ko) | 반도체 장치 | |
KR20050009797A (ko) | 셀로우 트렌치 소자 분리막을 갖는 고전압 트랜지스터의구조 | |
KR20110078885A (ko) | 수평형 디모스 트랜지스터 | |
TWI577020B (zh) | 高壓金氧半導體電晶體元件 | |
TWI737218B (zh) | 半導體裝置 | |
US10475792B2 (en) | Power transistor device | |
JP2011171420A (ja) | 半導体装置及びその製造方法 | |
US20230246068A1 (en) | Field effect transistor having a dielectric structure | |
US20230268405A1 (en) | Trench power semiconductor device | |
JP2009277956A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |