CN105206665A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN105206665A
CN105206665A CN201410228115.6A CN201410228115A CN105206665A CN 105206665 A CN105206665 A CN 105206665A CN 201410228115 A CN201410228115 A CN 201410228115A CN 105206665 A CN105206665 A CN 105206665A
Authority
CN
China
Prior art keywords
semiconductor device
trap
shallow trench
trench isolation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410228115.6A
Other languages
English (en)
Inventor
方磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410228115.6A priority Critical patent/CN105206665A/zh
Priority to US14/568,819 priority patent/US9419104B2/en
Publication of CN105206665A publication Critical patent/CN105206665A/zh
Priority to US15/188,063 priority patent/US9559180B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件，由于栅极结构的一部分延伸入半导体衬底，因此可以实现对沟道的更好的控制，同时具有较高的击穿电压和较好的性能。本发明的半导体器件的制造方法，用于制造上述的半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置使用了上述的半导体器件，因而同样具有上述优点。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
在半导体技术领域中，LDMOS(LaterallyDiffusedMetalOxideSemiconductor；横向扩散金属氧化物半导体)作为功率器件的重要组成部件之一，具有广阔的应用前景。
然而，随着大功率器件的应用，LDMOS往往难以同时满足对击穿电压(breakdownvoltage；BV)和性能(performance)的需要，因此在实际应用中通常需要平衡LDMOS的击穿电压与性能。
现有技术中通常包括两种结构的LDMOS，分别如图1A和图1B所示。其中，图1A所示的LDMOS包括半导体衬底100、位于半导体衬底100内的N阱和P阱、位于N阱内的源极101、位于P阱内的漏极102以及位于半导体衬底100上的栅极103。在图1A所示的LDMOS中，会在漏极102的边缘存在碰撞电离(impactionization)，因此这种结构的LSMOS通常具有高的漏电流与低的击穿电压。
图1B所示的LDMOS，除包括半导体衬底100、位于半导体衬底100内的N阱和P阱、位于N阱内的源极101、位于P阱内的漏极102以及位于半导体衬底100上的栅极103之外，还包括位于P阱内且位于漏极102的靠近沟道一侧的浅沟槽隔离(STI)104。浅沟槽隔离104可以抑制漏极102边缘的碰撞电离，但是，由于浅沟槽隔离104的存在会造成漂移区过长，因而会导致LDMOS的Idlin(线性漏极电流)下降。也就是说，这一结构的LDMOS虽然可以改善击穿电压，但是其性能却可能无法满足实际需要。
由此可见，现有技术中的上述两种结构的LDMOS均难以同时满足对击穿电压和性能的要求。也就是说，现有技术中并不存在一种结构的LDMOS可以同时既具有较高的击穿电压又具有较好的性能。因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
发明内容
针对现有技术的不足，本发明提出一种半导体器件及其制造方法和电子装置，该半导体器件可以在具有较高的击穿电压的同时具有较好的性能。
本发明实施例一提供一种半导体器件，包括半导体衬底、位于所述半导体衬底内的P阱与N阱、位于所述N阱内的源极与位于所述P阱内的漏极、以及位于所述P阱内的浅沟槽隔离，还包括位于所述半导体衬底上且延伸入所述半导体衬底的栅极结构，其中所述栅极结构延伸入所述半导体衬底的部分与所述浅沟槽隔离所在的位置相对应。
可选地，所述栅极结构延伸入所述半导体衬底的部分位于所述浅沟槽隔离的上方。
可选地，所述栅极结构延伸入所述半导体衬底的部分的厚度与所述浅沟槽隔离的高度相同或者为所述浅沟槽隔离的高度的二分之一。
可选地，所述栅极结构延伸入所述半导体衬底的部分位于所述浅沟槽隔离的内部。
可选地，所述半导体器件还包括位于所述栅极结构两侧的栅极侧壁。
可选地，所述半导体器件还包括位于所述N阱内的体电极。
本发明实施例二提供一种半导体器件的制造方法，所述方法包括：
步骤S101：提供半导体衬底，在所述半导体衬底内形成位于拟形成的P阱内的浅沟槽隔离；
步骤S102：通过离子注入在所述半导体衬底内形成P阱与N阱，其中所述P阱包围所述浅沟槽隔离；
步骤S103：在所述浅沟槽隔离所在位置处形成凹槽；
步骤S104：形成位于所述半导体衬底上且延伸入所述凹槽的栅极结构；
步骤S105：通过离子注入形成位于所述N阱内的源极以及位于所述P阱内的漏极。
可选地，在所述步骤S103中，形成所述凹槽的方法包括：
通过刻蚀将所述浅沟槽隔离去除一定的厚度，以在所述浅沟槽隔离的上方形成所述凹槽。
可选地，在所述步骤S103中，所述浅沟槽隔离被去除的厚度为所述浅沟槽隔离的高度的二分之一或三分之一。
可选地，在所述步骤S103中，形成所述凹槽的方法包括：
对所述浅沟槽隔离进行刻蚀，以形成位于所述浅沟槽隔离内的所述凹槽。
可选地，在所述步骤S104与所述步骤S105之间还包括步骤S1045：形成位于所述栅极结构两侧的栅极侧壁。
可选地，在所述步骤S105中还包括通过离子注入形成位于所述N阱内的体电极的步骤。
本发明实施例三提供一种电子装置，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括半导体衬底、位于所述半导体衬底内的P阱与N阱、位于所述N阱内的源极与位于所述P阱内的漏极、以及位于所述P阱内的浅沟槽隔离，还包括位于所述半导体衬底上且延伸入所述半导体衬底的栅极结构，其中所述栅极结构延伸入所述半导体衬底的部分与所述浅沟槽隔离所在的位置相对应。
本发明的半导体器件，由于栅极结构的一部分延伸入半导体衬底，因此可以实现对沟道的更好的控制，同时具有较高的击穿电压和较好的性能。本发明的半导体器件的制造方法，用于制造上述的半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置使用了上述的半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为现有技术中的一种LDMOS的结构的剖视图；
图1B为现有技术中的另一种LDMOS的结构的剖视图；
图2A为本发明实施例一的半导体器件的一种剖视图；
图2B为本发明实施例一的半导体器件的另一种剖视图；
图3A至图3E为本发明实施例二的半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3C-1和图3C-2为本发明实施例二的半导体器件的制造方法中形成凹槽的步骤所形成的另外两种结构的剖视图；
图4为本发明实施例二的半导体器件的制造方法的一种流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明实施例提供一种半导体器件，该半导体器件本身可以为LDMOS，也可以为包括该LDMOS的其他器件。其中，图2A与图2B分别示出了本发明实施例的半导体器件的两种结构。
如图2A所示，本实施例的半导体器件包括半导体衬底200、位于半导体衬底200内的P阱203与N阱204、位于P阱203内的浅沟槽隔离(STI)201以及位于N阱204内的源极206与位于P阱203内的漏极207。还包括位于半导体衬底200上且延伸入半导体衬底200的栅极结构205，该栅极结构205包括栅极2052以及位于栅极下方的栅极介电层2051。其中，栅极结构205延伸入半导体衬底200的部分与浅沟槽隔离201所在的位置相对应。
示例性地，栅极结构205延伸入半导体衬底200的部分位于浅沟槽隔离201的上方，如图2A所示。进一步地，栅极结构205延伸入半导体衬底200的部分的厚度可以与浅沟槽隔离201的高度相同，或者为浅沟槽隔离201的高度的二分之一。
其中，本实施例的半导体器件还包括位于栅极结构205两侧的栅极侧壁2053，如图2A所示。
此外，该半导体器件还包括位于N阱204内的体电极208。
在本实施例中，该半导体器件还可以包括位于N阱204内的浅沟槽隔离(STI)202，如图2A所示。其中，浅沟槽隔离202将体电极208与源极206相隔离。
图2B示出了本实施例的半导体器件的另一种结构，与图2A所示的结构的不同之处在于，在图2B所示的结构中，栅极结构205延伸入半导体衬底200的部分位于浅沟槽隔离201的内部。
在本实施例中，半导体衬底200可以为单晶硅衬底、SOI衬底或其他合适的衬底。浅沟槽隔离201以及浅沟槽隔离202的材料可以为氧化硅或其他合适的材料。栅极2052的材料可以为多晶硅或金属。栅极介电层2051以及栅极侧壁2053可以采用现有技术中的各种可行的材料，例如氧化硅等。示例性地，栅极介电层2051的材料与浅沟槽隔离202的材料相同，且均为氧化硅。
在本实施例中，浅沟槽隔离201可以抑制漏极207边缘的碰撞电离，从而提高半导体器件的性能。
在本实施例中，由于半导体器件的栅极结构205的一部分延伸入半导体衬底，使得其长度相对于现有技术有比较大的增加，因此可以实现对沟道的更好的控制，保证半导体器件在不降低击穿电压的情况下具有较大的Idlin(线性漏极电流)。实验表明，本实施例的半导体器件(图2A或图2B所示)与图1A或图1B所示的LDMOS(现有技术)相比，可以在与保持相同的击穿电压的情况下，具有较大的Idlin(线性漏极电流)。也就是说，本实施例的半导体器件，可以同时具有较高的击穿电压和较好的性能。
简言之，本发明实施例的半导体器件，由于栅极结构205的一部分延伸入半导体衬底，可以实现对沟道的更好的控制，因而可以同时具有较高的击穿电压和较好的性能。
实施例二
本发明实施例的半导体器件的制造方法，用于制造实施例一所述的半导体器件。其中，该半导体器件可以为LDMOS，也可以为包括该LDMOS的其他器件。
下面，参照图3A至图3E和图4以及图3C-1和图3C-2来描述本发明实施例提出的半导体器件的制造方法。其中，图3A至图3E为本发明实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；图3C-1和图3C-2为本发明实施例的半导体器件的制造方法中形成凹槽的步骤(步骤A3)所形成的另外两种结构的剖视图；图4为本发明实施例的半导体器件的制造方法的一种流程图。
本发明实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供半导体衬底200，在半导体衬底200内形成浅沟槽隔离(STI)201，如图3A所示。
其中，浅沟槽隔离201的位置位于拟形成的P阱内。
此外，在本步骤中，还可以一并形成位于拟形成的N阱内的浅沟槽隔离(STI)202，如图3A所示。
示例性地，半导体衬底200可以为单晶硅衬底、SOI衬底或其他合适的衬底。浅沟槽隔离201以及浅沟槽隔离202的材料，可以为氧化硅或其他合适的材料。
在本实施例中，形成浅沟槽隔离201的方法可以包括如下步骤：
通过刻蚀在半导体衬底200内形成沟槽；
在沟槽内填充介电材料；
通过CMP去除多余的介电材料，以形成浅沟槽隔离201。
步骤A2：通过离子注入在半导体衬底200内形成P阱203与N阱204，其中浅沟槽隔离201位于P阱203内，即，P阱203包围浅沟槽隔离201。
经过步骤A2，形成的结构如图3B所示。
其中，P阱203与N阱204分别用于容置LDMOS的漏极和源极，P阱203与N阱204通常并列设置。在本步骤中，可以先形成P阱203再形成N阱204，也可先形成N阱204再形成P阱203。进行离子注入时所采用的离子可以根据实际需要进行选择，在此并不进行限定。
如果步骤A1中形成了浅沟槽隔离202，那么，本步骤形成的N阱204包围浅沟槽隔离202，即，浅沟槽隔离202位于N阱204内。
步骤A3：通过刻蚀在浅沟槽隔离201所在的位置处形成凹槽2010。
其中，刻蚀形成凹槽2010的方法，可以为将浅沟槽隔离201去除一定的厚度从而形成凹槽2010，如图3C所示，示例性地，可以从上方将浅沟槽隔离201去除一半或三分之一的厚度等。刻蚀形成凹槽2010的方法，也可以为在浅沟槽隔离201内刻蚀形成凹槽2010，如图3C-1所示。此外，刻蚀形成的凹槽2010也可以仅有一部分位于浅沟槽2010内，如图3C-2所示。
在一个实例中，凹槽2010的深度小于浅沟槽隔离201的高度。即，浅沟槽隔离201会被保留一部分，且形成的凹槽2010位于浅沟槽隔离201被保留的部分的上方。
在本步骤中所采用的刻蚀方法可以为干法刻蚀、湿法刻蚀或其他合适的刻蚀方法。
步骤A4：形成位于半导体衬底200上且延伸入凹槽2010的栅极结构205，如图3D所示。其中，栅极结构205包括栅极2052以及位于栅极下方的栅极介电层2051。
示例性地，步骤A4包括如下步骤：
步骤A41：形成位于所述半导体衬底上且延伸入所述凹槽的栅极介电层2051；
步骤A42：形成位于所述栅极介电层2051上方的栅极2052。
其中，形成的栅极介电层2051覆盖半导体衬底200的一部分以及凹槽2010的底部与侧壁，如图3D所示。形成栅极介电层2051的方法，可以为现有技术中的各种可行的方法，例如沉积介电材料并进行刻蚀等。栅极介电层2051的材料可以为氧化硅等。
其中，形成栅极2052的方法，可以采用现有技术中的各种可行的方法，例如沉积多晶硅并进行刻蚀等。栅极2052的材料可以为多晶硅或金属。
在本步骤中，在形成栅极2052之后还可以包括形成栅极侧壁2052的步骤，形成的栅极侧壁2053的结构如图3D所示。栅极侧壁2053可以采用现有技术中的各种可行的材料，例如氧化硅等。示例性地，栅极介电层2051的材料与浅沟槽隔离202的材料相同，且均为氧化硅。
在本实施例中，由于栅极结构205包括延伸入凹槽2010的部分，因此其长度相对于现有技术(图1A或图1B中的LDMOS)有比较大的增加，从而可以实现对沟道的更好的控制，这就保证了这一结构的LDMOS可以在不降低击穿电压的情况下改善Idlin(线性漏极电流)。也就是说，根据本实施例的方法所制得的半导体器件(LDMOS或包括该LDMOS的器件)，可以同时具有较高的击穿电压和较好的性能。
步骤A5：通过离子注入形成位于N阱204内的源极206以及位于P阱203内的漏极207，如图3E所示。
示例性地，该离子注入所注入的离子为P+离子。
在本步骤中，还可以通过离子注入形成位于N阱204内的体电极208。其中，体电极208与源极206分别位于浅沟槽隔离202的两侧。示例性地，在形成体电极208时所注入的离子可以为N+离子。
在本实施例中，离子注入所采用的离子类型可以根据实际需要进行选择，在此并不进行限定。并且，源极206与漏极207可以在同一离子注入工艺中形成。形成源极206与漏极207的离子注入工艺，可以位于形成体电极208的离子注入工艺之前或之后，在此亦不进行限定。
至此，完成了本实施例的半导体器件的制造方法的关键步骤的介绍。在步骤A5之后还可以包括其他步骤，在此并不进行限定。
本发明实施例的半导体器件的制造方法，包括通过刻蚀在浅沟槽隔离201所在的位置形成凹槽2010，以及形成位于半导体衬底200上且延伸入凹槽2010的栅极结构205的步骤，由于形成的栅极结构205延伸入凹槽2010可以使得栅极的长度相对于现有技术有比较大的增加，因而可以实现对沟道的更好的控制，保证制得的半导体器件在不降低击穿电压的情况下具有较大的Idlin(线性漏极电流)。也就是说，根据本实施例的方法所制得的半导体器件，可以同时具有较高的击穿电压和较好的性能。
图4示出了本发明实施例的半导体器件的制造方法的一种流程图，用于简要示出上述方法的典型流程。具体包括：
步骤S101：提供半导体衬底，在所述半导体衬底内形成位于拟形成的P阱内的浅沟槽隔离；
步骤S102：通过离子注入在所述半导体衬底内形成P阱与N阱，其中所述P阱包围所述浅沟槽隔离；
步骤S103：在所述浅沟槽隔离所在位置处形成凹槽；
步骤S104：形成位于所述半导体衬底上且延伸入所述凹槽的栅极结构；
步骤S105：通过离子注入形成位于所述N阱内的源极以及位于所述P阱内的漏极。
实施例三
本发明实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为实施例一所述的半导体器件，或根据实施例二所述的半导体器件的制造方法制造的半导体器件。该电子组件，可以为晶体管等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括上述半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件，其特征在于，包括半导体衬底、位于所述半导体衬底内的P阱与N阱、位于所述N阱内的源极与位于所述P阱内的漏极、以及位于所述P阱内的浅沟槽隔离，还包括位于所述半导体衬底上且延伸入所述半导体衬底的栅极结构，其中所述栅极结构延伸入所述半导体衬底的部分与所述浅沟槽隔离所在的位置相对应。
2.如权利要求1所述的半导体器件，其特征在于，所述栅极结构延伸入所述半导体衬底的部分位于所述浅沟槽隔离的上方。
3.如权利要求2所述的半导体器件，其特征在于，所述栅极结构延伸入所述半导体衬底的部分的厚度与所述浅沟槽隔离的高度相同或者为所述浅沟槽隔离的高度的二分之一。
4.如权利要求1所述的半导体器件，其特征在于，所述栅极结构延伸入所述半导体衬底的部分位于所述浅沟槽隔离的内部。
5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述栅极结构两侧的栅极侧壁。
6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述N阱内的体电极。
7.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供半导体衬底，在所述半导体衬底内形成位于拟形成的P阱内的浅沟槽隔离；
步骤S102：通过离子注入在所述半导体衬底内形成P阱与N阱，其中所述P阱包围所述浅沟槽隔离；
步骤S103：在所述浅沟槽隔离所在位置处形成凹槽；
步骤S104：形成位于所述半导体衬底上且延伸入所述凹槽的栅极结构；
步骤S105：通过离子注入形成位于所述N阱内的源极以及位于所述P阱内的漏极。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述凹槽的方法包括：
通过刻蚀将所述浅沟槽隔离去除一定的厚度，以在所述浅沟槽隔离的上方形成所述凹槽。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述浅沟槽隔离被去除的厚度为所述浅沟槽隔离的高度的二分之一或三分之一。
10.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述凹槽的方法包括：
对所述浅沟槽隔离进行刻蚀，以形成位于所述浅沟槽隔离内的所述凹槽。
11.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S104与所述步骤S105之间还包括步骤S1045：
形成位于所述栅极结构两侧的栅极侧壁。
12.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S105中还包括通过离子注入形成位于所述N阱内的体电极的步骤。
13.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括半导体衬底、位于所述半导体衬底内的P阱与N阱、位于所述N阱内的源极与位于所述P阱内的漏极、以及位于所述P阱内的浅沟槽隔离，还包括位于所述半导体衬底上且延伸入所述半导体衬底的栅极结构，其中所述栅极结构延伸入所述半导体衬底的部分与所述浅沟槽隔离所在的位置相对应。
CN201410228115.6A 2014-05-27 2014-05-27 一种半导体器件及其制造方法和电子装置 Pending CN105206665A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410228115.6A CN105206665A (zh) 2014-05-27 2014-05-27 一种半导体器件及其制造方法和电子装置
US14/568,819 US9419104B2 (en) 2014-05-27 2014-12-12 Semiconductor device and method of manufacturing the same
US15/188,063 US9559180B2 (en) 2014-05-27 2016-06-21 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410228115.6A CN105206665A (zh) 2014-05-27 2014-05-27 一种半导体器件及其制造方法和电子装置

Publications (1)

Publication Number Publication Date
CN105206665A true CN105206665A (zh) 2015-12-30

Family

ID=54702729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410228115.6A Pending CN105206665A (zh) 2014-05-27 2014-05-27 一种半导体器件及其制造方法和电子装置

Country Status (2)

Country Link
US (2) US9419104B2 (zh)
CN (1) CN105206665A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909095A (zh) * 2021-01-21 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN113380627A (zh) * 2021-08-12 2021-09-10 晶芯成(北京)科技有限公司 一种ldmos晶体管及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206665A (zh) * 2014-05-27 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9553143B2 (en) * 2015-02-12 2017-01-24 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
TWI645534B (zh) * 2015-03-06 2018-12-21 聯華電子股份有限公司 半導體靜電放電保護元件
US9633860B2 (en) * 2015-07-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with resist protective oxide on isolation structure and method of manufacturing the same
US10854759B2 (en) * 2016-04-01 2020-12-01 Diodes Incorporated Trenched MOS gate controlled rectifier
US10157856B2 (en) * 2016-05-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure and fabrication method therefor
US10505038B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated fabricating method
KR20220168360A (ko) * 2021-06-16 2022-12-23 삼성전자주식회사 반도체 장치
US11949529B2 (en) * 2021-10-17 2024-04-02 Apple Inc. Camera format selection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20090140343A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
CN101471380A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法
US20140042527A1 (en) * 2012-08-10 2014-02-13 Chiu-Te Lee High voltage metal-oxide-semiconductor transistor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063263A1 (en) * 2000-11-30 2002-05-30 Scott David B. Metal oxide semiconductor transistor with self-aligned channel implant
US7091535B2 (en) * 2004-03-05 2006-08-15 Taiwan Semiconductor Manufacturing Company High voltage device embedded non-volatile memory cell and fabrication method
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
US9418993B2 (en) * 2013-08-05 2016-08-16 Globalfoundries Inc. Device and method for a LDMOS design for a FinFET integrated circuit
CN105206665A (zh) * 2014-05-27 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20090140343A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
CN101471380A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法
US20140042527A1 (en) * 2012-08-10 2014-02-13 Chiu-Te Lee High voltage metal-oxide-semiconductor transistor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909095A (zh) * 2021-01-21 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112909095B (zh) * 2021-01-21 2024-03-19 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN113380627A (zh) * 2021-08-12 2021-09-10 晶芯成(北京)科技有限公司 一种ldmos晶体管及其形成方法

Also Published As

Publication number Publication date
US20160300918A1 (en) 2016-10-13
US20150349050A1 (en) 2015-12-03
US9419104B2 (en) 2016-08-16
US9559180B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
CN105206665A (zh) 一种半导体器件及其制造方法和电子装置
CN105448983A (zh) 一种半导体器件及其制造方法和电子装置
CN103545372A (zh) 具有沟槽场板的FinFET
CN105448898A (zh) 一种半导体器件及其制造方法和电子装置
CN104681556A (zh) 一种集成电路及其制造方法和电子装置
CN105845727B (zh) 一种高耐压半导体器件及其制造方法
CN105575905A (zh) 一种半导体器件的制造方法和电子装置
CN105789036A (zh) 一种半导体器件的制造方法和电子装置
CN105990146A (zh) 一种半导体器件及其制造方法和电子装置
CN105990428B (zh) 一种半导体器件及其制造方法和电子装置
CN105575968A (zh) 一种嵌入式闪存及其制备方法、电子装置
CN105514102A (zh) 一种版图结构、半导体器件和电子装置
CN105097954A (zh) 一种半导体器件的制造方法和电子装置
CN105336704A (zh) 一种半导体器件的制造方法和电子装置
CN104752421A (zh) 一种集成电路及其制造方法
CN104681555B (zh) 一种集成电路及其制造方法和电子装置
CN107799593B (zh) 一种垂直FinFET器件及其制备方法、电子装置
CN105449003A (zh) 一种半导体器件及其制造方法和电子装置
CN107527857B (zh) 一种半导体器件及其制造方法和电子装置
CN104810370B (zh) 一种半导体器件及其制造方法和电子装置
CN109979993A (zh) 高压mos器件及其制作方法、电子装置
CN103839981A (zh) 一种半导体器件及其制造方法
CN104681562A (zh) 一种集成电路及其制造方法和电子装置
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
CN104716173A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151230

RJ01 Rejection of invention patent application after publication