CN113380627A - 一种ldmos晶体管及其形成方法 - Google Patents
一种ldmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN113380627A CN113380627A CN202110921916.0A CN202110921916A CN113380627A CN 113380627 A CN113380627 A CN 113380627A CN 202110921916 A CN202110921916 A CN 202110921916A CN 113380627 A CN113380627 A CN 113380627A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- side wall
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 210000000746 body region Anatomy 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 150000002500 ions Chemical class 0.000 description 37
- 238000002955 isolation Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 B ions Chemical class 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS晶体管及其形成方法中，LDMOS晶体管的形成方法包括：提供一衬底，衬底内形成体区和漂移区；在体区和漂移区的交界处的衬底上形成栅极结构，栅极结构包括栅极层、第一侧墙和第二侧墙；刻蚀去除第二侧墙，并暴露出栅极层一个侧壁；氧化处理栅极层以形成第一氧化层；形成源区和漏区，漏区与栅极层在漂移区的正投影之间相邻设置，通过将漏区与所述栅极结构在衬底上的正投影相邻接设置，可以减小器件的尺寸以及减小电流通路，降低LDMOS晶体管的导通电阻，通过在栅极层靠近漏区的侧壁上形成第一氧化层，以提升击穿电压，从而实现击穿电压和导通电阻之间的平衡，减小LDMOS晶体管的损耗，提高LDMOS晶体管的输出功率以及综合性能。
Description
技术领域
本发明涉及半导体的制造工艺领域，特别涉及一种LDMOS晶体管及其形成方法。
背景技术
目前，LDMOS（Lateral double diffusion MOS，横向扩散金属氧化物半导体晶体管）晶体管被广泛应用于功率器件中。而LDMOS晶体管的研究重点主要集中在提高击穿电压（breakdown voltage，BV）以及降低导通电阻（on-resistance，Ron）上。
对于传统的LDMOS晶体管，为了提高击穿电压，在源区/漏区之间有个较长且浓度较低的漂移区，由于低浓度的漂移区的高电阻，使得LDMOS晶体管可以承受较高的击穿电压，但随之带来的是LDMOS晶体管的导通电阻较高，从而增加了功率器件的损耗。
发明内容
本发明的目的在于，提供一种LDMOS晶体管及其形成方法，可以提高击穿电压及降低导通电阻，从而减少功率器件的损耗。
为了解决上述问题，本发明提供一种LDMOS晶体管的形成方法，包括以下步骤：
S21：提供一衬底，所述衬底内形成有相邻接的体区和漂移区；
S22：在所述体区和漂移区的交界处的所述衬底上形成栅极结构，所述栅极结构包括栅极层、位于所述栅极层两侧的第一侧墙和第二侧墙，所述第一侧墙位于所述体区的衬底上，所述第二侧墙位于所述漂移区的衬底上；
S23：刻蚀去除所述第二侧墙，并暴露出所述栅极层靠近所述漂移区的侧壁；
S24：氧化处理暴露出的所述栅极层，以形成第一氧化层；以及
S25：以所述栅极层以及第一侧墙为掩模，对所述衬底进行离子注入以在所述栅极结构两侧形成源区和漏区，其中，所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置。
可选的，所述漂移区的离子注入剂量为1E17 cm-2~ 9E18 cm-2。
可选的，S23包括：
在所述栅极结构以及所述衬底上依次形成硬掩模层和光刻胶层；
通过黄光曝光所述第二侧墙上方的所述光刻胶层，以形成图形化的所述光刻胶层，且图形化的所述光刻胶层在所述第二侧墙上方具有开口；
以图形化的所述光刻胶层为掩模，在所述开口处刻蚀所述硬掩模层，以图形化处理所述硬掩模层；
以所述图形化的光刻胶层及图形化的硬掩模层为掩模，刻蚀所述第二侧墙，并暴露出所述第二侧墙下方的所述漂移区的顶面；以及
去除剩余的所述光刻胶层。
可选的，S24包括：
通过氧化工艺氧化处理所述栅极层沿所述栅极层的横向远离所述体区的所述侧壁，以形成所述第一氧化层；以及
通过湿法刻蚀工艺去除所述硬掩模层。
进一步的，所述第一氧化层在所述栅极层沿所述栅极层的横向长度为所述栅极层的横向长度的1/5~1/2。
进一步的，沿所述栅极层厚度方向的中间位置处的横向长度大于所述第一氧化层沿所述栅极层厚度方向的两端的横向长度。
可选的，所述漏区与栅极结构在所述衬底上的正投影之间的间距为零。
另一方面，本发明还提供一种LDMOS晶体管，包括：
衬底，所述衬底内具有相邻设置的漂移区和体区；
栅极结构，位于所述漂移区和所述体区交界处的所述衬底上，其中，所述栅极结构包括栅极层以及位于所述栅极层一侧的第一侧墙，所述第一侧墙位于所述体区的所述衬底上；
源区，位于所述栅极结构一侧的所述体区内；
漏区，位于所述栅极结构另一侧的所述漂移区内，且所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置；
第一氧化层，位于所述栅极层靠近所述漏区的侧壁上。
可选的，所述第一氧化层沿所述栅极层的横向长度为所述栅极层的横向长度的1/5~1/2。
可选的，所述漏区与栅极结构在所述衬底上的正投影之间的间距为零。
与现有技术相比，本发明的有益效果如下：
本发明提供一种LDMOS晶体管及其形成方法中，LDMOS晶体管的形成方法包括：提供一衬底，所述衬底内形成有相邻接的体区和漂移区；在所述体区和漂移区的交界处的所述衬底上形成栅极结构，所述栅极结构包括栅极层、位于所述栅极层两侧的第一侧墙和第二侧墙，所述第一侧墙位于所述体区的衬底上，所述第二侧墙位于所述漂移区的衬底上；刻蚀去除所述第二侧墙，并暴露出所述栅极层靠近所述漂移区的侧壁；氧化暴露出的所述栅极层以形成第一氧化层；以及以所述栅极层以及第一侧墙为掩模，对所述衬底进行离子注入以在所述栅极结构两侧形成源区和漏区，其中，所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置。本发明通过将漏区与所述栅极结构在衬底上的正投影相邻接设置，可以减小器件的尺寸以及减小电流通路，降低了LDMOS晶体管的导通电阻，通过在栅极层靠近漏区的侧壁上形成第一氧化层，可以提升击穿电压，从而实现击穿电压和导通电阻之间的平衡，减小了LDMOS晶体管的损耗，提高了LDMOS晶体管的输出功率以及综合性能。
另外，本发明通过增加漂移区的离子浓度进一步降低导通电阻，实现击穿电压和导通电阻之间的平衡。
附图说明
图1为一种LDMOS晶体管的结构示意图；
图2为本发明一实施例的一种LDMOS晶体管的形成方法的流程示意图；
图3a-3f为本发明一实施例的一种LDMOS晶体管在形成过程中的结构示意图。
附图标记说明：
图1中：
10-P型衬底；11-N型漂移区；12-P型体区；13-源区；14-漏区；15-接触区；20-栅极结构；21-栅氧化层；22-多晶硅栅极层；23-侧墙；
图3a-3e中：
100-衬底；110-漂移区；120-体区；130-隔离结构；140-源区；150-漏区；160-接触区；
200-栅极结构；210-栅介质层；220-栅极层；231-第一侧墙；232-第二侧墙；
310-硬掩模层；320-光刻胶层；
410-第一氧化层；420-第二氧化层。
具体实施方式
如图1所示，目前的LDMOS晶体管的形成方法包括以下步骤：
S11，在P型衬底10中形成P型体区12和N型漂移区11，其中，P型体区12和N型漂移区11相邻设置，N型漂移区11的离子注入剂量为1E16 cm-2 ~ 9E16 cm-2，本步骤形成了一个低离子浓度的N型漂移区11；
S12，在所述P型衬底10上形成栅极结构20，所述栅极结构20包括堆叠的栅氧化层21和多晶硅栅极层22，以及位于所述多晶硅栅极层22两侧的侧墙23，其中，所述栅极结构20位于P型体区12和N型漂移区11的交界处上；
S13，在所述栅极结构20两侧形成源区13、漏区14和接触区15，其中，所述漏区14位于N型漂移区11中，且与所述栅极结构20之间存在间隔d，所述源区13位于P型体区12中。
在步骤S11中，由于N型漂移区11的离子浓度低，使得N型漂移区的电阻较高，步骤S13中漏区与所述多晶硅栅极层22在N型漂移区11的正投影之间存在间隔d，该间距d使得LDMOS晶体管的尺寸较大，但是仅缩小间隔d来减小LDMOS晶体管的尺寸又会造成击穿电压减小的问题。
基于上述分析，本发明提供一种LDMOS晶体管及其形成方法中，LDMOS晶体管的形成方法可以缩小漏区与所述栅极结构之间存在间隔d，以缩小LDMOS晶体管的尺寸，同时还可以使得LDMOS晶体管承受较高击穿电压，还可以降低LDMOS晶体管的导通电阻。
以下将对本发明的一种LDMOS晶体管及其形成方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例的一种LDMOS晶体管的形成方法的流程示意图。如图2所示，本实施例提供一种LDMOS晶体管的形成方法，包括以下步骤：
S21：提供一衬底，所述衬底内形成有相邻接的体区和漂移区；
S22：在所述体区和漂移区的交界处的所述衬底上形成栅极结构，所述栅极结构包括栅极层、位于所述栅极层两侧的第一侧墙和第二侧墙，所述第一侧墙位于所述体区的衬底上，所述第二侧墙位于所述漂移区的衬底上；
S23：刻蚀去除所述第二侧墙，并暴露出所述栅极层靠近所述漂移区的侧壁；
S24：氧化处理暴露出的所述栅极层以形成第一氧化层；以及
S25：以所述栅极层以及第一侧墙为掩模，对所述衬底进行离子注入以在所述栅极结构两侧形成源区和漏区，其中，所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置。
以下结合图2-3f对本实施例提供的一种LDMOS晶体管的形成方法进行详细的说明。
如图3a所示，首先执行步骤S21，提供一衬底100，所述衬底100内形成有相邻接的体区120和漂移区110。
所述衬底100用于为后续形成LDMOS晶体管提供工艺平台。本实施例中，以所述LDMOS晶体管为平面晶体管为例，所述衬底100相应为平面衬底。在其他实施例中，当所述LDMOS晶体管为鳍式场效应晶体管时，所述衬底相应包括衬底以及位于所述衬底上分立的鳍部。本实施例中，所述衬底100为硅衬底，且为p型硅衬底。在其他实施例中，所述衬底还可以为锗衬底、锗化硅衬底、碳化硅衬底、砷化镓衬底或镓化铟衬底等其他材料的衬底，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述体区120形成于所述衬底100内，且所述体区120和漂移区110相接触，所述体区120作为横向扩散区以形成具有浓度梯度的沟道。所述漂移区110形成于所述衬底100内，所述漂移区用于承受较大的分压。形成漂移区的离子掺杂浓度较高，例如是现有技术中漂移区的离子掺杂浓度的10~100倍，本实施例的漂移区110的离子掺杂浓度较现有技术中漂移区的离子掺杂浓度高，使得LDMOS晶体管的导通电阻较小，有利于增大载流子的流动速率，减小LDMOS晶体管的损耗，提高半导体结构的电学性能。
本领域技术人员可以，增加离子掺杂浓度的方法包括，改变离子注入能量、离子注入剂量、离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角中任意几项均可以达到，在本实施例中，可以通过增加离子注入剂量来增加离子掺杂浓度，例如，离子注入剂量为1E17 cm-2~ 9E18 cm-2。
所述体区120的掺杂离子类型与所述漂移区110的掺杂离子类型不同。本实施例中，所述LDMOS晶体管可以为NLDMOS晶体管，所述体区120内的掺杂离子为P 型离子，例如B离子、Ga离子或In离子，所述漂移区110内的掺杂离子为N 型离子，例如P离子、As离子或Sb离子。在其他实施例中，所述LDMOS晶体管可以还可以为PLDMOS晶体管，所述体区120内的掺杂离子为N型离子，所述漂移区110内的掺杂离子为P型离子。详细的，通过掩模，选择性地对所述衬底100进行掺杂处理，从而在所述衬底100的不同区域内分别形成所述漂移区110和体区120。
所述衬底100上还形成有隔离结构130，所述隔离结构130形成于所述漂移区110远离所述体区120的一侧。所述隔离结构130为浅沟槽隔离结构，所述隔离结构130用于将所述衬底100与外部的有源区以及LDMOS进行电性隔离，且所述隔离结构130用于对相邻LDMOS晶体管起到电隔离作用。本实施例中，所述隔离结构130的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以是氮化硅或氮氧化硅等其他绝缘材料。需要说明的是，所述隔离结构130还形成在所述体区120中远离漂移区110一侧。其他实施例中，所述隔离结构还可以只形成在所述漂移区远离所述体区的一侧。
请继续参阅图3a，接着执行步骤S22，在所述体区120和漂移区110的交界处的所述衬底100上形成栅极结构200，所述栅极结构200包括栅极层220、位于所述栅极层220两侧的第一侧墙231和第二侧墙232，所述第一侧墙231位于所述体区120的衬底上，所述第二侧墙232位于所述漂移区110的衬底100上。
在所述LDMOS晶体管工作时，所述栅极结构200用于控制沟道的开启与断开。所述栅极结构200包括位于所述体区120和漂移区110的交界处的所述衬底100上的栅介质层210，位于所述栅介质层210上的栅极层220。在本实施例中，所述栅极结构200为多晶硅栅结构，因此所述栅介质层210 的材料为氧化硅，所述栅极层220的材料为多晶硅。
需要说明的是，以垂直于所述栅极层220侧壁延伸方向为横向，所述栅极结构200露出的所述漂移区110的横向尺寸不宜过大。后续在所述栅极结构 200一侧的漂移区110上形成源区140。若所述栅极结构200露出的所述漂移区110的横向尺寸过大，相应的，在形成所述源区140后将会出现所述栅极结构200在所述漂移区110顶面正投影与源区140之间的间隔较大，造成LDMOS晶体管的尺寸较大。
接着执行步骤S23，刻蚀去除所述第二侧墙，并暴露出所述栅极层220靠近所述漂移区110的侧壁。
本步骤具体包括以下步骤：
如图3b所示，首先，在所述栅极结构200以及两侧的衬底100上依次形成硬掩模层310和光刻胶层320，所述硬掩模层310覆盖了所述漂移区110和体区120。所述硬掩模层310通过化学气相沉积（CVD）工艺形成，所述光刻胶层320通过旋涂工艺在所述硬掩模层310上形成。
如图3c所示，接着，通过黄光曝光所述第二侧墙232上方的所述光刻胶层320，以形成图形化的光刻胶层320，且图形化的光刻胶层320在所述第二侧墙232上方具有开口，并以图形化的光刻胶层320为掩模，在所述开口处刻蚀所述硬掩模层310，以图形化处理所述硬掩模层310。
接着，以所述光刻胶层320及硬掩模层310为掩模，刻蚀所述第二侧墙232，并暴露出所述第二侧墙232下方的漂移区110的顶面（即暴露出所述第二侧墙232下方的衬底的表面），以及栅极层220靠近漂移区110的侧壁。
接着，通过氧气灰化工艺去除剩余的所述光刻胶层320。
如图3d所示，接着执行步骤S24，氧化处理暴露出的所述栅极层以形成第一氧化层410。
具体的：首先，通过氧化工艺氧化处理所述栅极层220沿所述栅极层的横向远离所述体区的侧壁，以形成第一氧化层410，以使得所述栅极层220通过第一氧化层410来提升击穿电压。
其中，所述第一氧化层410在所述栅极层220沿所述栅极层220的横向长度为所述栅极层的横向长度的1/5~1/2，同时，该氧化工艺还使得暴露出所述衬底100上形成第二氧化层420。
在本实施例中，所述第一氧化层410沿所述栅极层220厚度方向的中间位置处的横向长度大于所述第一氧化层410沿所述栅极层220厚度方向的两端的横向长度。
接着，通过湿法刻蚀工艺去除所述硬掩模层310。
如图3e-3f所示，接着执行步骤S25，以所述栅极层220以及第一侧墙231为掩模，对所述衬底100进行离子注入以在所述栅极结构200两侧形成源区140和漏区150，其中，所述漏区150与所述栅极层220在所述漂移区110的正投影之间相邻设置。如图3e所示，在一个实施例中，所述漏区150与栅极结构200在所述衬底100上的正投影之间的间距为零。如图3f所示，在其他实施例中，所述漏区150与栅极结构200在所述衬底100上的正投影之间的间距大于零，该间距小于或等于现有技术中的所述漏区与栅极结构在所述衬底上的正投影之间的距离d。
所述源区140的掺杂离子导电类型和漏区150的掺杂离子导电类型均与漂移区110的掺杂离子导电类型相同。本实施例中，所述LDMOS晶体管可以为NLDMOS晶体管，相应的所述源区140和漏区150中掺杂的离子为N型离子。在其他实施例中，当所述LDMOS晶体管为PLDMOS晶体管时，所述源区和漏区内的掺杂离子相应为P型离子。所述漏区150与栅极结构200在衬底100上的正投影之间没有间距，这样减小了LDMOS晶体管的尺寸，还减小了电流通道，降低了LDMOS晶体管的导通电阻。
接着，在所述源区140远离所述栅极结构200的体区120通过离子注入工艺形成接触区160。所述接触区160的掺杂离子导电类型与体区的掺杂离子导电类型相同。本实施例中，所述LDMOS晶体管可以为NLDMOS晶体管，接触区160中掺杂的为P型离子。在其他实施例中，当所述LDMOS晶体管为PLDMOS晶体管时，所述接触区内的掺杂离子相应为N型离子。
请继续参阅图3e，本实施例还提供了一种LDMOS晶体管，所述LDMOS晶体管包括衬底100，形成于衬底100中相邻接的漂移区110和体区120。所述漂移区110和体区120相接触，所述漂移区110的离子掺杂浓度较高，例如是现有技术中漂移区的离子掺杂浓度的10~100倍，使得其离子掺杂浓度较现有技术中的离子浓度高，从而降低了导通电阻。
在所述漂移区110和体区120的交界处的所述衬底100上形成有栅极结构200。所述栅极结构200两侧的衬底100中还形成有源区140和漏区150，所述源区140位于所述体区120中，所述漏区150位于所述漂移区110中。
所述栅极结构200包括形成于漂移区110和体区120的交界处的所述衬底100上的栅介质层210，形成于所述栅介质层210上的栅极层220，形成于所述栅极层220一侧的第一侧墙231。所述第一侧墙231位于所述体区120的所述衬底100上，所述漏区150与所述栅极结构200在衬底100上的正投影相邻设置，以使得所述漏区150与栅极结构200在衬底100上的正投影之间没有间距，这样减小了LDMOS晶体管的尺寸，还减小了电流通道，降低了LDMOS晶体管的导通电阻。
所述栅极层220在靠近所述漏区150的一侧的侧壁上形成有第一氧化层410，所述第一氧化层410提升了击穿电压，减少了LDMOS晶体管的损耗，提高了LDMOS晶体管的输出功率以及综合性能。
综上所述，本发明提供一种LDMOS晶体管及其形成方法中，LDMOS晶体管的形成方法包括：提供一衬底，所述衬底内形成有相邻接的体区和漂移区；在所述体区和漂移区的交界处的所述衬底上形成栅极结构，所述栅极结构包括栅极层、位于所述栅极层两侧的第一侧墙和第二侧墙，所述第一侧墙位于所述体区的衬底上，所述第二侧墙位于所述漂移区的衬底上；刻蚀去除所述第二侧墙，并暴露出所述栅极层靠近所述漂移区的侧壁；氧化处理暴露出的所述栅极层以形成第一氧化层；以及以所述栅极层以及第一侧墙为掩模，对所述衬底进行离子注入以在所述栅极结构两侧形成源区和漏区，其中，所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置。本发明通过将漏区与所述栅极结构在衬底上的正投影相邻接设置，可以减小器件的尺寸以及减小电流通路，降低了LDMOS晶体管的导通电阻，通过在栅极层靠近漏区的侧壁上形成第一氧化层，可以提升击穿电压，从而实现击穿电压和导通电阻之间的平衡，减小了LDMOS晶体管的损耗，提高了LDMOS晶体管的输出功率以及综合性能。另外，本发明通过增加漂移区的离子浓度进一步降低导通电阻，实现击穿电压和导通电阻之间的平衡。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种LDMOS晶体管的形成方法，其特征在于，包括以下步骤：
S21：提供一衬底，所述衬底内形成有相邻接的体区和漂移区；
S22：在所述体区和漂移区的交界处的所述衬底上形成栅极结构，所述栅极结构包括栅极层、位于所述栅极层两侧的第一侧墙和第二侧墙，所述第一侧墙位于所述体区的衬底上，所述第二侧墙位于所述漂移区的衬底上；
S23：刻蚀去除所述第二侧墙，并暴露出所述栅极层靠近所述漂移区的侧壁；
S24：氧化处理暴露出的所述栅极层，以形成第一氧化层；以及
S25：以所述栅极层以及第一侧墙为掩模，对所述衬底进行离子注入以在所述栅极结构两侧形成源区和漏区，其中，所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置。
2.如权利要求1所述的形成方法，其特征在于，所述漂移区的离子注入剂量为1E17 cm-²~ 9E18 cm-²。
3.如权利要求1所述的形成方法，其特征在于，S23包括：
在所述栅极结构以及所述衬底上依次形成硬掩模层和光刻胶层；
通过黄光曝光所述第二侧墙上方的所述光刻胶层，以形成图形化的所述光刻胶层，且图形化的所述光刻胶层在所述第二侧墙上方具有开口；
以图形化的所述光刻胶层为掩模，在所述开口处刻蚀所述硬掩模层，以图形化处理所述硬掩模层；
以所述图形化的光刻胶层及图形化的硬掩模层为掩模，刻蚀所述第二侧墙，并暴露出所述第二侧墙下方的所述漂移区的顶面；以及
去除剩余的所述光刻胶层。
4.如权利要求3所述的形成方法，其特征在于，S24包括：
通过氧化工艺氧化处理所述栅极层沿所述栅极层的横向远离所述体区的所述侧壁，以形成所述第一氧化层；以及
通过湿法刻蚀工艺去除所述硬掩模层。
5.如权利要求4所述的形成方法，其特征在于，所述第一氧化层在所述栅极层沿所述栅极层的横向长度为所述栅极层的横向长度的1/5~1/2。
6.如权利要求5所述的形成方法，其特征在于，所述第一氧化层沿所述栅极层厚度方向的中间位置处的横向长度大于所述第一氧化层沿所述栅极层厚度方向的两端的横向长度。
7.如权利要求1所述的形成方法，其特征在于，所述漏区与栅极结构在所述衬底上的正投影之间的间距为零。
8.一种LDMOS晶体管，其特征在于，包括：
衬底，所述衬底内具有相邻设置的漂移区和体区；
栅极结构，位于所述漂移区和所述体区交界处的所述衬底上，其中，所述栅极结构包括栅极层以及位于所述栅极层一侧的第一侧墙，所述第一侧墙位于所述体区的所述衬底上；
源区，位于所述栅极结构一侧的所述体区内；
漏区，位于所述栅极结构另一侧的所述漂移区内，且所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置；
第一氧化层，位于所述栅极层靠近所述漏区的侧壁上。
9.如权利要求8所述的LDMOS晶体管，其特征在于，所述第一氧化层沿所述栅极层的横向长度为所述栅极层的横向长度的1/5~1/2。
10.如权利要求8所述的LDMOS晶体管，其特征在于，所述漏区与栅极结构在所述衬底上的正投影之间的间距为零。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110921916.0A CN113380627B (zh) | 2021-08-12 | 2021-08-12 | 一种ldmos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110921916.0A CN113380627B (zh) | 2021-08-12 | 2021-08-12 | 一种ldmos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113380627A true CN113380627A (zh) | 2021-09-10 |
| CN113380627B CN113380627B (zh) | 2021-11-05 |
Family
ID=77576860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110921916.0A Active CN113380627B (zh) | 2021-08-12 | 2021-08-12 | 一种ldmos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113380627B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080237703A1 (en) * | 2007-03-28 | 2008-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage semiconductor devices and methods for fabricating the same |
| US20120228695A1 (en) * | 2011-03-11 | 2012-09-13 | Globalfoundries Singapore Pte. Ltd. | Ldmos with improved breakdown voltage |
| CN104716177A (zh) * | 2013-12-11 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 一种改善漏电的射频ldmos器件及其制造方法 |
| CN104900694A (zh) * | 2014-03-03 | 2015-09-09 | 无锡华润上华半导体有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN105206665A (zh) * | 2014-05-27 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN106992123A (zh) * | 2016-01-20 | 2017-07-28 | 力晶科技股份有限公司 | 横向扩散金属氧化半导体元件及其制造方法 |
-
2021
- 2021-08-12 CN CN202110921916.0A patent/CN113380627B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080237703A1 (en) * | 2007-03-28 | 2008-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage semiconductor devices and methods for fabricating the same |
| US20120228695A1 (en) * | 2011-03-11 | 2012-09-13 | Globalfoundries Singapore Pte. Ltd. | Ldmos with improved breakdown voltage |
| CN104716177A (zh) * | 2013-12-11 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 一种改善漏电的射频ldmos器件及其制造方法 |
| CN104900694A (zh) * | 2014-03-03 | 2015-09-09 | 无锡华润上华半导体有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN105206665A (zh) * | 2014-05-27 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN106992123A (zh) * | 2016-01-20 | 2017-07-28 | 力晶科技股份有限公司 | 横向扩散金属氧化半导体元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113380627B (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8633085B2 (en) | Dual-depth self-aligned isolation structure for a back gate electrode | |
| US20060131648A1 (en) | Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same | |
| US10777660B2 (en) | Semiconductor structure | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| CN107039522B (zh) | 半导体结构及其形成方法 | |
| EP3190611A1 (en) | Semiconductor device and fabrication method thereof | |
| CN104752218A (zh) | 半导体器件的形成方法 | |
| KR100854501B1 (ko) | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 | |
| CN111384144B (zh) | 半导体器件及其形成方法 | |
| US10978349B2 (en) | Semiconductor device and fabrication method thereof | |
| CN108598001A (zh) | 半导体结构及其形成方法 | |
| US10411115B2 (en) | Semiconductor device including a recessed insulation region and fabrication method thereof | |
| CN108630542B (zh) | 半导体结构及其形成方法 | |
| CN111509029B (zh) | 半导体器件及其形成方法 | |
| CN106952959A (zh) | 一种锗硅沟道鳍式场效应晶体管及其制备方法 | |
| CN113380627B (zh) | 一种ldmos晶体管及其形成方法 | |
| CN108305830A (zh) | 半导体结构及其形成方法 | |
| US20200066862A1 (en) | Semiconductor device | |
| CN107293487B (zh) | 鳍式场效应晶体管的形成方法 | |
| KR20060079357A (ko) | 모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| TWI848372B (zh) | 半導體裝置與其製造方式 | |
| CN106898553A (zh) | 一种鳍式场效应晶体管及其制备方法 | |
| CN108630523B (zh) | 半导体结构及其形成方法 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN117253798A (zh) | Ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |