CN105514102A - 一种版图结构、半导体器件和电子装置 - Google Patents

一种版图结构、半导体器件和电子装置 Download PDF

Info

Publication number
CN105514102A
CN105514102A CN201410554711.3A CN201410554711A CN105514102A CN 105514102 A CN105514102 A CN 105514102A CN 201410554711 A CN201410554711 A CN 201410554711A CN 105514102 A CN105514102 A CN 105514102A
Authority
CN
China
Prior art keywords
ldmos
vertical view
semiconductor device
electrode
circulus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410554711.3A
Other languages
English (en)
Inventor
王海强
程勇
蒲贤勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410554711.3A priority Critical patent/CN105514102A/zh
Priority to US14/921,999 priority patent/US9647110B2/en
Publication of CN105514102A publication Critical patent/CN105514102A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种版图结构、半导体器件和电子装置，涉及半导体技术领域。本发明的版图结构包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极为条状结构，所述源极和所述栅极为环状结构，所述源极的内环周长小于所述栅极的外环周长而大于所述栅极的内环周长，所述源极的内环与所述栅极在各个方向均存在交叠，所述漏极位于所述栅极的内环内部。本发明的版图结构由于将源极和栅极设置为环状结构并使源极的内环与栅极在各个方向上均存在交叠，因而可以增大LDMOS的电流，并可以降低LDMOS的面积。本发明的半导体器件根据上述的版图结构制造，同样具有上述优点。本发明的电子装置包括上述的半导体器件，同样具有上述优点。

Description

一种版图结构、半导体器件和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种版图结构、半导体器件和电子装置。
背景技术
在半导体技术领域中，LDMOS(横向扩散金属氧化物半导体)由于在关键的器件特性方面(如增益、线性度、开关性能、散热性能以及减少级数等)与晶体管相比具有明显的优势，且易于与CMOS工艺兼容，因而在射频电路等领域被广泛采用。
在现有技术中，常规的LDMOS的版图(layout)如图1A所示，包括源极(Source)101、漏极(Drain)102和栅极(Gate)103。其中，源极101、漏极102和栅极103的形状均为条状。栅极103和源极101相交叠的区域界定了器件的通道宽度(ChannelWidth)，进而决定了器件的单位面积电流密度。由于在现有的LDMOS的版图中源极101和栅极103均为条状，限制了二者的交叠区域，因而在某些实际应用中，该LDMOS的版图已经难以满足对大的单位面积电流密度和小的LDMOS的面积(即器件尺寸)的需要。
此外，在包括至少两个相邻的LDMOS的半导体器件的版图设计中，如果其中的LDMOS的版图采用上述图1A所示的结构，则该半导体器件的版图结构通常如图1B所示，包括源极101、漏极102和栅极103、体电极104和接触孔(CT)105。其中，源极101、漏极102和栅极103皆为条状，并且，相邻的LDMOS共用漏极。在该版图结构中，由于源极101、漏极102和栅极103皆为条状，为了实现体接触(Bodypickup)，两个LDMOS的相邻区域通常设置2-3排接触孔105。图1B示出了在两个LDMOS的相邻区域设置3排接触孔105的情况，其中，该两个LDMOS的源极上各设置一排接触孔，相邻位置处的体电极上设置一排接触孔。显然，由于该版图结构在两个LDMOS的相邻区域设置2-3排接触孔，因此会造成版图面积的严重浪费，非常不利于版图面积的减小。
由此可见，现有的LDMOS的版图存在着难以增大LDMOS的单位面积电流密度和减小LDMOS的面积的问题，而包括多个该LDMOS的版图的半导体器件的版图结构则存在着因相邻的LDMOS的相邻区域存在2-3排接触孔而导致的版图面积过大的问题。因此，为解决上述技术问题，有必要提出一种新的版图结构。
发明内容
针对现有技术的不足，本发明提出一种版图结构、半导体器件和电子装置，可以增大LDMOS的电流，减小LDMOS的面积。
本发明的一个实施例提供一种版图结构，所述版图结构包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极为条状结构，所述源极和所述栅极为环状结构，所述源极的内环周长小于所述栅极的外环周长而大于所述栅极的内环周长，所述源极的内环与所述栅极在各个方向均存在交叠，所述漏极位于所述栅极的内环内部。
可选地，所述源极的环状结构包括圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构或矩形的中心区域挖掉椭圆形所形成的环状结构。
可选地，所述栅极的环状结构包括圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构或矩形的中心区域挖掉椭圆形所形成的环状结构。
可选地，所述漏极的条状结构包括直角矩形或圆角矩形。
可选地，所述版图结构包括至少两个所述LDMOS，所述版图结构还包括位于其中至少两个所述LDMOS外围的体电极以及设置于所述源极、所述漏极、所述栅极与所述体电极上的接触孔，其中相邻的所述LDMOS的相邻区域仅设置有一排所述接触孔。
可选地，所述体电极为环状结构。
可选地，所述版图结构还包括设置于相邻的所述LDMOS的相邻区域的块状体电极，其中所述块状体电极上设置有至少一个所述接触孔。
本发明的又一个实施例提供一种半导体器件，所述半导体器件包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极的俯视图为条状结构，所述源极和所述栅极的俯视图为环状结构，所述源极的俯视图的内环周长小于所述栅极的俯视图的外环周长而大于所述栅极的俯视图的内环周长，并且所述源极的俯视图的内环与所述栅极的俯视图在水平面的各个方向上均存在交叠，所述漏极的俯视图位于所述栅极的俯视图的内环内部。
可选地，所述源极的俯视图的环状结构包括圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构或矩形的中心区域挖掉椭圆形所形成的环状结构。
可选地，所述栅极的俯视图的环状结构包括圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构或矩形的中心区域挖掉椭圆形所形成的环状结构。
可选地，所述漏极的俯视图的条状结构包括直角矩形或圆角矩形。
可选地，所述半导体器件包括至少两个所述LDMOS，所述半导体器件还包括位于其中至少两个所述LDMOS外围的体电极以及设置于所述源极、所述漏极、所述栅极与所述体电极上的接触孔，其中相邻的所述LDMOS的相邻区域仅设置有一排所述接触孔。
可选地，所述体电极的俯视图为环状结构。
可选地，所述半导体器件还包括设置于相邻的所述LDMOS的相邻区域的块状体电极，其中所述块状体电极上设置有至少一个所述接触孔。
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极的俯视图为条状结构，所述源极和所述栅极的俯视图为环状结构，所述源极的俯视图的内环周长小于所述栅极的俯视图的外环周长而大于所述栅极的俯视图的内环周长，并且所述源极的俯视图的内环与所述栅极的俯视图在水平面的各个方向上均存在交叠，所述漏极的俯视图位于所述栅极的俯视图的内环内部。
可选地，所述半导体器件包括至少两个所述LDMOS，所述半导体器件还包括位于其中至少两个所述LDMOS外围的体电极以及设置于所述源极、所述漏极、所述栅极与所述体电极上的接触孔，其中相邻的所述LDMOS的相邻区域仅设置有一排所述接触孔。
本发明的版图结构由于将源极和栅极设置为环状结构，并使源极的内环与栅极在各个方向上均存在交叠，因而可以增大LDMOS的电流，降低LDMOS的面积。本发明的半导体器件根据上述的版图结构进行制造，因而同样具有上述优点。本发明的电子装置包括上述的半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为现有的一种LDMOS的版图结构的示意图；
图1B为现有的一种包括至少两个LDMOS的半导体器件的版图结构的示意图；
图2为本发明实施例一的LDMOS的版图结构的一种示意图；
图3为本发明实施例一的包括至少两个LDMOS的半导体器件的版图结构的一种示意图；
图4为本发明实施例一的包括至少两个LDMOS的半导体器件的版图结构的另一种示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明实施例提供一种LDMOS的版图结构，并在此基础上提供一种包括至少两个LDMOS的版图结构。该LDMOS的版图结构，可以增大LDMOS的单位面积电流密度(从而增大LDMOS的电流)，并可以减小LDMOS的面积。该包括至少两个LDMOS的版图结构可以减少LDMOS相邻区域的接触孔的排数，从而可以减小版图的面积。
下面，参照图2来具体描述本发明实施例的LDMOS的版图结构。
如图2所示，本发明实施例的LDMOS的版图结构包括源极201、漏极202和栅极203，其中，源极201为环状结构，漏极202为条状结构，栅极203也为环状结构。其中，源极201的内环周长小于栅极203的外环周长而大于栅极203的内环周长，源极201的内环与栅极203在各个方向上均存在交叠，漏极202位于栅极203的内环内部。
在本实施例中，源极201的环状结构可以为圆环，可以为椭圆环，可以为在矩形的中心区域挖掉圆形所形成的环状结构，还可以为在矩形的中心区域挖掉椭圆形所形成的环状结构，在此并不进行限定。漏极202的条状结构，可以为直角矩形，可以为圆角矩形，还可以为其他合适的形状。栅极203的环状结构，可以为椭圆环，可以为在矩形的中心区域挖掉圆形所形成的环状结构，还可以为在矩形的中心区域挖掉椭圆形所形成的环状结构，在此也不进行限定。
其中，源极201、漏极202和栅极203的层间上下关系可以根据现有的各种版图设计方案进行设计，本实施例并不进行限定。
本发明实施例的LDMOS的版图结构，由于将源极201和栅极203设置为环状结构，并使源极201的内环与栅极203在各个方向上均存在交叠，因而可以增加总的通道宽度(ChannelWidth)，从而使得LDMOS具有更高的单位面积电流密度。于是，在减小LDMOS的版图面积的情况下，仍然可以实现所需要的单位面积电流密度。也就是说，可以在一定程度上减小LDMOS的版图面积。
下面，参照图3和图4来具体描述本发明实施例的包括至少两个LDMOS的半导体器件的版图结构。
该版图结构包括至少两个LDMOS，其中LDMOS采用上述的版图结构。以图3为例，其示出了两个相邻的LDMOS。该版图结构，除包括两个LDMOS外，还包括位于LDMOS外围的体电极204以及用于连接源极201、漏极202、栅极203和体电极204的接触孔205。其中，体电极204可以为环状或其他合适的形状。本实施例的版图结构与现有技术的一个不同之处是，在两个LDMOS的相邻区域仅设置一排接触孔205(现有技术中需设置2-3排接触孔)，如图3所示。由于该版图结构在两个LDMOS的相邻区域仅需设置一排接触孔205，因此可以大大减小版图的面积。
其中，图4示出了本发明实施例的包括至少两个LDMOS的版图结构的另一种示意图。图4所示的版图结构与图3所示的版图结构基本相同，其不同之处在于，图4所示的结构在相邻的两个LDMOS的相邻区域还设置有块状体电极2041，该块状体电极2041上设置有至少一个接触孔205。其中，在半导体器件的制造过程中，该块状的体电极2041可以采用离子注入的方式形成。图4所示的版图结构由于增加设置了块状的体电极2041，因而可以进一步提高体接触效果，从而可以提高依据该版图制造的半导体器件的性能，遏制三极管的开通。
实施例二
本发明实施例提供一种半导体器件，其根据实施例一所述的版图结构制造。
示例性地，本发明实施例的半导体器件包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极的俯视图为条状结构，所述源极和所述栅极的俯视图为环状结构，所述源极的俯视图的内环周长小于所述栅极的俯视图的外环周长而大于所述栅极的俯视图的内环周长，并且所述源极的俯视图的内环与所述栅极的俯视图在水平面的各个方向上均存在交叠，所述漏极的俯视图位于所述栅极的俯视图的内环内部。
其中，所述源极的俯视图的环状结构可以为圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构、矩形的中心区域挖掉椭圆形所形成的环状结构以及其他各种可行的结构。
其中，所述栅极的俯视图的环状结构可以为圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构、矩形的中心区域挖掉椭圆形所形成的环状结构以及其他各种可行的结构。
其中，所述漏极的俯视图的条状结构可以为直角矩形、圆角矩形以及其他各种可行的结构。
在一个实例中，所述半导体器件包括至少两个所述LDMOS，所述半导体器件还包括位于其中至少两个所述LDMOS外围的体电极以及设置于所述源极、所述漏极、所述栅极与所述体电极上的接触孔，其中相邻的所述LDMOS的相邻区域仅设置有一排所述接触孔。
其中，所述体电极的俯视图可以为环状结构或其他合适的结构。
其中，所述半导体器件还包括设置于相邻的所述LDMOS的相邻区域的块状体电极，其中所述块状体电极上设置有至少一个所述接触孔。
本发明实施例的半导体器件的其他具体结构，可以参照上述实施例一所述的版图结构获得，此处不再赘述。
本发明实施例的半导体器件相对于现有技术，可以增大LDMOS的电流，并可以减小LDMOS的尺寸从而减小该半导体器件的尺寸。
实施例三
本发明实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为根据实施例一所述的版图结构所制得的半导体器件，即实施例二所述的半导体器件。该电子组件，可以为分立器件、集成电路等任何电子组件。
示例性地，所述半导体器件包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极的俯视图为条状结构，所述源极和所述栅极的俯视图为环状结构，所述源极的俯视图的内环周长小于所述栅极的俯视图的外环周长而大于所述栅极的俯视图的内环周长，并且所述源极的俯视图的内环与所述栅极的俯视图在水平面的各个方向上均存在交叠，所述漏极的俯视图位于所述栅极的俯视图的内环内部。
进一步地，所述半导体器件包括至少两个所述LDMOS，所述半导体器件还包括位于其中至少两个所述LDMOS外围的体电极以及设置于所述源极、所述漏极、所述栅极与所述体电极上的接触孔，其中相邻的所述LDMOS的相邻区域仅设置有一排所述接触孔。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括上述半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (16)

1.一种版图结构，其特征在于，所述版图结构包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极为条状结构，所述源极和所述栅极为环状结构，所述源极的内环周长小于所述栅极的外环周长而大于所述栅极的内环周长，所述源极的内环与所述栅极在各个方向均存在交叠，所述漏极位于所述栅极的内环内部。
2.如权利要求1所述的版图结构，其特征在于，所述源极的环状结构包括圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构或矩形的中心区域挖掉椭圆形所形成的环状结构。
3.如权利要求1所述的版图结构，其特征在于，所述栅极的环状结构包括圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构或矩形的中心区域挖掉椭圆形所形成的环状结构。
4.如权利要求1所述的版图结构，其特征在于，所述漏极的条状结构包括直角矩形或圆角矩形。
5.如权利要求1所述的版图结构，其特征在于，所述版图结构包括至少两个所述LDMOS，所述版图结构还包括位于其中至少两个所述LDMOS外围的体电极以及设置于所述源极、所述漏极、所述栅极与所述体电极上的接触孔，其中相邻的所述LDMOS的相邻区域仅设置有一排所述接触孔。
6.如权利要求5所述的版图结构，其特征在于，所述体电极为环状结构。
7.如权利要求5所述的版图结构，其特征在于，所述版图结构还包括设置于相邻的所述LDMOS的相邻区域的块状体电极，其中所述块状体电极上设置有至少一个所述接触孔。
8.一种半导体器件，其特征在于，所述半导体器件包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极的俯视图为条状结构，所述源极和所述栅极的俯视图为环状结构，所述源极的俯视图的内环周长小于所述栅极的俯视图的外环周长而大于所述栅极的俯视图的内环周长，并且所述源极的俯视图的内环与所述栅极的俯视图在水平面的各个方向上均存在交叠，所述漏极的俯视图位于所述栅极的俯视图的内环内部。
9.如权利要求8所述的半导体器件，其特征在于，所述源极的俯视图的环状结构包括圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构或矩形的中心区域挖掉椭圆形所形成的环状结构。
10.如权利要求8所述的半导体器件，其特征在于，所述栅极的俯视图的环状结构包括圆环、椭圆环、矩形的中心区域挖掉圆形所形成的环状结构或矩形的中心区域挖掉椭圆形所形成的环状结构。
11.如权利要求8所述的半导体器件，其特征在于，所述漏极的俯视图的条状结构包括直角矩形或圆角矩形。
12.如权利要求8所述的半导体器件，其特征在于，所述半导体器件包括至少两个所述LDMOS，所述半导体器件还包括位于其中至少两个所述LDMOS外围的体电极以及设置于所述源极、所述漏极、所述栅极与所述体电极上的接触孔，其中相邻的所述LDMOS的相邻区域仅设置有一排所述接触孔。
13.如权利要求12所述的半导体器件，其特征在于，所述体电极的俯视图为环状结构。
14.如权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括设置于相邻的所述LDMOS的相邻区域的块状体电极，其中所述块状体电极上设置有至少一个所述接触孔。
15.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括至少一个LDMOS，所述LDMOS包括源极、漏极和栅极，其中，所述漏极的俯视图为条状结构，所述源极和所述栅极的俯视图为环状结构，所述源极的俯视图的内环周长小于所述栅极的俯视图的外环周长而大于所述栅极的俯视图的内环周长，并且所述源极的俯视图的内环与所述栅极的俯视图在水平面的各个方向上均存在交叠，所述漏极的俯视图位于所述栅极的俯视图的内环内部。
16.如权利要求15所述的电子装置，其特征在于，所述半导体器件包括至少两个所述LDMOS，所述半导体器件还包括位于其中至少两个所述LDMOS外围的体电极以及设置于所述源极、所述漏极、所述栅极与所述体电极上的接触孔，其中相邻的所述LDMOS的相邻区域仅设置有一排所述接触孔。
CN201410554711.3A 2014-10-17 2014-10-17 一种版图结构、半导体器件和电子装置 Pending CN105514102A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410554711.3A CN105514102A (zh) 2014-10-17 2014-10-17 一种版图结构、半导体器件和电子装置
US14/921,999 US9647110B2 (en) 2014-10-17 2015-10-23 Layout for LDMOS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410554711.3A CN105514102A (zh) 2014-10-17 2014-10-17 一种版图结构、半导体器件和电子装置

Publications (1)

Publication Number Publication Date
CN105514102A true CN105514102A (zh) 2016-04-20

Family

ID=55721962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410554711.3A Pending CN105514102A (zh) 2014-10-17 2014-10-17 一种版图结构、半导体器件和电子装置

Country Status (2)

Country Link
US (1) US9647110B2 (zh)
CN (1) CN105514102A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599807A (zh) * 2020-05-22 2020-08-28 赛卓电子科技（上海）有限公司 一种标准mos工艺下提升性能的差分输入对管及提升方法
WO2022142370A1 (zh) * 2020-12-31 2022-07-07 无锡华润上华科技有限公司 一种半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726247B (zh) * 2018-10-17 2021-05-01 世界先進積體電路股份有限公司 半導體裝置及其形成方法
US20200194581A1 (en) * 2018-12-18 2020-06-18 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
KR20210062765A (ko) 2019-11-21 2021-06-01 삼성전자주식회사 Mos 구조를 포함하는 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237739A1 (en) * 2007-03-26 2008-10-02 Fujitsu Limited Method of manufacturing a semiconductor device and a semiconductor device
US20090250751A1 (en) * 2007-12-17 2009-10-08 Sehat Sutardja Mos device with low on-resistance
CN101789041A (zh) * 2010-01-28 2010-07-28 上海宏力半导体制造有限公司 一种可提高布图效率和集成度的器件版图
CN102201446A (zh) * 2011-05-10 2011-09-28 上海先进半导体制造股份有限公司 用于防静电保护的栅极接地的nmos单元及其防静电保护结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840935B (zh) * 2010-05-17 2012-02-29 电子科技大学 Soi横向mosfet器件
JP6295065B2 (ja) * 2013-11-20 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US20150162439A1 (en) * 2013-12-06 2015-06-11 Global Foundries Inc. Semiconductor device including a transistor having a low doped drift region and method for the formation thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237739A1 (en) * 2007-03-26 2008-10-02 Fujitsu Limited Method of manufacturing a semiconductor device and a semiconductor device
US20090250751A1 (en) * 2007-12-17 2009-10-08 Sehat Sutardja Mos device with low on-resistance
CN101789041A (zh) * 2010-01-28 2010-07-28 上海宏力半导体制造有限公司 一种可提高布图效率和集成度的器件版图
CN102201446A (zh) * 2011-05-10 2011-09-28 上海先进半导体制造股份有限公司 用于防静电保护的栅极接地的nmos单元及其防静电保护结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599807A (zh) * 2020-05-22 2020-08-28 赛卓电子科技（上海）有限公司 一种标准mos工艺下提升性能的差分输入对管及提升方法
CN111599807B (zh) * 2020-05-22 2023-09-01 赛卓电子科技(上海)股份有限公司 一种标准mos工艺下提升性能的差分输入对管及提升方法
WO2022142370A1 (zh) * 2020-12-31 2022-07-07 无锡华润上华科技有限公司 一种半导体器件

Also Published As

Publication number Publication date
US20160204250A1 (en) 2016-07-14
US9647110B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN105514102A (zh) 一种版图结构、半导体器件和电子装置
CN106298764B (zh) 一种半导体器件和电子装置
US20140027918A1 (en) Cross-coupling based design using diffusion contact structures
CN104752423A (zh) 一种半导体器件及其制造方法和电子装置
CN105990331B (zh) 一种静电放电保护结构和电子装置
CN105448983A (zh) 一种半导体器件及其制造方法和电子装置
CN105206665A (zh) 一种半导体器件及其制造方法和电子装置
CN101771078B (zh) 金属氧化物半导体晶体管结构
CN106328644B (zh) 一种半导体器件和电子装置
CN107978598B (zh) 一种标准单元的版图结构及电子装置
CN105448961A (zh) 超结器件的终端保护结构
CN103681785A (zh) 半导体装置
CN105789036A (zh) 一种半导体器件的制造方法和电子装置
CN105391444A (zh) 一种分频电路和电子装置
CN105845727A (zh) 一种高耐压半导体器件及其制造方法
CN103855208A (zh) 一种高压ldmos集成器件
CN105633071A (zh) 一种半导体器件和电子装置
CN105470238A (zh) 一种电可编程熔丝器件、集成电路和电子装置
CN105336704A (zh) 一种半导体器件的制造方法和电子装置
CN104576924A (zh) 一种半导体器件及其制造方法和电子装置
US8941175B2 (en) Power array with staggered arrangement for improving on-resistance and safe operating area
CN216288472U (zh) 屏蔽栅mosfet器件和芯片
CN104851911A (zh) 一种半导体器件及其制造方法和电子装置
CN103151386A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN103855209A (zh) 一种高侧横向双扩散金属氧化物半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420

RJ01 Rejection of invention patent application after publication