CN103855209A - 一种高侧横向双扩散金属氧化物半导体器件及其制造方法 - Google Patents
一种高侧横向双扩散金属氧化物半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103855209A CN103855209A CN201210497369.9A CN201210497369A CN103855209A CN 103855209 A CN103855209 A CN 103855209A CN 201210497369 A CN201210497369 A CN 201210497369A CN 103855209 A CN103855209 A CN 103855209A
- Authority
- CN
- China
- Prior art keywords
- region
- trap
- area
- territory
- tagma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 15
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 229910021478 group 5 element Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种高侧横向双扩散金属氧化物半导体器件及其制造方法，包括：P型衬底；深N阱，形成于所述P型衬底中；P阱，形成于所述深N阱中；P-体区，形成于包括有第一区域和第二区域的所述P阱中的所述第一区域；N-漂移区，形成于所述第二区域内的第三区域；N-漏极保护区，形成于所述第二区域内的与所述第三区域具有重叠的第四区域。
Description
技术领域
本申请属于半导体制造领域，具体涉及一种高侧横向双扩散金属氧化物半导体器件及其制造方法。
背景技术
横向双扩散金属氧化物半导体晶体管，英文简称LDMOS，是集成电路中最基本的单元之一。按照其导电沟道的类型，可将LDMOS分类为N沟道LDMOS（nLDMOS）和P沟道LDMOS（pLDMOS），nLDMOS利用电子导电，pLDMOS利用空穴导电，由于电子的速度比空穴快，所以，nLDMOS更多在集成电路中得到使用。
LDMOS的器件结构：包括体区、源区、漏区、缓冲层、栅氧化层和多晶硅栅。其中，体区、源区、漏区和多晶硅栅分别对应体极、源极、漏极、栅极四个电极，漏极所能承受的最高电压，称之为击穿电压，LDMOS的击穿电压越高，它的额定工作电压也就越大。高侧横向双扩散金属氧化物半导体器，是指其体区（体极）可以工作在高电位的LDMOS，也称之为高边LDMOS、高压侧LDMOS、高压端LDMOS。评估LDMOS性能的主要参数包括：击穿电压、导通电阻；击穿电压越大越好，导通电阻越小越好。相同结构和工艺方法的LDMOS，其击穿电压越大，导通电阻也会越大，也就是说，两者是互相矛盾的。又，传统工艺中大多采用制作外延层来实现LDMOS，但是外延层加工成本较高，目前，可以制作出不需要外延层的LDMOS。
本申请发明人在实现本申请实施例技术方案的过程中，至少发现现有技术中存在如下技术问题：
现有技术中，虽然不需要制作外延层，但得到的半导体器件导通电阻会比较大，存在击穿电压和导通电阻之间矛盾较大的技术问题，进而使半导体器件的性能不够优化；
又，现有技术存在漏区底部发生击穿的技术问题。
发明内容
本发明实施例提供一种高侧横向双扩散金属氧化物半导体器件及其制造方法，用于解决现有技术中虽然不需要制作外延层，但其导通电阻比较大，会存在击穿电压和导通电阻之间矛盾较大的技术问题，实现了既无需制作外延层，又可以减缓导通电阻和击穿电压之间的矛盾的技术效果。
一种高侧横向双扩散金属氧化物半导体器件，包括：
P型衬底；
深N阱，形成于所述P型衬底中；
P阱，形成于所述深N阱中；
P-体区，形成于包括有第一区域和第二区域的所述P阱中的所述第一区域；
N-漂移区，形成于所述第二区域内的第三区域；
N-漏极保护区，形成于所述第二区域内的与所述第三区域具有重叠的第四区域。
进一步的，所述半导体器件还包括：
场氧化层，形成于包括有第五区域和第六区域的所述衬底表面的所述第六区域，其中，所述第六区域属于所述第三区域；
栅氧化层，形成于所述第五区域，其中，所述第五区域包括有第七区域和第八区域，所述第七区域的所述栅氧化层位于所述P-体区上方，所述第八区域的所述栅氧化层位于所述N-漏极保护区上方，所述第一区域属于所述第七区域，所述第八区域属于所述第四区域；
多晶硅层，形成于所述第六区域的所述场氧化层和所述第七区域的所述栅氧化层表面的第九区域。
进一步的，所述半导体器件还包括：
N+掺杂区，形成于所述N-漏极保护区和所述P-体区内；
P+掺杂区，形成于所述P-体区内。
所述第九区域中位于所述场氧化层上的所述多晶硅层的长度具体为0.8~4.0微米，所述第九区域中位于所述P-体区上方的所述多晶硅层的长度具体为0.4~1.5微米。
进一步的，未覆盖有所述多晶硅层的所述场氧化层的区域的长度具体为0.2~2.0微米。
进一步的，所述深N阱的深度为所述P阱的深度的1.5~3倍，所述P阱的深度为所述N-漂移区的深度的2~8倍。
一种高侧横向双扩散金属氧化物半导体器件的制造方法，包括：
在P型衬底中制作深N阱；
在所述深N阱中制作P阱，其中，所述P阱包括有第一区域和第二区域；
在所述P阱中制作第一N-掺杂区；
在所述P阱中制作P-掺杂区和第二N-掺杂区；
通过对所述第一N-掺杂区、所述P-掺杂区和所述第二N-掺杂区进行扩散处理，形成对应所述第一N-掺杂区的N-漂移区、对应所述P-掺杂区的P-体区和对应所述第二N-掺杂区的N-漏极保护区；
其中，所述P-体区位于所述第一区域，所述N-漂移区位于所述第二区域内的第三区域，所述N-漏极保护区位于所述第二区域内的与所述第三区域具有重叠的第四区域。
进一步的，在所述P阱中制作第一N-掺杂区之后，所述方法还包括：
在包括有第五区域和第六区域的所述衬底表面的所述第六区域形成场氧化层，其中，所述第六区域属于所述第三区域；
在所述第五区域形成栅氧化层，其中，所述第五区域包括有第七区域和第八区域，所述第七区域的所述栅氧化层位于所述P-体区上方，所述第八区域的所述栅氧化层位于所述N-漏极保护区上方，所述第一区域属于所述第七区域，所述第八区域属于所述第四区域；
在所述第六区域的所述场氧化层和所述第七区域的所述栅氧化层表面的第九区域形成多晶硅层。
进一步的，在所述通过扩散处理，形成对应所述P-掺杂区的P-体区、对应所述第一N-掺杂区的N-漂移区和对应所述第二N-掺杂区的N-漏极保护区之后，所述方法还包括：
在所述N-漏极保护区和所述P-体区内形成N+掺杂区；
在所述P-体区内形成P+掺杂区。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
通过采用深N阱将P阱与P型衬底之间隔离开，而P-体区位于P阱中，使得所述P-体区可以接高电位，从而实现了不需要采用传统方法中的外延层，节省了工艺成本；
通过由所述N-漂移区和P阱组成的PN结反偏，所述N-漂移区被耗尽，降低了该区域的表面电场，从而提高了击穿电压，解决了现有技术中存在击穿电压和导通电阻之间矛盾较大的技术问题，实现了减缓半导体器件导通电阻和击穿电压之间的矛盾的技术效果；
通过N-漏极保护区作为漏极的纵向缓冲层，解决了现有技术存在漏区底部发生击穿的技术问题，达到了防止nLDMOS的漏区底部发生击穿的技术效果。
附图说明
图1为本申请一实施例中高侧横向双扩散金属氧化物半导体器件的结构图；
图2为本申请一实施例中高侧横向双扩散金属氧化物半导体器件制作方法的流程图。
具体实施方式
本发明实施例提供一种高侧横向双扩散金属氧化物半导体器件及其制造方法，用于解决现有技术中虽然不需要制作外延层，但其导通电阻比较大，会存在击穿电压和导通电阻之间矛盾较大的技术问题，实现了既无需制作外延层，又可以减缓导通电阻和击穿电压之间的矛盾的技术效果。
本发明实施例中的技术方案为解决上述问题，总体思路如下：
通过具有结构P型衬底；深N阱，形成于所述P型衬底中；P阱，形成于所述深N阱中；P-体区，形成于包括有第一区域和第二区域的所述P阱中的所述第一区域；N-漂移区，形成于所述第二区域内的第三区域；N-漏极保护区，形成于所述第二区域内的与所述第三区域具有重叠的第四区域，故而解决了现有技术中虽然不需要制作采用外延层，但其导通电阻比较大，会存在击穿电压和导通电阻之间具有矛盾的技术问题的技术问题，实现了既无需制作外延层，又可以减缓导通电阻和击穿电压之间的矛盾的技术效果。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本申请一实施例中提供了一种高侧横向双扩散结构半导体器件，具体为高侧nLDMOS，主要针对额定工作电压在15-100伏范围内的LDMOS，应用于直流-直流转换器中，是其中最核心的器件。直流-直流转换器在笔记本电脑、家用电器、手机、汽车等电子设备系统中广泛应用。
所述半导体器件的结构如图1所示，具体包括：
P型衬底；
深N阱，形成于所述P型衬底中；
P阱，形成于所述深N阱中；
P-体区，形成于包括有第一区域和第二区域的所述P阱中的所述第一区域；
N-漂移区，形成于所述第二区域内的第三区域；
N-漏极保护区，形成于所述第二区域内的与所述第三区域具有重叠的第四区域。
具体的，所述P型衬底的电阻率为5~200欧姆·厘米，通过向所述P型衬底表面注入符合第一剂量的第一离子，并经过对所述第一离子进行扩散工艺，最终得到深N阱，其中，所述第一剂量为2E12~8E12原子/平方厘米，所述第一离子为五族元素，具体可以为磷或砷，所述深N阱的深度为4~12微米。
具体的，通过向所述深N阱中注入符合第二剂量的第二离子，并对所述第二离子进行扩散工艺，最终获得P阱，其中，所述第二剂量为3E12~1.5E13原子/平方厘米，所述第二离子为三族元素，具体可以为硼，所述P阱的深度为1.5~8微米，又，上述深N阱的深度是P阱深度的1.5~3倍。
具体的，所述P阱中包括有第一区域和第二区域，通过P阱中注入第三剂量的所述第二离子，并对其进行扩散工艺，最终得到位于所述第一区域的P-体区，其中，所述第三剂量为4E12~5E13原子/平方厘米，所述P-体区的深度为0.5~1.5微米。
具体的，通过向P阱中注入符合第四剂量的所述第一离子，并对其进行扩散工艺，最终得到位于第二区域中的第三区域的N-漂移区，所述第四剂量为2E12~1.2E13原子/平方厘米，所述N-漂移区的深度为0.4~2.0微米，又，上述P阱的深度应为所述N-漂移区深度的2~8倍。
具体的，通过向P阱中注入符合第五剂量的所述第一离子，并对其进行扩散工艺，最终得到位于所述第二区域内的与所述第三区域具有重叠的第四区域的N-漏极保护区，所述第五剂量为2E12~2E13原子/平方厘米，所述N-漏极保护区的深度为0.5~1.5微米。
在具体实施例中，通过N-漏极保护区作为漏极的纵向缓冲层，以防止nLDMOS的漏区底部发生击穿，通过N-漂移区作为漏极的横向缓冲层，当漏极承受高电压时，由所述N-漂移区和P阱组成的PN结反偏，所述N-漂移区被耗尽，降低了该区域的表面电场，从而提高了击穿电压，缓减nLDMOS的导通电阻和击穿电压之间的矛盾，另，由于采用深N阱将P阱与P型衬底之间隔离开，而P-体区位于P阱中，从而实现了所述P-体区可以接高电位的目的，实现了不需要采用传统方法中的外延层，节省了工艺成本。
所述半导体器件还包括：
场氧化层，形成于包括有第五区域和第六区域的所述衬底表面的所述第六区域，其中，所述第六区域属于所述第三区域；
栅氧化层，形成于所述第五区域，其中，所述第五区域包括有第七区域和第八区域，所述第七区域的所述栅氧化层位于所述P-体区上方，所述第八区域的所述栅氧化层位于所述N-漏极保护区上方，所述第一区域属于所述第七区域，所述第八区域属于所述第四区域；
多晶硅层，形成于所述第六区域的所述场氧化层和所述第七区域的所述栅氧化层表面的第九区域。
具体的，衬底表面覆盖有场氧化层和栅氧化层，场氧化层位于第六区域，栅氧化层位于除第六区域之外的所述衬底表面，即第五区域，所述第五区域包括有第七区域和第八区域，所述第七区域的所述栅氧化层位于所述P-体区上方，所述第八区域的所述栅氧化层位于所述N-漏极保护区上方，多晶硅层覆盖于所述第六区域的所述场氧化层和所述第七区域的所述栅氧化层表面的第九区域，所述第九区域中位于场氧化层上方的所述多晶硅层的长度具体为0.8~4.0微米，所述第九区域中位于所述栅氧化层上方的所述多晶硅层的长度具体为0.4~1.5微米，未覆盖有所述多晶硅层的所述场氧化层的区域的长度具体为0.2~2.0微米。其中，栅氧化层的厚度为60～1200埃，场氧化层的厚度为1500～8000埃，多晶硅栅的厚度为1000～10000埃。
所述半导体器件还包括：
N+掺杂区，形成于所述N-漏极保护区和所述P-体区内；
P+掺杂区，形成于所述P-体区内。
具体的，通过向所述P-体区和所述N-漏极保护区注入符合第六剂量的所述第一离子，经扩散工艺，形成N+掺杂区，通过向所述P-体区注入符合所述第七剂量的所述第二离子，经扩散工艺，形成P+掺杂区，其中，所述第六剂量具体为1E15~1.5E16原子/平方厘米，所述第七剂量具体为5E14~1E16原子/平方厘米。
后续工艺步骤，包括引线孔、金属布线和钝化层的加工等，都是本行业人员习知的常规工艺，在此不再累赘。
另外，若在如图1所示的半导体器件中，摘除深N阱，即可形成低侧nLDMOS，进而由该低侧nLDMOS和本申请提供的高侧nLDMOS可以得到具有高侧nLDMOS和低侧nLDMOS的集成器件结构。
本申请的另一实施例提供一种高侧横向双扩散金属氧化物半导体器件的制造方法，其制作流程如图2所示，具体包括步骤：
S201：在P型衬底中制作深N阱；
S202：在所述深N阱中制作P阱，其中，所述P阱包括有第一区域和第二区域；
S203：在所述P阱中制作第一N-掺杂区；
S204：在所述P阱中制作P-掺杂区和第二N-掺杂区；
S205：通过对所述第一N-掺杂区、所述P-掺杂区和所述第二N-掺杂区进行扩散处理，形成对应所述第一N-掺杂区的N-漂移区、对应所述P-掺杂区的P-体区和对应所述第二N-掺杂区的N-漏极保护区；
其中，所述P-体区位于所述第一区域，所述N-漂移区位于所述第二区域内的第三区域，所述N-漏极保护区位于所述第二区域内的与所述第三区域具有重叠的第四区域。
具体的，首先，在P型衬底中，通过光刻、离子注入、扩散等工艺步骤，形成深N阱，所述P型衬底的电阻率为5~200欧姆·厘米，形成该深N阱的离子注入剂量为2E12~8E12原理/平方厘米，注入离子为五族元素，具体可以为磷或砷，所述深N阱的深度为4~12微米，接着，在所述深N阱中，通过光刻、离子注入、扩散等步骤，形成P阱，形成P阱的离子注入剂量为3E12~1.5E13原子/平方厘米，注入的离子为三族元素，具体可以为硼，形成的P阱深度为1.5~8微米，且，上述深N阱的深度是P阱深度的1.5~3倍，接着通过光刻及向P阱中分别注入剂量为4E12～5E13原子/平方厘米的所述三族元素离子、2E12～1.2E13原子/平方厘米的所述五族元素离子、2E12～2E13原子/平方厘米的所述五族元素离子，形成P-掺杂区、第一N-掺杂区和第二N-掺杂区，经过扩散工艺，最终对应形成P-体区、N-漂移区和N-漏极保护区。
在具体实施例中，通过N-漏极保护区作为漏极的纵向缓冲层，以防止nLDMOS的漏区底部发生击穿，通过N-漂移区作为漏极的横向缓冲层，当漏极承受高电压时，由所述N-漂移区和P阱组成的PN结反偏，所述N-漂移区被耗尽，降低了该区域的表面电场，从而提高了击穿电压，缓减nLDMOS的导通电阻和击穿电压之间的矛盾，另，由于采用深N阱将P阱与P型衬底之间隔离开，而P-体区位于P阱中，从而实现了所述P-体区可以接高电位的目的，实现了不需要采用传统方法中的外延层，节省了工艺成本。
另，在所述P阱中制作第一N-掺杂区之后，所述方法还包括：
在包括有第五区域和第六区域的所述衬底表面的所述第六区域形成场氧化层，其中，所述第六区域属于所述第三区域；
在所述第五区域形成栅氧化层，其中，所述第五区域包括有第七区域和第八区域，所述第七区域的所述栅氧化层位于所述P-体区上方，所述第八区域的所述栅氧化层位于所述N-漏极保护区上方，所述第一区域属于所述第七区域，所述第八区域属于所述第四区域；
在所述第六区域的所述场氧化层和所述第七区域的所述栅氧化层表面的第九区域形成多晶硅层。
具体的，栅氧化层的厚度为60～1200埃，场氧化层的厚度为1500～8000埃，多晶硅栅的厚度为1000～10000埃。
进一步的，在所述通过扩散处理，形成对应所述P-掺杂区的P-体区、对应所述第一N-掺杂区的N-漂移区和对应所述第二N-掺杂区的N-漏极保护区之后，所述方法还包括：
在所述N-漏极保护区和所述P-体区内形成N+掺杂区；
在所述P-体区内形成P+掺杂区。
后续工艺步骤，包括引线孔、金属布线和钝化层的加工等，都是本行业人员习知的常规工艺，在此不再累赘。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
通过采用深N阱将P阱与P型衬底之间隔离开，而P-体区位于P阱中，使得所述P-体区可以接高电位，从而实现了不需要采用传统方法中的外延层，节省了工艺成本；
通过由所述N-漂移区和P阱组成的PN结反偏，所述N-漂移区被耗尽，降低了该区域的表面电场，从而提高了击穿电压，解决了现有技术中存在击穿电压和导通电阻之间矛盾较大的技术问题，实现了减缓半导体器件导通电阻和击穿电压之间的矛盾的技术效果；
通过N-漏极保护区作为漏极的纵向缓冲层，解决了现有技术存在漏区底部发生击穿的技术问题，达到了防止nLDMOS的漏区底部发生击穿的技术效果。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种高侧横向双扩散金属氧化物半导体器件，其特征在于，包括：
P型衬底；
深N阱，形成于所述P型衬底中；
P阱，形成于所述深N阱中；
P-体区，形成于包括有第一区域和第二区域的所述P阱中的所述第一区域；
N-漂移区，形成于所述第二区域内的第三区域；
N-漏极保护区，形成于所述第二区域内的与所述第三区域具有重叠的第四区域。
2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
场氧化层，形成于包括有第五区域和第六区域的所述衬底表面的所述第六区域，其中，所述第六区域属于所述第三区域；
栅氧化层，形成于所述第五区域，其中，所述第五区域包括有第七区域和第八区域，所述第七区域的所述栅氧化层位于所述P-体区上方，所述第八区域的所述栅氧化层位于所述N-漏极保护区上方，所述第一区域属于所述第七区域，所述第八区域属于所述第四区域；
多晶硅层，形成于所述第六区域的所述场氧化层和所述第七区域的所述栅氧化层表面的第九区域。
3.如权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括：
N+掺杂区，形成于所述N-漏极保护区和所述P-体区内；
P+掺杂区，形成于所述P-体区内。
4.如权利要求3所述的半导体器件，其特征在于，所述第九区域中位于所述场氧化层上的所述多晶硅层的长度具体为0.8~4.0微米，所述第九区域中位于所述P-体区上方的所述多晶硅层的长度具体为0.4~1.5微米。
5.如权利要求3所述的半导体器件，其特征在于，未覆盖有所述多晶硅层的所述场氧化层的区域的长度具体为0.2~2.0微米。
6.如权利要求1-5任一权项所述的半导体器件，其特征在于，所述深N阱的深度为所述P阱的深度的1.5~3倍，所述P阱的深度为所述N-漂移区的深度的2~8倍。
7.一种高侧横向双扩散金属氧化物半导体器件的制造方法，其特征在于，所述方法包括：
在P型衬底中制作深N阱；
在所述深N阱中制作P阱，其中，所述P阱包括有第一区域和第二区域；
在所述P阱中制作第一N-掺杂区；
在所述P阱中制作P-掺杂区和第二N-掺杂区；
通过对所述第一N-掺杂区、所述P-掺杂区和所述第二N-掺杂区进行扩散处理，形成对应所述第一N-掺杂区的N-漂移区、对应所述P-掺杂区的P-体区和对应所述第二N-掺杂区的N-漏极保护区；
其中，所述P-体区位于所述第一区域，所述N-漂移区位于所述第二区域内的第三区域，所述N-漏极保护区位于所述第二区域内的与所述第三区域具有重叠的第四区域。
8.如权利要求7所述的方法，其特征在于，在所述P阱中制作第一N-掺杂区之后，所述方法还包括：
在包括有第五区域和第六区域的所述衬底表面的所述第六区域形成场氧化层，其中，所述第六区域属于所述第三区域；
在所述第五区域形成栅氧化层，其中，所述第五区域包括有第七区域和第八区域，所述第七区域的所述栅氧化层位于所述P-体区上方，所述第八区域的所述栅氧化层位于所述N-漏极保护区上方，所述第一区域属于所述第七区域，所述第八区域属于所述第四区域；
在所述第六区域的所述场氧化层和所述第七区域的所述栅氧化层表面的第九区域形成多晶硅层。
9.如权利要求8所述的方法，其特征在于，在所述通过扩散处理，形成对应所述P-掺杂区的P-体区、对应所述第一N-掺杂区的N-漂移区和对应所述第二N-掺杂区的N-漏极保护区之后，所述方法还包括：
在所述N-漏极保护区和所述P-体区内形成N+掺杂区；
在所述P-体区内形成P+掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210497369.9A CN103855209A (zh) | 2012-11-28 | 2012-11-28 | 一种高侧横向双扩散金属氧化物半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210497369.9A CN103855209A (zh) | 2012-11-28 | 2012-11-28 | 一种高侧横向双扩散金属氧化物半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103855209A true CN103855209A (zh) | 2014-06-11 |
Family
ID=50862637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210497369.9A Pending CN103855209A (zh) | 2012-11-28 | 2012-11-28 | 一种高侧横向双扩散金属氧化物半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103855209A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105720098A (zh) * | 2014-12-02 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | Nldmos及其制作方法 |
| CN112968060A (zh) * | 2019-11-27 | 2021-06-15 | 上海积塔半导体有限公司 | 基于bcd工艺的全隔离ldnmos的制作方法及芯片 |
| CN114361243A (zh) * | 2022-03-21 | 2022-04-15 | 北京芯可鉴科技有限公司 | 全隔离横向双扩散金属氧化物半导体场效应管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020135019A1 (en) * | 2001-03-22 | 2002-09-26 | Matsushita Electric Industrial Co., Ltd. | High breakdown voltage semiconductor device |
| US20060197149A1 (en) * | 2005-03-07 | 2006-09-07 | Keiji Fujimoto | Semiconductor device and fabrication process thereof, and application thereof |
| US20100301411A1 (en) * | 2009-05-29 | 2010-12-02 | Sanyo Electric Co., Ltd. | Semiconductor device |
| CN102361035A (zh) * | 2011-10-21 | 2012-02-22 | 昆山华太电子技术有限公司 | 一种无外延层的rf-ldmos器件结构 |
-
2012
- 2012-11-28 CN CN201210497369.9A patent/CN103855209A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020135019A1 (en) * | 2001-03-22 | 2002-09-26 | Matsushita Electric Industrial Co., Ltd. | High breakdown voltage semiconductor device |
| US20060197149A1 (en) * | 2005-03-07 | 2006-09-07 | Keiji Fujimoto | Semiconductor device and fabrication process thereof, and application thereof |
| US20100301411A1 (en) * | 2009-05-29 | 2010-12-02 | Sanyo Electric Co., Ltd. | Semiconductor device |
| CN102361035A (zh) * | 2011-10-21 | 2012-02-22 | 昆山华太电子技术有限公司 | 一种无外延层的rf-ldmos器件结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105720098A (zh) * | 2014-12-02 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | Nldmos及其制作方法 |
| CN105720098B (zh) * | 2014-12-02 | 2019-01-29 | 中芯国际集成电路制造(上海)有限公司 | Nldmos及其制作方法 |
| CN112968060A (zh) * | 2019-11-27 | 2021-06-15 | 上海积塔半导体有限公司 | 基于bcd工艺的全隔离ldnmos的制作方法及芯片 |
| CN114361243A (zh) * | 2022-03-21 | 2022-04-15 | 北京芯可鉴科技有限公司 | 全隔离横向双扩散金属氧化物半导体场效应管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| CN102169903B (zh) | Ldmos器件 | |
| JP2007221024A (ja) | 半導体装置 | |
| WO2011024842A1 (ja) | 半導体装置 | |
| CN102610643A (zh) | 沟槽金属氧化物半导体场效应晶体管器件 | |
| CN104064600A (zh) | 一种上拉双扩散金属氧化物半导体及其制作方法 | |
| CN102306656A (zh) | 一种高压驱动电路的隔离结构 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN102751332A (zh) | 耗尽型功率半导体器件及其制造方法 | |
| CN103855208A (zh) | 一种高压ldmos集成器件 | |
| CN103915497A (zh) | 半导体器件及其制造方法 | |
| CN103855209A (zh) | 一种高侧横向双扩散金属氧化物半导体器件及其制造方法 | |
| KR101360070B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103035525B (zh) | 高压隔离n型ldmos器件的制造方法 | |
| CN103872054A (zh) | 一种集成器件及其制造方法、分立器件、cdmos | |
| CN102386227B (zh) | 双向表面电场减弱的漏极隔离dddmos晶体管及方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN104332499A (zh) | 一种vdmos器件及其终端结构的形成方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN109192777B (zh) | 一种深槽半超结结构功率器件及制造方法 | |
| CN102637736B (zh) | 高压ldmos器件 | |
| CN103904123A (zh) | 一种有效减小导通电阻的薄栅氧n型ldmos结构 | |
| CN102623354A (zh) | P-ldmos的制造方法 | |
| CN104064596A (zh) | Nldmos器件及其制造方法 | |
| CN102623352A (zh) | P-ldmos的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140611 |
|
| RJ01 | Rejection of invention patent application after publication |