CN102130168B - 隔离型ldnmos器件及其制造方法 - Google Patents

隔离型ldnmos器件及其制造方法 Download PDF

Info

Publication number
CN102130168B
CN102130168B CN2010100273091A CN201010027309A CN102130168B CN 102130168 B CN102130168 B CN 102130168B CN 2010100273091 A CN2010100273091 A CN 2010100273091A CN 201010027309 A CN201010027309 A CN 201010027309A CN 102130168 B CN102130168 B CN 102130168B
Authority
CN
China
Prior art keywords
trap
dark
region
sonos
high pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010100273091A
Other languages
English (en)
Other versions
CN102130168A (zh
Inventor
陈华伦
刘剑
陈瑜
熊涛
陈雄斌
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010100273091A priority Critical patent/CN102130168B/zh
Publication of CN102130168A publication Critical patent/CN102130168A/zh
Application granted granted Critical
Publication of CN102130168B publication Critical patent/CN102130168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Abstract

本发明公开了一种隔离型LDNMOS器件，包括了漂移区、沟道区、源区、漏区以及多晶硅栅，在沟道区和漏区间形成有浅沟槽隔离。漂移区由一高压深N阱和一SONOS深N阱横向相连组成，高压深N阱的深度大于所述SONOS深N阱的深度；且高压深N阱处于沟道区的下方，SONOS深N阱形成于浅沟槽隔离场氧化层下方。本发明还公开了该隔离型LDNMOS器件的制造方法。本发明并不需要新加光罩，而仅是对现有隔离型LDNMOS的深N阱以及SONOS的深N阱的版图进行变动就能实现，能够使高压器件的击穿特性和源漏导通电阻特性同时优化，并能大大降低成本。

Description

隔离型LDNMOS器件及其制造方法
技术领域
本发明涉及半导体制集成电路领域，尤其是涉及一种隔离型LDNMOS器件，本发明还涉及该隔离型LDMOS器件的制造方法。
背景技术
如图1所示是现有隔离型高压LDNMOS器件(Isolated HV LDNMOS)工作线路示意图。由于应用需求，在器件开启的状态下，高压LDNMOS器件的源和沟道会处于高电位状态。为避免高压对衬底的影响，通常会采用N型阱将器件整个包起来，称为隔离型LDNMOS器件(Isolated LDNMOS)。
如图2和图3所示，分别是现有隔离型LDNMOS器件的平面结构图和剖面图。现有隔离型LDNMOS器件采用深N阱来隔离整个LDNMOS器件，在漏区附近也作为器件的漏极端漂移区；高压P阱作为P型沟道区，所述高压P阱的掺杂离子为硼离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为100～200KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火，同时高压P阱在多晶硅栅下方的区域形成器件的沟道；低压N阱作为深N阱的引出端，所述低压N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为200～500KeV；低压P阱作为衬底的引出端，也称之为隔离环，所述低压P阱的掺杂离子为硼离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为200～500KeV。多晶硅栅与漏极之间的浅沟槽隔离(STI)结构主要用来缓解多晶硅端的电场强度。在器件开启的状态下，电流从器件的沟道到漏极途经STI的下方区域。如图4所示，是现有隔离型LDNMOS电场在漏极端漂移区的分布图。
对于高压器件，击穿(breakdown)和源漏导通电阻(Rdson)是非常重要的两个特性。
1、为提高器件的击穿特性，深N阱的浓度要降低，深N阱于P型衬底的PN结深要做足够深，漏极和栅之间的STI宽度尺寸要大，以确保漏区和沟道区间的击穿和P型沟道区和P型衬底间的本体穿通条件同时满足。
作为40V的高压LDNMOS器件，漏极端漂移区的电阻在整个器件的源漏导通电阻特性中占主导地位。因此，为降低器件的源漏导通电阻特性，漏极端漂移区的掺杂浓度要提高，STI的宽度要减小。
因此，在提高高压LDMOS器件的击穿电压和降低源漏导通电阻特性之间需要一个权衡。两者之间的理论关系见公式(1)，其中BV表示击穿电压、Ron表示导通电阻；
Ron≈3.7·10-9·(BV)2.6    (1)
如何共同优化器件的击穿电压和源漏导通电阻特性，是高压device研发的主要方向。降低表面电场(RESURF，Reduce-Surface-Electricfield))理论被用来同时改善器件的击穿电压和源漏导通电阻特性。如图5所示，为RESURF示意图，其中A部分图是未经RESURF的普通PN二极管的电场电场分布示意图、B部分图是RESURF后的PN二极管的电场电场分布示意图。当N型外延层厚度很厚的时候，器件的击穿电压和源漏导通电阻特性符合公式(1)的关系。但是，当N型外延层厚度变薄(在一定程度时)，其下面的P型衬底(N/P结)会帮助N型外延层中耗尽层的快速分布，使电场分布变得平坦，从而增大击穿电压的特性。但是，薄的N型外延层，即浅的深N阱结深又与隔离型LDNMOS器件要求的深的深N阱与P型衬底结深要求不符，这将会导致P型沟道和P型衬底间的本体穿通来的过早，从而器件失效。这是把RESURF概念用到隔离型LDMOS器件结构上的难点所在。
通常现有的高压器件都会与低压逻辑器件及存储器件整合在一起，做成片上系统(SOC，System On Chip)结构。不同结构和要求的器件整合在一起给整体的工艺整合带来了挑战和机遇。
发明内容
本发明所要解决的技术问题是提供一种隔离型LDNMOS器件，仅通过对版图的变动，就能同时优化器件的击穿特性和源漏导通电阻特性；为此，本发明还提供一种隔离型LDNMOS器件的制造方法。
为解决上述技术问题，本发明提供的隔离型LDNMOS器件，包括：一P型衬底，衬底电极通过形成于衬底中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环。一漂移区，由一高压深N阱和一SONOS深N阱横向相连组成，所述高压深N阱的深度大于所述SONOS深N阱的深度，所述高压深N阱电极通过低压N阱一做N+欧姆接触引出。一沟道区，由形成于所述高压深N阱中的高压P阱组成，所述沟道区和所述SONOS深N阱相隔一定的距离使所述沟道区只处于所述高压深N阱中，通过一P+欧姆接触引出沟道电极。一源区，由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极。一漏区，由形成于所述SONOS深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触引出漏极，在所述漏区和沟道区之间的所述SONOS深N阱中的部分漂移区中形成有浅沟槽隔离场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔部分漂移区一，所述部分漂移区一为所述SONOS深N阱和所述高压深N阱的有部分重叠的相接区域，使所述漏极端漂移区只处于所述SONOS深N阱中。一多晶硅栅，形成于所述沟道区上，覆盖了所述沟道区、所述部分漂移区一和部分所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、所述部分漂移区一隔离。
为解决上述技术问题，本发明提供的隔离型LDNMOS器件的制造方法，包括：
采用高压深N阱和SONOS深N阱两次注入工艺在一P型衬底上形成漂移区，使所述漂移区在横向上由高压深N阱和SONOS深N阱相连而成；
形成沟道区，采用高压P阱工艺形成于所述高压深N阱中，所述沟道区不和所述SONOS深N阱相连；
采用低压N阱工艺在所述SONOS深N阱中形成低压N阱二，在所述低压N阱二中进行N+掺杂形成漏区；
在所述沟道区中进行N+掺杂形成形成源区；
在所述SONOS深N阱中形成浅沟槽隔离场氧化层，使所述浅沟槽隔离场氧化层和所述漏区相邻接、和所述沟道区相隔部分漂移区一；
在所述沟道区和所述部分漂移区一以及部分所述浅沟槽隔离场氧化层上形成栅氧化层以及多晶硅栅；
在衬底上形成低压P阱并引出衬底电极、在沟道区中形成低压N阱一并引出沟道电极、在源区和漏区上分别引出源极和漏极。
本发明的隔离型LDNMOS器件，通过采用高压深N阱和SONOS深N阱取代单一的高压深N阱形成漂移区，使高压深N阱形成于沟道区的下方，而SONOS深N阱形成于浅沟槽隔离场氧化层下方。这就使得器件的沟道区下方形成的PN结很深，能够确保所述隔离型LDNMOS器件的垂直PNP本体穿通特性。在器件的浅沟槽隔离(STI)下方的漏极端漂移区中，SONOS深N阱和P型衬底件的形成的垂直PN结比较浅，由降低表面电场(RESURF，Reduce-Surface-Electric field))理论可知，该较浅的PN结能帮助和促使STI结构下方N型区域即SONOS深N阱的耗尽层的快速形成，使漏极端漂移区的电场分布平坦化，促使器件的击穿特性得以提高。同时，由于器件击穿特性的提升，使STI结构下方N型区域的掺杂浓度的提升和STI的尺寸缩小有了改善的空间，从而导致器件的源漏导通电阻(Rdson)特性得以改善。使高压器件的击穿特性和源漏导通电阻特性得以同时优化。同时本发明的制造方法并不需要新加光罩，而仅是对现有隔离型LDNMOS的深N阱以及SONOS的深N阱的版图进行变动就能实现，从而能大大降低成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有隔离型高压LDNMOS器件的工作线路示意图；
图2是现有隔离型LDNMOS器件的平面结构图；
图3是现有隔离型LDNMOS器件的剖面图；
图4是现有隔离型LDNMOS电场在漏极端漂移区的分布图；
图5是RESURF示意图；
图6是本发明隔离型LDNMOS器件的平面图；
图7是本发明隔离型LDNMOS器件的剖面图；
图8是本发明隔离型LDNMOS器件的漏极端漂移区的电场强度分布图。
具体实施方式
如图6所示，是本发明隔离型LDNMOS器件的平面图；如图7所示，是本发明隔离型LDNMOS器件的剖面图。本发明的隔离型LDNMOS器件，包括：一P型衬底，衬底电极通过形成于衬底中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环。一漂移区，由一高压深N阱和一SONOS深N阱横向相连组成，所述高压深N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火；所述SONOS深N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为1000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火。所述高压深N阱的深度大于所述SONOS深N阱的深度，所述高压深N阱电极通过低压N阱一做N+欧姆接触引出。一沟道区，由形成于所述高压深N阱中的高压P阱组成，所述沟道区和所述SONOS深N阱相隔一定的距离使所述沟道区只处于所述高压深N阱中，通过一P+欧姆接触引出沟道电极。一源区，由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极。一漏区，由形成于所述SONOS深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触引出漏极，在所述漏区和沟道区之间的所述SONOS深N阱中的部分漂移区中形成有浅沟槽隔离场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔部分漂移区一，所述部分漂移区一为所述SONOS深N阱和所述高压深N阱的有部分重叠的相接区域，使所述漏极端漂移区只处于所述SONOS深N阱中。一多晶硅栅，形成于所述沟道区上，覆盖了所述沟道区、所述部分漂移区一和部分所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、所述部分漂移区一隔离。
本发明的隔离型LDNMOS器件的制造方法，包括：
采用高压深N阱和SONOS深N阱两次注入工艺在一P型衬底上形成漂移区，使所述漂移区在横向上由高压深N阱和SONOS深N阱相连而成；所述高压深N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火；所述SONOS深N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为1000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火。
形成沟道区，采用高压P阱工艺形成于所述高压深N阱中，所述沟道区不和所述SONOS深N阱相连；
采用低压N阱工艺在所述SONOS深N阱中形成低压N阱二，在所述低压N阱二中进行N+掺杂形成漏区；
在所述沟道区中进行N+掺杂形成形成源区；
在所述SONOS深N阱中形成浅沟槽隔离场氧化层，使所述浅沟槽隔离场氧化层和所述漏区相邻接、和所述沟道区相隔部分漂移区一；
在所述沟道区和所述部分漂移区一以及部分所述浅沟槽隔离场氧化层上形成栅氧化层以及多晶硅栅；
在衬底上形成低压P阱并引出衬底电极、在沟道区中形成低压N阱一并引出沟道电极、在源区和漏区上分别引出源极和漏极。
如图8所示，是本发明隔离型LDNMOS器件的漏极端漂移区的电场强度分布图，从上部分图可以看出，在本发明器件的漏极端漂移区即图8中的STI下方为一SONOS深N阱，而不是现有器件中的高压深N阱，这样使得本发明器件的STI下方垂直方向的结深较现有器件的结深要浅，应用Resurf概念(Reduce-Surface-Electric field)可知，该浅结能帮助和促使STI结构下方的N型区域即SONOS深N阱的耗尽层的快速形成，漏极端漂移区的电场分布平坦化，如图8下半图曲线所示，从而促使本发明隔离型LDNMOS器件的击穿特性得以提高，击穿电压的提高值为如图8下半图曲线的阴影面积。同时，由于器件击穿特性的提升，使STI结构下方N型杂质的浓度的提升和STI的尺寸缩小有了改善的空间。从而导致器件的Rdson特性得以改善。使本发明的隔离型LDNMOS器件的击穿特性和源漏导通电阻(Rdson)特性得以同时优化。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种隔离型LDNMOS器件，其特征在于，包括：一P型衬底，衬底电极通过形成于衬底中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环；
一漂移区，由一高压深N阱和一SONOS深N阱横向相连组成，所述高压深N阱的深度大于所述SONOS深N阱的深度，所述高压深N阱电极通过低压N阱一做N+欧姆接触引出；
一沟道区，由形成于所述高压深N阱中的高压P阱组成，所述沟道区和所述SONOS深N阱相隔一定的距离使所述沟道区只处于所述高压深N阱中，通过一P+欧姆接触引出沟道电极；
一源区，由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极；
一漏区，由形成于所述SONOS深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触引出漏极，在所述漏区和沟道区之间的所述SONOS深N阱中的部分漂移区中形成有浅沟槽隔离场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔部分漂移区一，所述部分漂移区一为所述SONOS深N阱和所述高压深N阱的有部分重叠的相接区域，使所述漏极端漂移区只处于所述SONOS深N阱中；
一多晶硅栅，形成于所述沟道区上，覆盖了所述沟道区、所述部分漂移区一和部分所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、所述部分漂移区一隔离。
2.如权利要求1所述的隔离型LDNMOS器件，其特征在于：所述高压 深N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火；所述SONOS深N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为1000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火。
3.一种隔离型LDNMOS器件的制造方法，其特征在于：
采用高压深N阱和SONOS深N阱两次注入工艺在一P型衬底上形成漂移区，使所述漂移区在横向上由高压深N阱和SONOS深N阱相连而成；
形成沟道区，采用高压P阱工艺形成于所述高压深N阱中，所述沟道区不和所述SONOS深N阱相连；
采用低压N阱工艺在所述SONOS深N阱中形成低压N阱二，在所述低压N阱二中进行N+掺杂形成漏区；
在所述沟道区中进行N+掺杂形成形成源区；
在所述SONOS深N阱中形成浅沟槽隔离场氧化层，使所述浅沟槽隔离场氧化层和所述漏区相邻接、和所述沟道区相隔部分漂移区一；
在所述沟道区和所述部分漂移区一以及部分所述浅沟槽隔离场氧化层上形成栅氧化层以及多晶硅栅；
在衬底上形成低压P阱并引出衬底电极、在沟道区中形成P+欧姆接触引出沟道电极、在所述高压深N阱形成低压N阱一并在所述低压N阱一中形成N+欧姆接触引出高压深N阱电极、在源区和漏区上分别引出源极和漏极。
4.如权利要求3所示的隔离型LDNMOS器件的制造方法，其特征在于： 所述高压深N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火；所述SONOS深N阱的掺杂离子为磷离子、体浓度为1016～1018个/cm3，是通过离子注入形成，注入能量为1000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火。 
CN2010100273091A 2010-01-20 2010-01-20 隔离型ldnmos器件及其制造方法 Active CN102130168B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100273091A CN102130168B (zh) 2010-01-20 2010-01-20 隔离型ldnmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100273091A CN102130168B (zh) 2010-01-20 2010-01-20 隔离型ldnmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102130168A CN102130168A (zh) 2011-07-20
CN102130168B true CN102130168B (zh) 2013-04-24

Family

ID=44268157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100273091A Active CN102130168B (zh) 2010-01-20 2010-01-20 隔离型ldnmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN102130168B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021852B (zh) * 2011-09-22 2015-06-03 上海华虹宏力半导体制造有限公司 高压p型ldmos的制造方法
CN103050512A (zh) * 2011-10-13 2013-04-17 上海华虹Nec电子有限公司 非外延的高压绝缘n型ldmos器件结构
CN103456783B (zh) * 2012-05-30 2016-06-08 上海华虹宏力半导体制造有限公司 高击穿电压p型ldmos器件及制造方法
CN103632942B (zh) * 2012-08-24 2016-02-10 上海华虹宏力半导体制造有限公司 Cmos工艺中集成sonos器件和ldmos器件的方法
CN103681791B (zh) * 2012-09-05 2016-12-21 上海华虹宏力半导体制造有限公司 Nldmos器件及制造方法
CN103839998B (zh) * 2012-11-27 2017-10-24 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN103855212B (zh) * 2012-12-04 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件
CN104064596B (zh) * 2013-03-19 2016-11-02 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US9059278B2 (en) 2013-08-06 2015-06-16 International Business Machines Corporation High voltage lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) having a deep fully depleted drain drift region
CN104659090B (zh) * 2013-11-18 2017-08-08 上海华虹宏力半导体制造有限公司 Ldmos器件及制造方法
CN104916575B (zh) * 2014-03-11 2018-03-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103985758B (zh) * 2014-05-09 2017-07-28 电子科技大学 一种横向高压器件
CN105720099A (zh) * 2014-12-02 2016-06-29 无锡华润上华半导体有限公司 N型横向双扩散金属氧化物半导体场效应管
CN104659100A (zh) * 2015-02-10 2015-05-27 上海华虹宏力半导体制造有限公司 隔离型nldmos器件及其制造方法
CN106033777A (zh) * 2015-03-20 2016-10-19 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其形成方法
CN105336625A (zh) * 2015-10-09 2016-02-17 上海华虹宏力半导体制造有限公司 高压ldmos器件的工艺方法
CN105514166B (zh) * 2015-12-22 2018-04-17 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN106952821B (zh) * 2016-01-07 2021-06-08 中芯国际集成电路制造(上海)有限公司 一种晶体管及其形成方法
CN107425046B (zh) * 2016-05-23 2020-05-12 中芯国际集成电路制造(北京)有限公司 一种ldmos器件及其制作方法
CN111326578B (zh) * 2018-12-13 2022-08-02 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN111326582B (zh) * 2018-12-13 2022-08-02 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN113764507B (zh) * 2020-06-03 2023-11-24 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
JP2022056787A (ja) * 2020-09-30 2022-04-11 ラピスセミコンダクタ株式会社 静電気保護素子及び半導体装置
CN115274859B (zh) * 2022-09-30 2023-01-20 北京芯可鉴科技有限公司 Ldmos晶体管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550015A1 (en) * 1991-12-30 1993-07-07 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor and fabrication process
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
US20070284659A1 (en) * 2003-05-06 2007-12-13 Abadeer Wagdi W Method of forming high voltage n-ldmos transistors having shallow trench isolation region with drain extensions
CN101150146A (zh) * 2006-09-18 2008-03-26 东部高科股份有限公司 半导体器件及其制造方法
CN101471380A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550015A1 (en) * 1991-12-30 1993-07-07 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor and fabrication process
US20070284659A1 (en) * 2003-05-06 2007-12-13 Abadeer Wagdi W Method of forming high voltage n-ldmos transistors having shallow trench isolation region with drain extensions
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
CN101150146A (zh) * 2006-09-18 2008-03-26 东部高科股份有限公司 半导体器件及其制造方法
CN101471380A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法

Also Published As

Publication number Publication date
CN102130168A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
CN102130168B (zh) 隔离型ldnmos器件及其制造方法
CN102136493B (zh) 高压隔离型ldnmos器件及其制造方法
CN102136494A (zh) 高压隔离型ldnmos及其制造方法
CN106887452A (zh) 在半导体装置中的自调式隔离偏置
KR102068842B1 (ko) 반도체 전력소자
CN108242467B (zh) Ldmos器件及其制作方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN103545346B (zh) 隔离型n型ldmos器件及其制造方法
CN104009089B (zh) 一种psoi横向双扩散金属氧化物半导体场效应管
CN104659090A (zh) Ldmos器件及制造方法
CN103633089B (zh) 多晶硅电阻及其制造方法
CN103208519A (zh) 与5伏cmos工艺兼容的nldmos结构及其制法
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
CN105140289A (zh) N型ldmos器件及工艺方法
CN105679831B (zh) 横向扩散场效应晶体管及其制造方法
CN103456783B (zh) 高击穿电压p型ldmos器件及制造方法
CN103456784B (zh) 高压p型ldmos器件及制造方法
CN102130163B (zh) Esd高压dmos器件及其制造方法
CN102983161B (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN115274859A (zh) Ldmos晶体管及其制造方法
CN104617139A (zh) Ldmos器件及制造方法
CN103199110B (zh) 一种nldmos器件及其制造方法
CN103107191A (zh) 高压p型ldmos结构及其制造方法
CN102569382B (zh) 金属氧化半导体元件及其形成方法
CN102694020A (zh) 一种半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.