CN102136493B

CN102136493B - 高压隔离型ldnmos器件及其制造方法

Info

Publication number: CN102136493B
Application number: CN 201010027348
Authority: CN
Inventors: 陈华伦; 陈瑜; 熊涛; 陈雄斌; 罗啸
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-01-21
Filing date: 2010-01-21
Publication date: 2013-02-13
Anticipated expiration: 2030-01-21
Also published as: CN102136493A

Abstract

本发明公开了一种高压隔离型LDNMOS器件，包括了一深N阱、沟道区、源区、漏区以及多晶硅栅，在漏区和沟道区之间的深N阱中形成有浅沟槽隔离，在浅沟槽隔离底部的深N阱中形成有一高压P阱和低压N阱，器件的漂移区由漏区和沟道区间的深N阱、低压N阱以及高压P阱组成。本发明还公开了该高压隔离型LDNMOS器件的制造方法。本发明并不需要新加光罩，而仅是对现有高压隔离型LDNMOS的高压P阱以及SONOS的低压N阱的版图进行变动就能实现，能够使高压器件的击穿特性和源漏导通电阻特性同时优化，并能大大降低成本。

Description

高压隔离型LDNMOS器件及其制造方法

技术领域

本发明涉及半导体制集成电路领域，尤其是涉及一种高压隔离型LDNMOS器件，本发明还涉及该高压隔离型LDNMOS器件的制造方法。

背景技术

如图1所示是现有高压隔离型LDNMOS器件(Isolated HV LDNMOS)工作线路示意图。由于应用需求，在器件开启的状态下，高压LDNMOS器件的源和沟道会处于高电位状态。为避免高压对衬底的影响，通常会采用N型阱将器件整个包起来，称为隔离型LDNMOS器件(Isolated LDNMOS)。

如图2和图3所示，分别是现有高压隔离型LDNMOS器件的平面结构图和剖面图。现有高压隔离型LDNMOS器件采用深N阱来隔离整个LDNMOS器件，在漏区附近也作为器件的漏极端漂移区；高压P阱作为P型沟道区，同时高压P阱在多晶硅栅下方的区域形成器件的沟道；低压N阱作为深N阱的引出端；低压P阱作为衬底的引出端，也称之为隔离环。多晶硅栅与漏极之间的浅沟槽隔离(STI)结构主要用来缓解多晶硅端的电场强度。在器件开启的状态下，电流从器件的沟道到漏极途经STI的下方区域。如图4所示，是现有高压隔离型LDNMOS电场在漏极端漂移区的分布图。

对于高压器件，击穿(breakdown)和源漏导通电阻(Rdson)是非常重要的两个特性。

1、为提高器件的击穿特性，深N阱的浓度要降低，深N阱于P型衬底的PN结深要做足够深，漏极和栅之间的STI宽度尺寸要大，以确保漏区和沟道区间的击穿和P型沟道区和P型衬底间的本体穿通条件同时满足。

作为40V的高压LDNMOS器件，漏极端漂移区的电阻在整个器件的源漏导通电阻特性中占主导地位。因此，为降低器件的源漏导通电阻特性，漏极端漂移区的掺杂浓度要提高，STI的宽度要减小。

因此，在提高高压LDMOS器件的击穿电压和降低源漏导通电阻特性之间需要一个权衡。两者之间的理论关系见公式(1)，其中BV表示击穿电压、Ron表示导通电阻；

Ron≈3.7·10^-9·(BV)^2.6 (1)

如何共同优化器件的击穿电压和源漏导通电阻特性，是高压器件研发的主要方向。降低表面电场(RESURF，Reduce-Surface-Electric field))理论被用来同时改善器件的击穿电压和源漏导通电阻特性。如图5所示，为RESURF示意图，其中A部分图是未经RESURF的普通PN二极管的电场分布示意图、B部分图是RESURF后的PN二极管的电场电场分布示意图。当N型外延层厚度很厚的时候，器件的击穿电压和源漏导通电阻特性符合公式(1)的关系。但是，当N型外延层厚度变薄(在一定程度时)，其下面的P型衬底(N/P结)会帮助N型外延层中耗尽层的快速分布，使电场分布变得平坦，从而增大击穿电压的特性。但是，薄的N型外延层，即浅的深N阱结深又与隔离型LDNMOS器件要求的深的深N阱与P型衬底结深要求不符，这将会导致P型沟道和P型衬底间的本体穿通来的过早，从而器件失效。这是把RESURF概念用到隔离型LDMOS器件结构上的难点所在。

通常现有的高压器件都会与低压逻辑器件及存储器件整合在一起，做成片上系统(SOC，System On Chip)结构。不同结构和要求的器件整合在一起给整体的工艺整合带来了挑战和机遇。

发明内容

本发明所要解决的技术问题是提供一种高压隔离型LDNMOS器件，仅通过对版图的变动，就能同时优化器件的击穿特性和源漏导通电阻特性；为此，本发明还提供一种高压隔离型LDNMOS器件的制造方法。

为解决上述技术问题，本发明提供的高压隔离型LDNMOS器件，包括：一P型衬底，衬底电极通过形成于衬底中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环；一深N阱，所述深N阱电极通过低压N阱一做N+欧姆接触引出；一沟道区，由形成于所述深N阱中的高压P阱一组成，通过一P+欧姆接触引出沟道电极；一源区，由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极；一漏区，由形成于所述深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触引出漏极；在所述漏区和沟道区之间的所述深N阱中形成有浅沟槽隔离场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔一定距离，在所述浅沟槽隔离场氧化层下的深N阱中形成有高压P阱二和低压N阱三，所述高压P阱二的深度大于所述低压N阱三的深度、所述低压N阱三重叠在所述高压P阱二的上部，所述高压P阱二和低压N阱三的顶部和所述浅沟槽隔离场氧化层的底部相连；所述漏区和所述沟道区间的深N阱、低压N阱二、低压N阱三以及高压P阱二组成器件的漂移区；一多晶硅栅，形成于所述沟道区上，一端和所述源区邻接、另一端延伸在部分所述浅沟槽隔离场氧化层上，覆盖了源区和漏区间的所述沟道区、部分所述漂移区和部分所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、部分所述漂移区隔离。

为解决上述技术问题，本发明提供的高压隔离型LDNMOS器件的制造方法，其特征在于：

形成深N阱，采用注入工艺在一P型衬底上；

形成沟道区，采用高压P阱工艺在所述深N阱中形成高压P阱一，所述高压P阱一作为器件的沟道区；在形成所述高压P阱一的同时在所述深N阱中形成高压P阱二，该高压P阱二和所述高压P阱一相隔一定的距离且形成在所述沟道区和漏区间的浅沟槽隔离场氧化层位置下；

制作浅沟槽隔离，并在所述浅沟槽中填入浅沟槽隔离场氧化层；

采用低压N阱工艺在所述深N阱中形成低压N阱二，同时在所述深N阱中形成低压N阱一以及在所述高压P阱二中形成低压N阱三；

在所述P型衬底上形成低压P阱；

形成栅氧化层以及多晶硅栅，所述栅氧化层和多晶硅栅形成在所述沟道区上并延伸到所述沟道区和漏区间的浅沟槽隔离场氧化层上；

在所述低压N阱二中进行N+掺杂形成漏区；在所述沟道区中进行N+掺杂形成源区；

在低压P阱中引出衬底电极、在沟道区中引出沟道电极、在所述低压N阱一中引出深N阱电极，在源区和漏区上分别引出源极和漏极。

本发明的高压隔离型LDNMOS器件对提高器件击穿(Breakdown)和降低源漏导通电阻(Rdson)特性有很大帮助。本发明高压隔离型LDNMOS器件的制造方法是通过高压隔离型(Isolated)LDNMOS与SONOS(一种非挥发存储器)器件的工艺整合中产生的。本发明的高压隔离型LDNMOS器件制造方法是在现有40V隔离型(Isolated)LDNMOS基础上，无需新加光罩，只通过对高压P阱即高压器件的P型阱(HV-P Well)和低压N阱即SONOS器件的N型阱(LV-N well)的版图(layout)进行改动，使其在作为高压器件的P型阱和SONOS器件的N型阱注入的同时，也分别注入在高压器件的栅极与漏极之间的浅沟槽隔离(STI)的下方。由于深N阱，高压P阱和低压N阱的参杂浓度和能量，以及热扩散过程的不同，最终在STI下方的垂直方向形成第一N-区域(深N阱，高压P阱和低压N阱的总掺杂)，第二P-区域(深N阱和高压P阱的总掺杂)和第三N-区域(深N阱掺杂)。这种三明治结构，构成了STI下方的垂直方向的PN结二极管。由于垂直方向的PN结二极管的存在，应用Resurf概念(Reduce-Surface-Electric field)，在器件关闭的状态下，能够促使STI结构下第一N-区域的耗尽层的快速形成，使漏极端漂移区的电场分布平坦化，促使本发明的高压隔离型LDNMOS器件的击穿特性得以提高。同时，由于器件击穿特性的提升，使STI结构下方N型杂质的浓度的提升和STI的尺寸缩小有了改善的空间。从而导致器件的Rdson特性得以改善。使本发明的高压隔离型LDNMOS器件的击穿特性和源漏导通电阻(Rdson)特性得以同时优化。另外本发明仅通过layout的变动，就解决了现有的RESURF在隔离型LDMOS上运用的难题，从而能大大降低成本。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有高压隔离型高压LDNMOS器件的工作线路示意图；

图2是现有高压隔离型LDNMOS器件的平面结构图；

图3是现有高压隔离型LDNMOS器件的剖面图；

图4是现有高压隔离型LDNMOS电场在漏极端漂移区的分布图；

图5是RESURF示意图；

图6是本发明高压隔离型LDNMOS器件的平面图；

图7是本发明高压隔离型LDNMOS器件的剖面图；

图8是本发明高压隔离型LDNMOS器件的漏极端漂移区的电场强度分布图。

具体实施方式

如图6所示，是本发明高压隔离型LDNMOS器件的平面图；如图7所示，是本发明高压隔离型LDNMOS器件的剖面图。本发明提供的高压隔离型LDNMOS器件，包括：一P型衬底，衬底电极通过形成于衬底中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环(Isolation Ring)；一深N阱，所述深N阱电极通过低压N阱一做N+欧姆接触引出；一沟道区，由形成于所述深N阱中的高压P阱一组成，通过一P+欧姆接触引出沟道电极；一源区，由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极；一漏区，由形成于所述深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触引出漏极；在所述漏区和沟道区之间的所述深N阱中形成有浅沟槽隔离场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔一定距离，在所述浅沟槽隔离场氧化层下的深N阱中形成有高压P阱二和低压N阱三，所述高压P阱二的深度大于所述低压N阱三的深度、所述低压N阱三重叠在所述高压P阱二的上部，所述高压P阱二和低压N阱三的顶部和所述浅沟槽隔离场氧化层的底部相连；所述漏区和所述沟道区间的深N阱、低压N阱二、低压N阱三以及高压P阱二组成器件的漂移区；一多晶硅栅(Poly Gate)，形成于所述沟道区上，一端和所述源区邻接、另一端延伸在部分所述浅沟槽隔离场氧化层上，覆盖了源区和漏区间的所述沟道区、部分所述漂移区和部分所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、部分所述漂移区隔离。其中所述高压深N阱的掺杂离子为磷离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火；所述高压P阱一和二的掺杂离子为硼离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为100～200KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火。所示低压N阱一、二、三的掺杂离子为磷离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为200～500KeV。

本发明的高压隔离型LDNMOS器件的制造方法，其特征在于：

形成深N阱，采用注入工艺在一P型衬底上。

形成沟道区，采用高压P阱工艺在所述深N阱中形成高压P阱一，所述高压P阱一作为器件的沟道区；在形成所述高压P阱一的同时在所述深N阱中形成高压P阱二，该高压P阱二和所述高压P阱一相隔一定的距离且形成在所述沟道区和漏区间的浅沟槽隔离场氧化层位置下。

制作浅沟槽隔离，并在所述浅沟槽中填入浅沟槽隔离场氧化层，其中各浅沟槽隔离的位置如图7所示，包括漏极和所述沟道区之间并和所述沟道区相隔一定距离的位置、源极和沟道电极之间、沟道电极和深N阱电极之间、深N阱和隔离环之间、以及隔离环外。

采用低压N阱工艺在所述深N阱中形成低压N阱二，同时在所述深N阱中形成低压N阱一以及在所述高压P阱二中形成低压N阱三。

在所述P型衬底上形成低压P阱。

形成栅氧化层以及多晶硅栅，所述栅氧化层和多晶硅栅形成在所述沟道区上并延伸到所述沟道区和漏区间的浅沟槽隔离场氧化层上。

在所述低压N阱二中进行N+掺杂形成漏区；在所述沟道区中进行N+掺杂形成源区。源漏区的掺杂可采用自对准注入形成，自对准注入的阻挡层分别为多晶硅栅和其旁侧的浅沟槽隔离场氧化层。

以上步骤中，所述高压深N阱的掺杂离子为磷离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火；所述高压P阱一和二的掺杂离子为硼离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为100～200KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火。所示低压N阱一、二、三的掺杂离子为磷离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为200～500KeV。

如图8所示，是本发明高压隔离型LDNMOS器件的漏极端漂移区的电场强度分布图，本发明器件在STI下方的垂直方向形成有第一N-区域(深N阱，高压P阱和低压N阱的总掺杂)，第二P-区域(深N阱和高压P阱的总掺杂)和第三N-区域(深N阱掺杂)。这种三明治结构，构成了STI下方的垂直方向的PN结二极管。由于垂直方向的PN结二极管的存在，应用Resurf概念(Reduce-Surface-Electric field)，在器件关闭的状态下，能够促使STI结构下第一N-区域的耗尽层的快速形成，使漏极端漂移区的电场分布平坦化，促使本发明的高压隔离型LDNMOS器件的击穿特性得以提高，击穿电压的提高部分为如图8下部分曲线图中的阴影面积。同时，由于器件击穿特性的提升，使STI结构下方N型杂质的浓度的提升和STI的尺寸缩小有了改善的空间。从而导致器件的Rdson特性得以改善。使本发明的高压隔离型LDNMOS器件的击穿特性和源漏导通电阻(Rdson)特性得以同时优化。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种高压隔离型LDNMOS器件，其特征在于，包括：一P型衬底，衬底电极通过形成于衬底中的低压P阱再做P+欧姆接触引出，所述衬底电极形成隔离环；

一深N阱，所述深N阱电极通过低压N阱一做N+欧姆接触引出；

一沟道区，由形成于所述深N阱中的高压P阱一组成，通过一P+欧姆接触引出沟道电极；

一源区，由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极；

一漏区，由形成于所述深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触引出漏极；

在所述漏区和沟道区之间的所述深N阱中形成有浅沟槽隔离场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔一定距离，在所述浅沟槽隔离场氧化层下的深N阱中形成有高压P阱二和低压N阱三，所述高压P阱二的深度大于所述低压N阱三的深度、所述低压N阱三重叠在所述高压P阱二的上部，所述高压P阱二和低压N阱三的顶部和所述浅沟槽隔离场氧化层的底部相连；

所述漏区和所述沟道区间的深N阱、低压N阱二、低压N阱三以及高压P阱二组成器件的漂移区；

一多晶硅栅，形成于所述沟道区上，一端和所述源区邻接、另一端延伸在部分所述浅沟槽隔离场氧化层上，覆盖了源区和漏区间的所述沟道区、部分所述漂移区和部分所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、部分所述漂移区隔离。

2.如权利要求1所述的高压隔离型LDNMOS器件，其特征在于：所述深N阱的掺杂离子为磷离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火；所述高压P阱一和二的掺杂离子为硼离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为100～200KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火。所述低压N阱一、二、三的掺杂离子为磷离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为200～500KeV。

3.一种如权利要求1所述的高压隔离型LDNMOS器件的制造方法，其特征在于：

形成深N阱，采用注入工艺在一P型衬底上；

形成沟道区，采用高压P阱工艺在所述深N阱中形成高压P阱一，所述高压P阱一作为器件的沟道区；在形成所述高压P阱一的同时在所述深N阱中形成高压P阱二，该高压P阱二形成在所述沟道区和漏区间的浅沟槽隔离场氧化层位置下；

在所述P型衬底上形成低压P阱；

4.如权利要求3所示的隔离型LDNMOS器件的制造方法，其特征在于：所述深N阱的掺杂离子为磷离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火；所述高压P阱一和二的掺杂离子为硼离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为100～200KeV，并随后进行温度为1000℃～1200℃、时间为数小时的高温退火。所示低压N阱一、二、三的掺杂离子为磷离子、体浓度为10¹⁶～10¹⁸个/cm³，是通过离子注入形成，注入能量为200～500KeV。