JPH11261066A - 二重フィールド板構造を有する電力素子 - Google Patents
二重フィールド板構造を有する電力素子Info
- Publication number
- JPH11261066A JPH11261066A JP10340595A JP34059598A JPH11261066A JP H11261066 A JPH11261066 A JP H11261066A JP 10340595 A JP10340595 A JP 10340595A JP 34059598 A JP34059598 A JP 34059598A JP H11261066 A JPH11261066 A JP H11261066A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- region
- insulating film
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 Boro Phospho Chemical class 0.000 description 1
- 208000016169 Fish-eye disease Diseases 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Abstract
(57)【要約】 （修正有）
【課題】 ゲート領域とソース領域からドリフト領域の
一部分まで拡張される二重フィールド板構造を有するLD
MOS （Lateral Double Diffused MOS）型電力素子を提
供する。 【解決手段】 二重フィールド板構造の電力素子は、動
作の際、ソースフィールド板及びゲートフィールド板の
下側にあるドリフト領域における空乏層はドレイン電
圧、ソース及びゲートフィールド板間の層間絶縁膜、ゲ
ート絶縁膜の厚さ及びゲート電圧などによって変わる
が、ドリフト領域の中央よりは周縁部における空乏層が
さらに大きくなることにより従来の電力素子より降伏電
圧及びONー抵抗特性とが同時に改善される。本発明の電
力素子は、印加したゲート電圧によりドリフト領域の中
央における空乏層が低減し、結果的にキャリアが通過で
きる面積が増加されるためONー 抵抗はより低くなり、ま
たドリフト領域の周縁部からの空乏層が増加することに
よりRESURF（Reduced Surface Field)効果を促進させて
高い降伏電圧を維持する。
一部分まで拡張される二重フィールド板構造を有するLD
MOS （Lateral Double Diffused MOS）型電力素子を提
供する。 【解決手段】 二重フィールド板構造の電力素子は、動
作の際、ソースフィールド板及びゲートフィールド板の
下側にあるドリフト領域における空乏層はドレイン電
圧、ソース及びゲートフィールド板間の層間絶縁膜、ゲ
ート絶縁膜の厚さ及びゲート電圧などによって変わる
が、ドリフト領域の中央よりは周縁部における空乏層が
さらに大きくなることにより従来の電力素子より降伏電
圧及びONー抵抗特性とが同時に改善される。本発明の電
力素子は、印加したゲート電圧によりドリフト領域の中
央における空乏層が低減し、結果的にキャリアが通過で
きる面積が増加されるためONー 抵抗はより低くなり、ま
たドリフト領域の周縁部からの空乏層が増加することに
よりRESURF（Reduced Surface Field)効果を促進させて
高い降伏電圧を維持する。
Description
【０００１】
【発明の属する技術分野】本発明は二重フィールド板構
造を有するLDMOS型高電圧の電力素子に関し、特に、ソ
ースフィールド板とゲートフィールド板との構造におい
て、降伏電圧を引き上げ、かつ、ONー抵抗を引き下げる
のに好適な電力素子に関する。
造を有するLDMOS型高電圧の電力素子に関し、特に、ソ
ースフィールド板とゲートフィールド板との構造におい
て、降伏電圧を引き上げ、かつ、ONー抵抗を引き下げる
のに好適な電力素子に関する。
【０００２】
【従来の技術】一般に、LDMOS型電力素子は、既存のMOS
素子のチャンネル領域と、高い降伏電圧に耐えられる低
濃度のドリフト領域（drift region）とに分けられる。
特に、LDMOS型電力素子の動作時において、ドリフト領
域はドレインに数百Vまでの電圧が印加されるので高い
降伏電圧が必要であり、同時に、チャンネル領域とドレ
イン間のONー抵抗は低くする必要がある。
素子のチャンネル領域と、高い降伏電圧に耐えられる低
濃度のドリフト領域（drift region）とに分けられる。
特に、LDMOS型電力素子の動作時において、ドリフト領
域はドレインに数百Vまでの電圧が印加されるので高い
降伏電圧が必要であり、同時に、チャンネル領域とドレ
イン間のONー抵抗は低くする必要がある。
【０００３】従って、ドリフト領域における高い降伏電
圧と低いON-抵抗とを得るために、ドリフト電界を低減
させるRESURF（Reduced Surface Field)構造を有する素
子等が開発されている。このようなRESURF構造を有する
従来の電力素子としては、ソース電極がソース領域から
ドリフト領域の一部分まで拡張するソースフィールド板
構造と、ゲート領域からドリフト領域の一部分まで拡張
するゲートフィールド板構造と、ｎ型ドリフト領域の表
面にｐ型不純物を注入した構造とを有する素子等があ
る。
圧と低いON-抵抗とを得るために、ドリフト電界を低減
させるRESURF（Reduced Surface Field)構造を有する素
子等が開発されている。このようなRESURF構造を有する
従来の電力素子としては、ソース電極がソース領域から
ドリフト領域の一部分まで拡張するソースフィールド板
構造と、ゲート領域からドリフト領域の一部分まで拡張
するゲートフィールド板構造と、ｎ型ドリフト領域の表
面にｐ型不純物を注入した構造とを有する素子等があ
る。
【０００４】図１（ａ），（ｂ）は、従来の単一フィー
ルド板を用いたLDMOS型電力素子を概略的に示した断面
斜視図であって、（ａ）はソース電極がフィールド板構
造として形成した素子を示しており、（ｂ）はゲート電
極がフィールド板構造として形成した素子を示してい
る。図１（ａ）を参照して説明すると、ソース電極がフ
ィールド板構造を有する電力素子は、ｐ型シリコン基板
１上にｐ型エピタキシャル層２が形成され、このｐ型エ
ピタキシャル層２には互いに接しているｎ型ドリフト領
域４とｐ型拡散層５が形成されている。前記ｐ型拡散層
５の全表面とｎ型ドリフト領域４の一部の表面とにわた
ってゲート絶縁膜６が形成され、前記ｎ型ドリフト領域
４の中間部分には、所定の幅を有するフィールド絶縁膜
３が形成されている。
ルド板を用いたLDMOS型電力素子を概略的に示した断面
斜視図であって、（ａ）はソース電極がフィールド板構
造として形成した素子を示しており、（ｂ）はゲート電
極がフィールド板構造として形成した素子を示してい
る。図１（ａ）を参照して説明すると、ソース電極がフ
ィールド板構造を有する電力素子は、ｐ型シリコン基板
１上にｐ型エピタキシャル層２が形成され、このｐ型エ
ピタキシャル層２には互いに接しているｎ型ドリフト領
域４とｐ型拡散層５が形成されている。前記ｐ型拡散層
５の全表面とｎ型ドリフト領域４の一部の表面とにわた
ってゲート絶縁膜６が形成され、前記ｎ型ドリフト領域
４の中間部分には、所定の幅を有するフィールド絶縁膜
３が形成されている。
【０００５】前記ｎ型ドリフト領域４には、ｎ＋拡散層
のドレイン領域８ａが形成され、ｐ型拡散層５にはｎ＋
拡散層のソース領域８とｐ＋層のソースコンタクト層
９が形成されている。この際、ソース／ドレイン領域
は、それぞれｎ型ドリフト領域４とｐ型拡散層５の接合
面から離れて形成され、ｐ型拡散層５内に形成されてい
るソース領域８とソースコンタクト層９とは互いに接し
て形成されている。前記ｐ型拡散層５の中で、ソース領
域８とソースコンタクト層９とが形成されていない上側
に、ゲート絶縁膜６を介在して多結晶シリコンのゲート
電極７が形成されており、また、ゲート電極７を含む基
板の全表面を覆う層間絶縁膜１０が形成されている。
のドレイン領域８ａが形成され、ｐ型拡散層５にはｎ＋
拡散層のソース領域８とｐ＋層のソースコンタクト層
９が形成されている。この際、ソース／ドレイン領域
は、それぞれｎ型ドリフト領域４とｐ型拡散層５の接合
面から離れて形成され、ｐ型拡散層５内に形成されてい
るソース領域８とソースコンタクト層９とは互いに接し
て形成されている。前記ｐ型拡散層５の中で、ソース領
域８とソースコンタクト層９とが形成されていない上側
に、ゲート絶縁膜６を介在して多結晶シリコンのゲート
電極７が形成されており、また、ゲート電極７を含む基
板の全表面を覆う層間絶縁膜１０が形成されている。
【０００６】前記層間絶縁膜１０上には、ソース領域か
ら繋がると共に、ｎ型ドリフト領域４上のフィールド絶
縁膜３の上側の一部分まで延びるフィールド板構造を有
するソース電極１１が形成されており、ドレイン領域の
上側にはドレイン領域と繋がるドレイン電極１２が形成
された構造を有している。さらに、図１（ｂ）を参照し
て説明すると、ゲート電極がフィールド板構造を有する
従来の電力素子は、図１（ａ）においてゲート電極７と
ソース電極１１との形成範囲、例えばゲート電極とソー
ス電極との長さが異なるだけであり、それ以外は同一で
ある。例えば、図１（ｂ）の電力素子は、ゲート電極が
ゲート領域からｎドリフト領域４上のフィールド絶縁膜
３の上側の一部分まで延びて設けられた構造を有してい
る。
ら繋がると共に、ｎ型ドリフト領域４上のフィールド絶
縁膜３の上側の一部分まで延びるフィールド板構造を有
するソース電極１１が形成されており、ドレイン領域の
上側にはドレイン領域と繋がるドレイン電極１２が形成
された構造を有している。さらに、図１（ｂ）を参照し
て説明すると、ゲート電極がフィールド板構造を有する
従来の電力素子は、図１（ａ）においてゲート電極７と
ソース電極１１との形成範囲、例えばゲート電極とソー
ス電極との長さが異なるだけであり、それ以外は同一で
ある。例えば、図１（ｂ）の電力素子は、ゲート電極が
ゲート領域からｎドリフト領域４上のフィールド絶縁膜
３の上側の一部分まで延びて設けられた構造を有してい
る。
【０００７】前記図１（ａ）に示す従来のソースフィー
ルド板構造を有する電力素子は、素子動作時のソースフ
ィールド板によってｎ型ドリフト領域４におけるRESURF
（Reduced Surface Field）効果によって表面電界（Sur
face Field）が低くなって降伏電圧を引き上げられる反
面、ONー抵抗は単にｎ型ドリフト領域の不純物濃度及び
接合の深さなどによって決められる。また、図１（ｂ）
の従来のゲートフィールド板構造の電力素子の場合、ｎ
型ドリフト領域の空乏層はドレイン電圧及びゲート電圧
が増加するにつれて小さくなり、ソースフィールド板構
造の素子よりONー抵抗は改善されるが、降伏電圧は低く
なる。
ルド板構造を有する電力素子は、素子動作時のソースフ
ィールド板によってｎ型ドリフト領域４におけるRESURF
（Reduced Surface Field）効果によって表面電界（Sur
face Field）が低くなって降伏電圧を引き上げられる反
面、ONー抵抗は単にｎ型ドリフト領域の不純物濃度及び
接合の深さなどによって決められる。また、図１（ｂ）
の従来のゲートフィールド板構造の電力素子の場合、ｎ
型ドリフト領域の空乏層はドレイン電圧及びゲート電圧
が増加するにつれて小さくなり、ソースフィールド板構
造の素子よりONー抵抗は改善されるが、降伏電圧は低く
なる。
【０００８】
【発明が解決しようとする課題】前記のように、ソース
フィールド板とゲートフィールド板との構造を有する電
力素子は、ソースあるいはゲート電極中のいずれか一つ
だけをドリフト領域上のフィールド絶縁膜の一部分まで
拡張して設けた構造を有していることから、高い降伏電
圧と低いON-抵抗とを同時に実現し難いという問題点を
有していた。従って本発明の目的は、前記従来技術の問
題点を解決するために、LDMOS型電力素子において、ソ
ース及びゲート領域からｎ型ドリフト領域上のフィール
ド酸化膜の上側の一部分までソース及びゲート電極が拡
張される二重フィールド板構造を有する電力素子を提供
することにある。さらに、本発明の目的は、二重フィー
ルド板(double field plate）構造を有するLDMOS型電力
素子で、ドレイン電圧からゲート及びソース電極に印加
される電圧差を用いてドリフト領域における空乏層の幅
を調節することにより、従来の単一フィールド板を使用
する素子よりも、降伏電圧とONー抵抗とを同時に改善さ
せることができる電力素子を提供することにある。
フィールド板とゲートフィールド板との構造を有する電
力素子は、ソースあるいはゲート電極中のいずれか一つ
だけをドリフト領域上のフィールド絶縁膜の一部分まで
拡張して設けた構造を有していることから、高い降伏電
圧と低いON-抵抗とを同時に実現し難いという問題点を
有していた。従って本発明の目的は、前記従来技術の問
題点を解決するために、LDMOS型電力素子において、ソ
ース及びゲート領域からｎ型ドリフト領域上のフィール
ド酸化膜の上側の一部分までソース及びゲート電極が拡
張される二重フィールド板構造を有する電力素子を提供
することにある。さらに、本発明の目的は、二重フィー
ルド板(double field plate）構造を有するLDMOS型電力
素子で、ドレイン電圧からゲート及びソース電極に印加
される電圧差を用いてドリフト領域における空乏層の幅
を調節することにより、従来の単一フィールド板を使用
する素子よりも、降伏電圧とONー抵抗とを同時に改善さ
せることができる電力素子を提供することにある。
【０００９】
【課題を解決するための手段】前記の目的を達するため
に本発明においては、シリコン基板上の第１の導電型エ
ピタキシャル層に第２の導電型ドリフト領域と第１の導
電型拡散層とが接して形成され、前記第２の導電型ドリ
フト領域にドレイン領域が形成され、第１の導電型拡散
層にソース領域が形成され、前記ドリフト領域の中央部
分にフィールド絶縁膜が形成され、前記第１の導電型拡
散層上にゲート絶縁膜を介在したゲート電極が形成され
て、ソース／ドレイン電極を備えている電力素子におい
て、前記ゲート電極がゲート領域からドリフト領域の中
心部の上側に沿ってフィールド絶縁膜の上側の一部まで
横方向に延びて形成したゲートフィールド板構造を有
し、前記ソース電極がソース領域からドリフト上側のフ
ィールド絶縁膜の一部分まで延びるソースフィールド板
構造を有することを特徴とする。
に本発明においては、シリコン基板上の第１の導電型エ
ピタキシャル層に第２の導電型ドリフト領域と第１の導
電型拡散層とが接して形成され、前記第２の導電型ドリ
フト領域にドレイン領域が形成され、第１の導電型拡散
層にソース領域が形成され、前記ドリフト領域の中央部
分にフィールド絶縁膜が形成され、前記第１の導電型拡
散層上にゲート絶縁膜を介在したゲート電極が形成され
て、ソース／ドレイン電極を備えている電力素子におい
て、前記ゲート電極がゲート領域からドリフト領域の中
心部の上側に沿ってフィールド絶縁膜の上側の一部まで
横方向に延びて形成したゲートフィールド板構造を有
し、前記ソース電極がソース領域からドリフト上側のフ
ィールド絶縁膜の一部分まで延びるソースフィールド板
構造を有することを特徴とする。
【００１０】あるいはまた、シリコン基板上の第１の導
電型エピタキシャル層に第２の導電型ドリフト領域と第
１の導電型拡散層とが接して形成され、前記第２の導電
型ドリフト領域にドレイン領域が形成され、第１の導電
型拡散層にソース領域が形成され、前記ドリフト領域の
中央部分にフィールド絶縁膜が形成され、前記第１の導
電型拡散層上にゲート絶縁膜を介在したゲート電極が形
成されて、ソース／ドレイン電極を備えている電力素子
において、前記ゲート電極がゲート領域からドリフト領
域上側の両側周縁部付近を沿ってフィールド絶縁膜の一
部分まで延びる二つのフィールド板を有し、前記ソース
電極がソース領域からドリフト領域上側のフィールド絶
縁膜の一部分まで延びる相互に分離されたソースフィー
ルド板構造を有することを特徴とする。
電型エピタキシャル層に第２の導電型ドリフト領域と第
１の導電型拡散層とが接して形成され、前記第２の導電
型ドリフト領域にドレイン領域が形成され、第１の導電
型拡散層にソース領域が形成され、前記ドリフト領域の
中央部分にフィールド絶縁膜が形成され、前記第１の導
電型拡散層上にゲート絶縁膜を介在したゲート電極が形
成されて、ソース／ドレイン電極を備えている電力素子
において、前記ゲート電極がゲート領域からドリフト領
域上側の両側周縁部付近を沿ってフィールド絶縁膜の一
部分まで延びる二つのフィールド板を有し、前記ソース
電極がソース領域からドリフト領域上側のフィールド絶
縁膜の一部分まで延びる相互に分離されたソースフィー
ルド板構造を有することを特徴とする。
【００１１】結果的に、本発明は、ソース及びゲート領
域からドリフト領域上のフィールド絶縁膜の一部分まで
ソース及びゲート電極のフィールド板が拡張され、ゲー
ト領域から拡張されたゲート電極のフィールド板は、ド
リフト領域上の中央部に沿って位置し、あるいは両側周
縁部の付近に位置しており、二つの電極のフィールド板
が上下に重なる二重フィールド板（double field plat
e）構造を有する。従って、本発明は、ゲートとソース
領域にそれぞれフィールド板を有する二重フィールド板
構造のLDMOS型電力素子であって、従来の単一フィール
ド板を用いた素子より高い降伏電圧とともに、低いONー
抵抗特性が得られる。
域からドリフト領域上のフィールド絶縁膜の一部分まで
ソース及びゲート電極のフィールド板が拡張され、ゲー
ト領域から拡張されたゲート電極のフィールド板は、ド
リフト領域上の中央部に沿って位置し、あるいは両側周
縁部の付近に位置しており、二つの電極のフィールド板
が上下に重なる二重フィールド板（double field plat
e）構造を有する。従って、本発明は、ゲートとソース
領域にそれぞれフィールド板を有する二重フィールド板
構造のLDMOS型電力素子であって、従来の単一フィール
ド板を用いた素子より高い降伏電圧とともに、低いONー
抵抗特性が得られる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を、添
付した図面を参照して詳細に説明する。図２（ａ）は、
本発明の第１の実施の形態による二重フィールド板を有
するLDMOS型電力素子を示しており、図３（ａ）は、本
発明の第２の実施の形態による二重フィールド板を有す
るLDMOS型電力素子を示したものである。本発明による
電力素子は、従来の技術として説明した図１の電力素子
と部分的に同様の構造を有しているので、同一部分に対
しては同一の参照番号を付し、その説明は省略する。
付した図面を参照して詳細に説明する。図２（ａ）は、
本発明の第１の実施の形態による二重フィールド板を有
するLDMOS型電力素子を示しており、図３（ａ）は、本
発明の第２の実施の形態による二重フィールド板を有す
るLDMOS型電力素子を示したものである。本発明による
電力素子は、従来の技術として説明した図１の電力素子
と部分的に同様の構造を有しているので、同一部分に対
しては同一の参照番号を付し、その説明は省略する。
【００１３】図２（ａ），（ｂ）〜図３（ａ），（ｂ）
を参照して従来の技術に対比した本発明のゲート電極と
ソース電極との特徴的な構造を説明する。先ず、図２
（ａ），（ｂ）を参照して説明すると、本発明の一実施
の形態による電力素子のゲート電極７は、ゲート領域か
ら横方向にｎ型ドリフト領域４の上側の中心部を経てフ
ィールド絶縁膜の一部分まで拡張されるゲートフィール
ド板構造を有しており、ソース電極１１は、ソース領域
からｎ型ドリフト領域４上側の層間絶縁膜１０の一部分
まで拡張されるフィールド板構造を有している。
を参照して従来の技術に対比した本発明のゲート電極と
ソース電極との特徴的な構造を説明する。先ず、図２
（ａ），（ｂ）を参照して説明すると、本発明の一実施
の形態による電力素子のゲート電極７は、ゲート領域か
ら横方向にｎ型ドリフト領域４の上側の中心部を経てフ
ィールド絶縁膜の一部分まで拡張されるゲートフィール
ド板構造を有しており、ソース電極１１は、ソース領域
からｎ型ドリフト領域４上側の層間絶縁膜１０の一部分
まで拡張されるフィールド板構造を有している。
【００１４】そして、図３（ａ），（ｂ）に示すよう
に、本発明の第２の実施の形態による電力素子のゲート
電極７は、ゲート領域から横方向にｎ型ドリフト領域上
側の周縁部付近の両側に沿って分離された二つのフィー
ルド板７ａ，７ｂでフィールド領域の一部分まで拡張さ
れるゲートフィールド板構造を有しており、ソース電極
１１はソース領域からｎ型ドリフト領域４上側の層間絶
縁膜１０の一部分まで拡張される構造を有している。従
って本発明に係る電力素子は、ゲート電極７とソース電
極１１とがｎ型ドリフト領域４の上側にそれぞれフィー
ルド絶縁膜３及び層間絶縁膜１０の一部分まで拡張して
形成されている二重フィールド板構造を有している。
に、本発明の第２の実施の形態による電力素子のゲート
電極７は、ゲート領域から横方向にｎ型ドリフト領域上
側の周縁部付近の両側に沿って分離された二つのフィー
ルド板７ａ，７ｂでフィールド領域の一部分まで拡張さ
れるゲートフィールド板構造を有しており、ソース電極
１１はソース領域からｎ型ドリフト領域４上側の層間絶
縁膜１０の一部分まで拡張される構造を有している。従
って本発明に係る電力素子は、ゲート電極７とソース電
極１１とがｎ型ドリフト領域４の上側にそれぞれフィー
ルド絶縁膜３及び層間絶縁膜１０の一部分まで拡張して
形成されている二重フィールド板構造を有している。
【００１５】図４〜図７は、本発明の二重フィールド板
構造を有するLDMOS型電力素子の製造順序を示した工程
断面図である。以下、前記図面を参照して本発明の製造
工程を段階的に説明する。図４を参照して、従来のLDMO
S型電力素子の製造方法を用いてｐ型シリコン基板上１
に、低い濃度のｐ型エピタキシャル層２を形成した後、
写真転写及びエッチング工程、不純物イオン注入及び高
温の熱処理工程などでチャンネル領域であるｐ型拡散層
５とｎ型ドリフト領域４とを形成し、次いで、ドリフト
領域の所定領域を酸化してフィールド絶縁膜３を形成す
る。
構造を有するLDMOS型電力素子の製造順序を示した工程
断面図である。以下、前記図面を参照して本発明の製造
工程を段階的に説明する。図４を参照して、従来のLDMO
S型電力素子の製造方法を用いてｐ型シリコン基板上１
に、低い濃度のｐ型エピタキシャル層２を形成した後、
写真転写及びエッチング工程、不純物イオン注入及び高
温の熱処理工程などでチャンネル領域であるｐ型拡散層
５とｎ型ドリフト領域４とを形成し、次いで、ドリフト
領域の所定領域を酸化してフィールド絶縁膜３を形成す
る。
【００１６】次に、図５に示すように、素子のしきい値
電圧調節のためにチャンネル領域にイオン注入を行った
後、ｎ型ドリフト領域４とｐ型拡散層５の表面にゲート
絶縁膜６を形成し、多結晶シリコンを蒸着した後、写真
転写工程で多結晶シリコンをパターニングしてフィール
ド板構造を有するゲート電極７を形成する。この際、ゲ
ート電極７は、ｎ型ドリフト領域４と接するｐ型拡散層
５の上側部分に形成し、ゲート領域からｎ型ドリフト領
域４の中心部に沿って横方向にフィールド絶縁膜３の一
部分まで延びるように形成する。
電圧調節のためにチャンネル領域にイオン注入を行った
後、ｎ型ドリフト領域４とｐ型拡散層５の表面にゲート
絶縁膜６を形成し、多結晶シリコンを蒸着した後、写真
転写工程で多結晶シリコンをパターニングしてフィール
ド板構造を有するゲート電極７を形成する。この際、ゲ
ート電極７は、ｎ型ドリフト領域４と接するｐ型拡散層
５の上側部分に形成し、ゲート領域からｎ型ドリフト領
域４の中心部に沿って横方向にフィールド絶縁膜３の一
部分まで延びるように形成する。
【００１７】また、本発明の第２の実施の形態による
と、図３（ａ）に示すように、前記ゲート電極７は、ｎ
型ドリフト領域４と接するｐ型拡散層５の上側部分に形
成し、ゲート領域からｎ型ドリフト領域４の上側周縁部
付近の両側に沿って分離された二つのフィールド板７
ａ，７ｂの横方向にフィールド絶縁膜３の一部分まで延
長して形成することもできる。
と、図３（ａ）に示すように、前記ゲート電極７は、ｎ
型ドリフト領域４と接するｐ型拡散層５の上側部分に形
成し、ゲート領域からｎ型ドリフト領域４の上側周縁部
付近の両側に沿って分離された二つのフィールド板７
ａ，７ｂの横方向にフィールド絶縁膜３の一部分まで延
長して形成することもできる。
【００１８】次いで、図６に示すように、素子のソース
及びドレイン領域を除いた全表面に感光マスク（図示せ
ず）を形成し、ｎ型不純物を注入した後、前記感光マス
クを除去し、ｐ＋ ソースコンタクト層９を形成するた
めにｐ型拡散層５のｎ型不純物注入領域の側面を露出さ
せる感光マスク（図示せず）を形成する。そして、ｐ型
不純物イオンを注入して前記感光マスクを除去し、基板
を、電気あるいは急速熱処理装備で熱処理工程を行な
い、結果的に、ｎ＋不純物を有するソース／ドレイン領
域８，８ａ及びｐ＋ 不純物を有するソースコンタクト
層９を形成する。次いで、基板の全表面に、低温にて層
間絶縁膜１０を蒸着させる。この際、層間絶縁膜として
は、主にTEOS酸化膜とBPSG（Boro Phospho SilicateGla
ss)膜が用いられる。
及びドレイン領域を除いた全表面に感光マスク（図示せ
ず）を形成し、ｎ型不純物を注入した後、前記感光マス
クを除去し、ｐ＋ ソースコンタクト層９を形成するた
めにｐ型拡散層５のｎ型不純物注入領域の側面を露出さ
せる感光マスク（図示せず）を形成する。そして、ｐ型
不純物イオンを注入して前記感光マスクを除去し、基板
を、電気あるいは急速熱処理装備で熱処理工程を行な
い、結果的に、ｎ＋不純物を有するソース／ドレイン領
域８，８ａ及びｐ＋ 不純物を有するソースコンタクト
層９を形成する。次いで、基板の全表面に、低温にて層
間絶縁膜１０を蒸着させる。この際、層間絶縁膜として
は、主にTEOS酸化膜とBPSG（Boro Phospho SilicateGla
ss)膜が用いられる。
【００１９】次に、図７に示したように、写真転写工程
を行ない、ｐ型拡散層５のソース領域８及びソースコン
タクト層９とドレイン領域８ａとが露出するように層間
絶縁膜１０をパターニングし、ソース／ドレインコンタ
クトホール（図示せず）を形成した後、基板の全面に金
属層を形成し、この金属層を写真の転写工程でパターニ
ングして、ソース電極１１とドレイン１２とを形成す
る。この際、前記ソース電極１１は、ソース領域からｎ
ドリフト領域上側の層間絶縁膜１０の一部分まで延びる
ように形成する。
を行ない、ｐ型拡散層５のソース領域８及びソースコン
タクト層９とドレイン領域８ａとが露出するように層間
絶縁膜１０をパターニングし、ソース／ドレインコンタ
クトホール（図示せず）を形成した後、基板の全面に金
属層を形成し、この金属層を写真の転写工程でパターニ
ングして、ソース電極１１とドレイン１２とを形成す
る。この際、前記ソース電極１１は、ソース領域からｎ
ドリフト領域上側の層間絶縁膜１０の一部分まで延びる
ように形成する。
【００２０】本発明においては、二重フィールド板を形
成するためにソース電極とゲート電極とをドリフト領域
上の層間絶縁膜の一部分まで延びるように形成してい
る。そして、二つのフィールド板の間には電気的に隔離
される絶縁膜がある。ゲート領域からドリフト領域へ拡
張されるゲート電極のフィールド板はドリフト領域上側
の中心部に沿って延長した第１の実施の形態の構造と、
ドリフト領域上側の周縁部付近の両側に沿って分離され
た二つのフィールド板で延びる第２の実施の形態の構造
を有している。
成するためにソース電極とゲート電極とをドリフト領域
上の層間絶縁膜の一部分まで延びるように形成してい
る。そして、二つのフィールド板の間には電気的に隔離
される絶縁膜がある。ゲート領域からドリフト領域へ拡
張されるゲート電極のフィールド板はドリフト領域上側
の中心部に沿って延長した第１の実施の形態の構造と、
ドリフト領域上側の周縁部付近の両側に沿って分離され
た二つのフィールド板で延びる第２の実施の形態の構造
を有している。
【００２１】このような二重フィールド板を有する電力
素子においては、素子動作時の空乏層は、ゲート電圧と
ドレイン電圧とを増加させることによって、第１の実施
の形態のゲート電極を有する電力素子の場合には、キャ
リアがドレインの方に移動する方向に対してドリフト領
域の両側の周縁部では空乏層が大きいことに反して、中
央部分では空乏層が狭くなる。
素子においては、素子動作時の空乏層は、ゲート電圧と
ドレイン電圧とを増加させることによって、第１の実施
の形態のゲート電極を有する電力素子の場合には、キャ
リアがドレインの方に移動する方向に対してドリフト領
域の両側の周縁部では空乏層が大きいことに反して、中
央部分では空乏層が狭くなる。
【００２２】それから、第２の実施の形態のゲート電極
を有する電力素子の場合には、キャリアがドレインの方
に移動する方向に対して、ゲートフィールド板の下側の
ドリフト領域の両側周縁部では空乏層が小さい反面、ゲ
ートフィールド板と重畳しないソースフィールド板下側
のドリフト領域では空乏層が広くなる。従って、本発明
の実施の形態によるゲートフィールド板構造を有する電
力素子の場合、ドリフト領域の中央あるいは周縁部にお
いて空乏層が低減し、結果的にキャリアが通過できる面
積が増加してONー抵抗はさらに低くなる。また、従来の
ゲートフィールド板を使用した場合よりドリフト領域周
縁部における空乏層が増加し、RESURF（Reduced Surfac
e Field）効果を促進させて高い降伏電圧が維持される
ようになる。
を有する電力素子の場合には、キャリアがドレインの方
に移動する方向に対して、ゲートフィールド板の下側の
ドリフト領域の両側周縁部では空乏層が小さい反面、ゲ
ートフィールド板と重畳しないソースフィールド板下側
のドリフト領域では空乏層が広くなる。従って、本発明
の実施の形態によるゲートフィールド板構造を有する電
力素子の場合、ドリフト領域の中央あるいは周縁部にお
いて空乏層が低減し、結果的にキャリアが通過できる面
積が増加してONー抵抗はさらに低くなる。また、従来の
ゲートフィールド板を使用した場合よりドリフト領域周
縁部における空乏層が増加し、RESURF（Reduced Surfac
e Field）効果を促進させて高い降伏電圧が維持される
ようになる。
【００２３】
【発明の効果】以上説明のように、従来の単一フィール
ド板構造の電力素子と異なり、本発明に係る電力素子の
二重フィールド板構造の素子は、動作時のドリフト領域
内の空乏層がドレイン電圧及びゲート電圧によって変化
し、ソースフィールド板によってもたらされるドリフト
領域におけるRESURF効果により降伏電圧を高めることが
できる。同時に、ゲートフィールド板による空乏層の減
少のため、ONー抵抗がさらに低くなって素子の性能が向
上する。このように本発明においては、高電圧の電力素
子において問題となる高い降伏電圧とともに低いONー抵
抗を同時に得られる構造を有している。さらに、従来の
素子製造工程によっても容易に製造可能であり、今後の
PDP及びFEDの駆動回路ICに当該技術を当てはめることが
できる。
ド板構造の電力素子と異なり、本発明に係る電力素子の
二重フィールド板構造の素子は、動作時のドリフト領域
内の空乏層がドレイン電圧及びゲート電圧によって変化
し、ソースフィールド板によってもたらされるドリフト
領域におけるRESURF効果により降伏電圧を高めることが
できる。同時に、ゲートフィールド板による空乏層の減
少のため、ONー抵抗がさらに低くなって素子の性能が向
上する。このように本発明においては、高電圧の電力素
子において問題となる高い降伏電圧とともに低いONー抵
抗を同時に得られる構造を有している。さらに、従来の
素子製造工程によっても容易に製造可能であり、今後の
PDP及びFEDの駆動回路ICに当該技術を当てはめることが
できる。
【図１】従来の単一フィールド板構造を有する電力素子
を示す断面斜視図であり、（ａ）はソースフィールド板
構造を有する電力素子の断面斜視図，（ｂ）はゲートフ
ィールド板構造を有する電力素子の断面斜視図である。
を示す断面斜視図であり、（ａ）はソースフィールド板
構造を有する電力素子の断面斜視図，（ｂ）はゲートフ
ィールド板構造を有する電力素子の断面斜視図である。
【図２】（ａ）は本発明の第１の実施の形態による二重
フィールド板構造を有する電力素子の断面斜視図であ
り、（ｂ）は図２（ａ）のA-A′線に従う断面構造図で
ある。
フィールド板構造を有する電力素子の断面斜視図であ
り、（ｂ）は図２（ａ）のA-A′線に従う断面構造図で
ある。
【図３】（ａ），（ｂ）は、本発明の他の実施の形態に
よる二重フィールド板構造を有する電力素子の断面斜視
図である。
よる二重フィールド板構造を有する電力素子の断面斜視
図である。
【図４】図３（ａ）のC-C′線に従う断面構造図であ
る。
る。
【図５】図２（ａ），（ｂ）に示す二重フィールド板構
造を有する電力素子の製造工程の手順を示す図である。
造を有する電力素子の製造工程の手順を示す図である。
【図６】図２（ａ），（ｂ）に示す二重フィールド板構
造を有する電力素子の製造工程の手順を示す図である。
造を有する電力素子の製造工程の手順を示す図である。
【図７】図２（ａ），（ｂ）に示す二重フィールド板構
造を有する電力素子の製造工程の手順を示す図である。
造を有する電力素子の製造工程の手順を示す図である。
１： ｐ型シリコン基板 ２： ｐ型エピタキシャル層 ３： フィルド絶縁膜 ４： ｎ型ドリフト領域 ５： ｐ型拡散層 ６： ゲート絶縁膜 ７，７ａ，７ｂ： ゲート電極 ８，８ａ：ｎ＋ ソース／ドレイン領域 ９： ｐ＋ ソースコンタクト層 １０： 層間絶縁膜 １１： ソース電極 １２： ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 具 珍 根 大韓民国 大田廣域市 儒城區 魚恩洞 99 ハン ビツ アパート 116洞 205戸 (72)発明者 金 鐘 大 大韓民国 大田廣域市 儒城區 田民洞 エクスポ アパート 405洞 1002戸 (72)発明者 金 相 基 大韓民国 大田廣域市 儒城區 魚恩洞 99 ハン ビツ アパート 136洞 807戸 (72)発明者 南 基 守 大韓民国 大田廣域市 儒城區 魚恩洞 99 ハン ビツ アパート 138洞 1502 戸
Claims (2)
- 【請求項１】 シリコン基板上の第１の導電型エピタキ
シャル層に、第２の導電型ドリフト領域と第１の導電型
拡散層とが接して形成され、前記第２の導電型ドリフト
領域にドレイン領域が形成され、第１の導電型拡散層に
ソース領域が形成され、前記ドリフト領域の中央部分に
フィールド絶縁膜が形成され、前記第１の導電型拡散層
上にゲート絶縁膜を介在したゲート電極が形成された、
ソース／ドレイン電極を備えている電力素子において、 前記ゲート電極がゲート領域からドリフト領域中心部の
上側に沿ってフィールド絶縁膜の上側の一部まで横方向
に延びて形成したゲートフィールド板構造を有し、前記
ソース電極がソース領域からドリフト領域の上側の層間
絶縁膜の一部分まで延びるソースフィールド板構造を有
することを特徴とする電力素子。 - 【請求項２】 シリコン基板上の第１の導電型エピタキ
シャル層に第２の導電型ドリフト領域と、第１の導電型
拡散層とに接して形成され、前記第２の導電型ドリフト
領域にドレイン領域が形成され、第１の導電型拡散層に
ソース領域が形成され、前記ドリフト領域の中央部分に
フィールド絶縁膜が形成され、前記第１の導電型拡散層
上にゲート絶縁膜を介在したゲート電極が形成された、
ソース／ドレイン電極を備えている電力素子において、 前記ゲート電極がゲート領域から分離して、ドリフト領
域の上側の両側の周縁部付近に沿ってフィールド絶縁膜
の一部分まで延びる二つのゲートフィールド板を有し、
前記ソース電極がソース領域からドリフト領域上側の層
間絶縁膜の一部分まで延びるソースフィールド板構造を
有することを特徴とする電力素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997/P69537 | 1997-12-17 | ||
| KR1019970069537A KR100289049B1 (ko) | 1997-12-17 | 1997-12-17 | 이중필드판구조를갖는전력소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261066A true JPH11261066A (ja) | 1999-09-24 |
| JP3114069B2 JP3114069B2 (ja) | 2000-12-04 |
Family
ID=19527577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10340595A Expired - Fee Related JP3114069B2 (ja) | 1997-12-17 | 1998-11-30 | 二重フィールド板構造を有する電力素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3114069B2 (ja) |
| KR (1) | KR100289049B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031804A (ja) * | 2001-05-11 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
| JP2006080368A (ja) * | 2004-09-10 | 2006-03-23 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP2008159674A (ja) * | 2006-12-21 | 2008-07-10 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2012015531A (ja) * | 2011-08-01 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| JP2013093482A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| TWI412134B (zh) * | 2005-08-12 | 2013-10-11 | Ciclon Semiconductor Device Corp | 功率側邊擴散金屬氧化物半導體電晶體 |
| JP2013545305A (ja) * | 2010-10-26 | 2013-12-19 | 日本テキサス・インスツルメンツ株式会社 | ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ |
| JP2014523649A (ja) * | 2011-07-05 | 2014-09-11 | 日本テキサス・インスツルメンツ株式会社 | モノリシックに集積されたアクティブスナバ |
| JP2015216218A (ja) * | 2014-05-09 | 2015-12-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2018517279A (ja) * | 2015-04-08 | 2018-06-28 | 無錫華潤上華科技有限公司 | 横方向拡散金属酸化物半導体電界効果トランジスタ及びその製造方法 |
| WO2023176891A1 (ja) * | 2022-03-18 | 2023-09-21 | 株式会社デンソー | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712078B1 (ko) * | 2005-12-08 | 2007-05-02 | 한국전자통신연구원 | ４방향 게이트에 의해 조절되는 수평형 접합전계효과트랜지스터 |
| JP5149389B2 (ja) * | 2007-09-18 | 2013-02-20 | クワンジュ インスティチュート オブ サイエンス アンド テクノロジー | 酸化還元反応を用いる有機−無機ハイブリッド型接合素子およびこれを用いる有機太陽電池 |
-
1997
- 1997-12-17 KR KR1019970069537A patent/KR100289049B1/ko not_active IP Right Cessation
-
1998
- 1998-11-30 JP JP10340595A patent/JP3114069B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031804A (ja) * | 2001-05-11 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
| JP2006080368A (ja) * | 2004-09-10 | 2006-03-23 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| TWI412134B (zh) * | 2005-08-12 | 2013-10-11 | Ciclon Semiconductor Device Corp | 功率側邊擴散金屬氧化物半導體電晶體 |
| JP2008159674A (ja) * | 2006-12-21 | 2008-07-10 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2013545305A (ja) * | 2010-10-26 | 2013-12-19 | 日本テキサス・インスツルメンツ株式会社 | ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ |
| JP2014523649A (ja) * | 2011-07-05 | 2014-09-11 | 日本テキサス・インスツルメンツ株式会社 | モノリシックに集積されたアクティブスナバ |
| JP2012015531A (ja) * | 2011-08-01 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| JP2013093482A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2015216218A (ja) * | 2014-05-09 | 2015-12-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2018517279A (ja) * | 2015-04-08 | 2018-06-28 | 無錫華潤上華科技有限公司 | 横方向拡散金属酸化物半導体電界効果トランジスタ及びその製造方法 |
| WO2023176891A1 (ja) * | 2022-03-18 | 2023-09-21 | 株式会社デンソー | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100289049B1 (ko) | 2001-10-24 |
| JP3114069B2 (ja) | 2000-12-04 |
| KR19990050418A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8063446B2 (en) | LDMOS device and method for manufacturing the same | |
| US6211018B1 (en) | Method for fabricating high density trench gate type power device | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| JP3117426B2 (ja) | 自己整合セルを有するｍｏｓゲート型デバイスおよびその製造方法 | |
| US20040145011A1 (en) | Trench power MOSFET in silicon carbide and method of making the same | |
| US7732862B2 (en) | Power semiconductor device having improved performance and method | |
| JP3114069B2 (ja) | 二重フィールド板構造を有する電力素子 | |
| JPH0532911B2 (ja) | ||
| JP3484690B2 (ja) | 縦型電界効果トランジスタ | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| TW200952176A (en) | Semiconductor devices and methods for fabricating the same | |
| JPH01140773A (ja) | 絶縁ゲート形トランジスタ | |
| JPH09129878A (ja) | 半導体装置 | |
| JP2765132B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS6246570A (ja) | 縦形半導体装置及びその製造方法 | |
| JPH11186402A (ja) | 半導体装置及び半導体製造方法 | |
| JPH0363210B2 (ja) | ||
| JPS6225456A (ja) | 縦形半導体装置及びその製造方法 | |
| JP3802331B2 (ja) | 半導体装置とその製造方法 | |
| JPS622706B2 (ja) | ||
| JP3336933B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3703427B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| KR100405450B1 (ko) | 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법 | |
| KR0125296B1 (ko) | 모스펫(mosfet) 제조방법 | |
| JP2003115585A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |