JP2015216218A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015216218A
JP2015216218A JP2014097941A JP2014097941A JP2015216218A JP 2015216218 A JP2015216218 A JP 2015216218A JP 2014097941 A JP2014097941 A JP 2014097941A JP 2014097941 A JP2014097941 A JP 2014097941A JP 2015216218 A JP2015216218 A JP 2015216218A
Authority
JP
Japan
Prior art keywords
region
opening
drain region
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014097941A
Other languages
English (en)
Other versions
JP6284421B2 (ja
Inventor
森　隆弘
Takahiro Mori
隆弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014097941A priority Critical patent/JP6284421B2/ja
Priority to KR1020150056233A priority patent/KR20150128563A/ko
Priority to US14/705,511 priority patent/US9761714B2/en
Priority to CN201510227526.8A priority patent/CN105895691A/zh
Priority to TW104114615A priority patent/TWI649872B/zh
Publication of JP2015216218A publication Critical patent/JP2015216218A/ja
Priority to US15/665,088 priority patent/US20170330968A1/en
Application granted granted Critical
Publication of JP6284421B2 publication Critical patent/JP6284421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高い耐圧を実現しつつ低いオン抵抗を実現するＬＤＭＯＳを提供する。
【解決手段】フィールド酸化膜ＤＦＯＸが、ゲート電極ＧＥの下部からドレイン領域ＤＲＲに亘って位置している。複数の突出部ＰＰが、ソース領域ＳＯＲ側からドレイン領域ＤＲＲ側に向かってゲート電極ＧＥの側面から突出している。そして複数の突出部ＰＰは、平面視で第２方向（ソース領域ＳＯＲ及びドレイン領域ＤＲＲが並ぶ第１方向に直交する方向）に沿って並べられている。複数の開口ＯＰが、フィールド酸化膜ＤＦＯＸに形成されている。各開口ＯＰは、第１方向から見て互いに隣り合う突出部ＰＰの間に位置している。そして複数の開口ＯＰは、第２方向に沿って複数の突出部ＰＰと交互に並んでいる。開口ＯＰのドレイン領域ＤＲＲ側の縁部は、ドレイン領域ＤＲＲよりもソース領域ＳＯＲ側に位置している。一方、開口ＯＰのソース領域ＳＯＲの縁部は、ゲート電極ＧＥの上記した側面よりもドレイン領域ＤＲＲ側に位置している。
【選択図】図１

Description

本発明は、半導体装置に関し、例えばパワーデバイスに適用可能な技術である。
高電圧及び大電流を制御する電子素子として、現在パワーデバイスが用いられている。そしてパワーデバイスの一つに、ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）がある。ＬＤＭＯＳは、一般に、ゲート電極とドレイン領域が平面視で離間している。そしてゲート電極とドレイン領域の間にはフィールド絶縁膜が形成されている。
そして現在、ＬＤＭＯＳの構造として特許文献１及び非特許文献１に記載の構造が提案されている。特許文献１及び非特許文献１では、ドレイン領域の側面に平面視で櫛歯状に形成されたフィールド絶縁膜がドレイン領域側からゲート電極側に向かって突出している。さらに非特許文献１に記載のＬＤＭＯＳは、ソース領域側からドレイン領域側に向かってゲート電極の側面から突出した複数の突出部を有している。これら複数の突出部は、フィールド絶縁膜の複数の櫛歯それぞれに対応して設けられ、各突出部の少なくとも一部が各フィールド絶縁膜の上に位置している。
米国特許出願公開２０１２／００４３６０８号明細書
J. Jang, K.-H. Cho, D. Jang, M. Kim, C. Yoon, J. Park, H. Oh, C. Kim, H. Ko, K. Lee and S. Yi, "Interdigitated LDMOS", ISPSD 2013 The 25th International Symposium on Power Semiconductor Devices and ICs, LV-P8.
一般に、ＬＤＭＯＳには、高い耐圧及び低いオン抵抗が強く求められる。本発明者は、ゲート電極とドレイン領域の間の耐圧を高くしつつ、ソース領域とドレイン領域の間のオン抵抗を低くする構造を有するＬＤＭＯＳを検討した。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、フィールド絶縁膜が、ゲート電極の下部からドレイン領域に亘って位置している。そして複数の突出部が、ソース領域側からドレイン領域側に向かってゲート電極の側面から突出している。複数の突出部は、平面視で第２方向（ソース領域及びドレイン領域が並ぶ第１方向に直交する方向）に沿って並べられている。さらに複数の開口が、フィールド絶縁膜に形成されている。各開口は、第１方向から見て互いに隣り合う突出部の間に位置している。そして複数の開口は、第２方向に沿って複数の突出部と交互に並んでいる。開口のドレイン領域側の縁部は、ドレイン領域と繋がっており、又はドレイン領域よりもソース領域側に位置している。一方、開口のソース領域の縁部は、ゲート電極の上記した側面よりもドレイン領域側に位置している。
前記一実施の形態によれば、高い耐圧を実現しつつ低いオン抵抗を実現するＬＤＭＯＳが提供される。
実施形態に係る半導体装置を示す平面図である。 図１のＡ−Ａ´断面図である。 図１のＢ−Ｂ´断面図である。 図１のＣ−Ｃ´断面図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 図１〜図４に示した半導体装置を製造する方法を説明するための図である。 （ａ）は、比較例に係る半導体装置において開口の周辺に生じたインパクトイオン化の分布をシミュレーションした結果を示す図であり、（ｂ）は、実施形態に係る半導体装置において開口の周辺に生じたインパクトイオン化の分布をシミュレーションした結果を示す図である。 変形例１に係る半導体装置を示す平面図である。 変形例２に係る半導体装置を示す平面図である。 変形例３に係る半導体装置を示す平面図である。 変形例４に係る半導体装置を示す平面図である。 変形例５に係る半導体装置を示す平面図である。 変形例６に係る半導体装置を示す平面図である。 変形例７に係る半導体装置を示す平面図である。 図２１のＡ−Ａ´断面図である。 図２１のＢ−Ｂ´断面図である。 図２１のＣ−Ｃ´断面図である。 変形例８に係る半導体装置を示す平面図である。 変形例９に係る半導体装置を示す断面図である。 変形例１０に係る半導体装置を示す断面図である。 変形例１１に係る半導体装置を示す断面図である。 変形例１２に係る半導体装置を示す断面図である。 変形例１３に係る半導体装置を示す断面図である。 変形例１４に係る半導体装置を示す断面図である。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、実施形態に係る半導体装置ＳＤを示す平面図である。図２は、図１のＡ−Ａ´断面図である。図３は、図１のＢ−Ｂ´断面図である。図４は、図１のＣ−Ｃ´断面図である。半導体装置ＳＤは、基板ＳＵＢ、エピタキシャル層ＥＰＩ（半導体層）、第１導電型ボディ領域ＰＢＤ（第１導電型領域）、第２導電型ドリフト領域ＮＤＲ（第２導電型領域）、ゲート電極ＧＥ、ソース領域ＳＯＲ、ドレイン領域ＤＲＲ、フィールド酸化膜ＤＦＯＸ（フィールド絶縁膜）、複数の突出部ＰＰ、及び複数の開口ＯＰを備えている。
エピタキシャル層ＥＰＩは、基板ＳＵＢに形成されている。第１導電型ボディ領域ＰＢＤは、エピタキシャル層ＥＰＩに形成されている。第２導電型ドリフト領域ＮＤＲは、エピタキシャル層ＥＰＩに形成されている。そして第２導電型ドリフト領域ＮＤＲは、平面視で第１方向（図中ｘ軸方向）に第１導電型ボディ領域ＰＢＤと並んで配置されている。ゲート電極ＧＥは、エピタキシャル層ＥＰＩ上に位置している。またゲート電極ＧＥは、平面視で第１導電型ボディ領域ＰＢＤから第２導電型ドリフト領域ＮＤＲにかけて形成されている。さらにゲート電極ＧＥは、平面視で第１方向と直交する第２方向（図中ｘ軸方向と直交するｚ軸方向）に延伸している。ソース領域ＳＯＲは、第１導電型ボディ領域ＰＢＤに形成されている。ドレイン領域ＤＲＲは、第２導電型ドリフト領域ＮＤＲに形成されている。そしてドレイン領域ＤＲＲは平面視でゲート電極ＧＥから離間している。フィールド酸化膜ＤＦＯＸは、第２導電型ドリフト領域ＮＤＲの表層に形成されている。そしてフィールド酸化膜ＤＦＯＸは、ゲート電極ＧＥの下部からドレイン領域ＤＲＲに亘って位置している。複数の突出部ＰＰは、ソース領域ＳＯＲ側からドレイン領域ＤＲＲ側に向かってゲート電極ＧＥの側面から突出している。そして複数の突出部ＰＰは、平面視で第２方向に沿って並べられている。複数の開口ＯＰは、フィールド酸化膜ＤＦＯＸに形成されている。各開口ＯＰは、第１方向から見て互いに隣り合う突出部ＰＰの間に位置している。そして複数の開口ＯＰは、第２方向に沿って複数の突出部ＰＰと交互に並んでいる。開口ＯＰのドレイン領域ＤＲＲ側の縁部は、ドレイン領域ＤＲＲよりもソース領域ＳＯＲ側に位置している。一方、開口ＯＰのソース領域ＳＯＲの縁部は、ゲート電極ＧＥの上記した側面よりもドレイン領域ＤＲＲ側に位置している。以下、詳細に説明する。
なお、第１導電型及び第２導電型は、互いの導電型が反対であればｐ型及びｎ型のいずれであってもよい。以下、第１導電型はｐ型であり、第２導電型はｎ型であるとして説明する。
基板ＳＵＢは、半導体基板ＳＳＵＢ、エピタキシャル層ＥＰＩ、及び第２導電型埋込領域ＮＢＬを含んでいる。エピタキシャル層ＥＰＩは、半導体基板ＳＳＵＢ上に形成されている。本実施形態においてエピタキシャル層ＥＰＩの導電型は、第１導電型（ｐ型）である。そして第２導電型埋込領域ＮＢＬは、半導体基板ＳＳＵＢとエピタキシャル層ＥＰＩの間に埋め込まれている。なお、半導体基板ＳＳＵＢは、例えば、ｐ型シリコン基板である。
基板ＳＵＢは、例えば、次のようにして製造される。まず、半導体基板ＳＳＵＢの表面に不純物を注入する。次いで、半導体基板ＳＳＵＢを加熱する。これにより、上記した不純物が半導体基板ＳＳＵＢの内部に拡散する。次いで、エピタキシャル成長により半導体基板ＳＳＵＢ上にエピタキシャル層ＥＰＩを形成する。次いで、半導体基板ＳＳＵＢ及びエピタキシャル層ＥＰＩを加熱する。これにより、半導体基板ＳＳＵＢの上記した不純物の一部がエピタキシャル層ＥＰＩに拡散する。このようにして、半導体基板ＳＳＵＢからエピタキシャル層ＥＰＩにかけて第２導電型埋込領域ＮＢＬが形成される。
エピタキシャル層ＥＰＩの表層には、フィールド酸化膜ＦＯＸ（素子間分離層）が部分的に形成されている。フィールド酸化膜ＦＯＸは、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）又はＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）により形成されている。フィールド酸化膜ＦＯＸは、素子（本実施形態では、ＬＤＭＯＳ）が形成される領域を囲み、この領域を外部の領域から隔離する。さらにフィールド酸化膜ＦＯＸの一部は、第２導電型ドリフト領域ＮＤＲにおいて、フィールド酸化膜ＤＦＯＸとなっている。
エピタキシャル層ＥＰＩには、第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲが形成されている。本図に示す例では、第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲは、平面視で第１方向（図中ｘ軸方向）に間隔を置いて互いに対向している。ただし、第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲは平面視で接していてもよい。
エピタキシャル層ＥＰＩの表面上では、平面視で第１導電型ボディ領域ＰＢＤから第２導電型ドリフト領域ＮＤＲにかけてゲート電極ＧＥが形成されている。そしてゲート電極ＧＥは、平面視で第２方向（図中ｚ軸方向）に延伸している。ゲート電極ＧＥは、例えば、ポリシリコンにより形成されている。
ゲート電極ＧＥには、複数の突出部ＰＰが形成されている。そして突出部ＰＰはゲート電極ＧＥと一体に形成されている。これにより、突出部ＰＰには、ゲート電極ＧＥと同じ電圧を印加することができる。具体的には、突出部ＰＰは、第１導電型ボディ領域ＰＢＤ側から第２導電型ドリフト領域ＮＤＲ側に向かってゲート電極ＧＥの側面から突出している。そしてこれら複数の突出部ＰＰは、平面視で第２方向（図中ｚ軸方向）に沿って等間隔に並んでいる。ただし、互いに隣り合う突出部ＰＰの間隔は、領域によって異なっていてもよい。
なお、ゲート電極ＧＥ及び突出部ＰＰの側面には、サイドウォールＳＷが形成されている。サイドウォールＳＷは、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、若しくはシリコン酸窒化膜（ＳｉＯＮ）、又はこれらの積層膜によって形成されている。
第１導電型ボディ領域ＰＢＤには、ＬＤＳ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｓｏｕｒｃｅ）領域ＬＤＳ、ソース領域ＳＯＲ、及びボディコンタクト領域ＢＣＲが形成されている。ＬＤＳ領域ＬＤＳは、第２導電型（ｎ型）領域である。ソース領域ＳＯＲは、ｎ＋領域（第２導電型領域）であり、不純物濃度がＬＤＳ領域ＬＤＳよりも高い。ボディコンタクト領域ＢＣＲは、ｐ＋領域（第１導電型領域）であり、不純物濃度が第１導電型ボディ領域ＰＢＤよりも高い。
ＬＤＳ領域ＬＤＳ、ソース領域ＳＯＲ、及びボディコンタクト領域ＢＣＲは、第２導電型ドリフト領域ＮＤＲ側から第１導電型ボディ領域ＰＢＤ側に向かう方向にこの順に並び、互いに隣り合っている。そしてＬＤＳ領域ＬＤＳ、ソース領域ＳＯＲ、及びボディコンタクト領域ＢＣＲは、平面視で第２方向（図中ｚ軸方向）に延伸している。
より具体的には、ＬＤＳ領域ＬＤＳは、ゲート電極ＧＥの第１導電型ボディ領域ＰＢＤ側の側面と平面視で隣り合っており、サイドウォールＳＷの下に位置している。なお、ＬＤＳ領域ＬＤＳは、一部がゲート電極ＧＥと平面視で重なる領域まで延伸していてもよい。ソース領域ＳＯＲは、ゲート電極ＧＥの第１導電型ボディ領域ＰＢＤ側のサイドウォールＳＷと平面視で隣り合っている。ボディコンタクト領域ＢＣＲは、平面視でソース領域ＳＯＲを介してＬＤＳ領域ＬＤＳと対向している。そしてボディコンタクト領域ＢＣＲを介してソース領域ＳＯＲの反対側では、フィールド酸化膜ＦＯＸが第２方向（図中ｚ軸方向）に延伸している。このフィールド酸化膜ＦＯＸは、ボディコンタクト領域ＢＣＲと接している。
第２導電型ドリフト領域ＮＤＲには、ドレイン領域ＤＲＲが形成されている。ドレイン領域ＤＲＲは、ｎ＋領域（第２導電型領域）であり、不純物濃度が第２導電型ドリフト領域ＮＤＲよりも高い。ドレイン領域ＤＲＲは、平面視で第２方向（図中ｚ軸方向）に延伸している。さらにドレイン領域ＤＲＲは、平面視でゲート電極ＧＥから第１方向（図中ｘ軸方向）に離間している。
より具体的には、第２導電型ドリフト領域ＮＤＲにはフィールド酸化膜ＦＯＸが形成されている。そして複数の突出部ＰＰを介してゲート電極ＧＥの反対側には、このフィールド酸化膜ＦＯＸを基板ＳＵＢの厚さ方向に貫通する開口が第２方向（図中ｚ軸方向）に延伸している。そしてドレイン領域ＤＲＲは、上記した開口が形成されている領域に位置している。
第２導電型ドリフト領域ＮＤＲには、ゲート電極ＧＥの下部からドレイン領域ＤＲＲに亘ってフィールド酸化膜ＤＦＯＸ（フィールド酸化膜ＦＯＸの一部）が形成されている。なお、フィールド酸化膜ＤＦＯＸの底部は、ドレイン領域ＤＲＲの底部よりも深い場所に位置している。
フィールド酸化膜ＤＦＯＸ上には、ゲート電極ＧＥの突出部ＰＰが位置するようになっている。そして突出部ＰＰには、ゲート電極ＧＥと同じ電圧が印加される。これにより、突出部ＰＰはフィールドプレートとして機能する。言い換えると、ゲート電極ＧＥとドレイン領域ＤＲＲの間の電界が突出部ＰＰとドレイン領域ＤＲＲの間にも形成されるようになる。これにより、ゲート電極ＧＥのドレイン領域ＤＲＲ側の縁部に電界が集中することが抑制される。このようにして、ゲート電極ＧＥとドレイン領域ＤＲＲ側の耐圧が高いものになる。
ゲート電極ＧＥとエピタキシャル層ＥＰＩの間には、ゲート絶縁膜ＧＩが形成されている。言い換えると、ゲート絶縁膜ＧＩは、第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲを跨るように形成されている。ゲート絶縁膜ＧＩは、例えば、シリコン酸化膜（ＳｉＯ２）により形成されている。
フィールド酸化膜ＤＦＯＸには、複数の開口ＯＰが形成されている。開口ＯＰはフィールド酸化膜ＤＦＯＸを基板ＳＵＢの厚さ方向に貫通している。開口ＯＰには、フィールド酸化膜ＤＦＯＸが形成されておらず、第２導電型ドリフト領域ＮＤＲが位置している。本図に示す例では、開口ＯＰの平面形状は矩形である。ただし開口ＯＰの平面形状はこれに限定されるものではない。
複数の開口ＯＰは、第２方向（図中ｚ軸方向）に沿って複数の突出部ＰＰと交互に並んでいる。そして開口ＯＰのドレイン領域ＤＲＲ側の縁部は、ドレイン領域ＤＲＲよりもソース領域ＳＯＲ側に位置している。一方、開口ＯＰのソース領域ＳＯＲ側の縁部は、ゲート電極ＧＥのドレイン領域ＤＲＲ側の側面（突出部ＰＰが形成されている側面）よりもドレイン領域ＤＲＲ側に位置している。言い換えると、開口ＯＰは、ソース領域ＳＯＲ側の縁部もドレイン領域ＤＲＲ側の縁部もフィールド酸化膜ＤＦＯＸを貫かないようになっている。この場合、ゲート電極ＧＥは、ドレイン領域ＤＲＲ側の縁部の全体がフィールド酸化膜ＤＦＯＸに乗り上げるようになる。なお、本図に示す例では、開口ＯＰのドレイン領域ＤＲＲ側の縁部は、突出部ＰＰの先端よりもソース領域ＳＯＲ側に位置している。
なお、開口ＯＰは、複数の突出部ＰＰを跨って形成されたシリサイドブロック膜ＳＢ（例えば、シリコン酸化膜（ＳｉＯ２））によって覆われている。また第２導電型ドリフト領域ＮＤＲの表面のうち開口ＯＰが形成されている領域の表面には、不純物が高濃度にドープされた領域（例えば、ドレイン領域ＤＲＲのような領域）が形成されていない。
ソース領域ＳＯＲ、ボディコンタクト領域ＢＣＲ及びドレイン領域ＤＲＲの表面には、シリサイド膜ＳＬＤ１が形成されている。同様に、ゲート電極ＧＥの表面には、シリサイド膜ＳＬＤ２が形成されている。シリサイド膜ＳＬＤ１，ＳＬＤ２は、例えばニッケル（Ｎｉ）により形成されている。なお、開口ＯＰはシリサイドブロック膜ＳＢによって覆われている。これより、第２導電型ドリフト領域ＮＤＲの表面のうち開口ＯＰが形成されている領域の表面には、シリサイド膜が形成されていない。
基板ＳＵＢの表面上には、層間絶縁膜ＩＬＤ１が設けられている。層間絶縁膜ＩＬＤ１は、基板ＳＵＢの表面（例えば、ゲート電極ＧＥ）を覆っている。ボディコンタクト領域ＢＣＲ、ソース領域ＳＯＲ、及びドレイン領域ＤＲＲには、それぞれ、複数のコンタクトＢＣＴＣ、複数のコンタクトＳＣＴＣ、及び複数のコンタクトＤＣＴＣが接続している。これらのコンタクトＢＣＴＣ，ＳＣＴＣ，ＤＣＴＣは、層間絶縁膜ＩＬＤ１を貫通する接続孔に形成されている。
複数のコンタクトＢＣＴＣは、平面視で第２方向（図中ｚ軸方向）に沿って一列に並んでいる。同様に、複数のコンタクトＳＣＴＣも平面視で第２方向に沿って一列に並び、複数のコンタクトＤＣＴＣも平面視で第２方向に沿って一列に並んでいる。さらに各コンタクトＢＣＴＣ，ＳＣＴＣ，ＤＣＴＣは、開口ＯＰ又は突出部ＰＰとともに、第１方向（図中ｘ軸方向）に沿って一列に並んでいる。そしてコンタクトＢＣＴＣ，ＳＣＴＣ，ＤＣＴＣ及び突出部ＰＰが第１方向に沿って並んだ一列が、コンタクトＢＣＴＣ，ＳＣＴＣ，ＤＣＴＣ及び開口ＯＰが第１方向に沿って並んだ一列と交互に繰り返して第２方向に沿って設けられるようになっている。
次に、図１〜図４に示した半導体装置ＳＤの製造方法について説明する。図５〜図１３は、図１〜図４に示した半導体装置ＳＤを製造する方法を説明するための図である。
まず、図５に示すように、基板ＳＵＢ（エピタキシャル層ＥＰＩ）の表面に第１導電型ボディ領域ＰＢＤ及び第２導電型ドリフト領域ＮＤＲを、例えばイオン注入により形成する。なお、基板ＳＵＢの製造方法は、上記したとおりである。
次いで、図６に示すように、エピタキシャル層ＥＰＩの表層にフィールド酸化膜ＦＯＸをＳＴＩにより形成する。フィールド酸化膜ＦＯＸは、素子（本実施形態ではＬＤＭＯＳ）が形成される領域を外部の領域から隔離するとともに、第２導電型ドリフト領域ＮＤＲの一部の領域ではフィールド酸化膜ＤＦＯＸとなる。さらにこの場合、フィールド酸化膜ＤＦＯＸの開口ＯＰが形成される領域には、ＳＴＩのための溝を形成しない。これにより、この領域にはフィールド酸化膜ＦＯＸが形成されないようになる。このため、フィールド酸化膜ＤＦＯＸは開口ＯＰを有するようになる。
次いで、図７に示すように、基板ＳＵＢの表面上に絶縁膜ＧＩ１及びポリシリコン膜ＰＳをこの順に形成する。絶縁膜ＧＩ１は、ゲート絶縁膜ＧＩになる絶縁膜である。ポリシリコン膜ＰＳは、ゲート電極ＧＥ及び突出部ＰＰとなる導電膜である。次いで、ポリシリコン膜ＰＳに不純物を注入する。
次いで、図８に示すように、絶縁膜ＧＩ１及びポリシリコン膜ＰＳをパターニングする。これにより、ゲート絶縁膜ＧＩ、ゲート電極ＧＥ、及び複数の突出部ＰＰが形成される。
次いで、図９に示すように、レジスト膜ＲＳ１をエピタキシャル層ＥＰＩの表面上に形成する。レジスト膜ＲＳ１は、複数の突出部ＰＰを跨って開口ＯＰを覆っている。次いで、エピタキシャル層ＥＰＩに第２導電型の不純物（例えば、リン（Ｐ））を注入する。これにより、ゲート電極ＧＥ及びレジスト膜ＲＳ１をマスクとして、ＬＤＳ領域ＬＤＳ（第２導電型領域）が形成される。
次いで、図１０に示すように、ゲート電極ＧＥ及び突出部ＰＰの側面にサイドウォールＳＷを形成する。具体的には、ゲート電極ＧＥ及び突出部ＰＰを覆う絶縁膜を形成する。次いで、この絶縁膜をエッチバックする。これにより、サイドウォールＳＷが形成される。
次いで、図１１に示すように、レジスト膜ＲＳ２をエピタキシャル層ＥＰＩの表面上に形成する。レジスト膜ＲＳ２は、複数の突出部ＰＰを跨いで開口ＯＰを覆っている。さらにレジスト膜ＲＳ２は、後の工程でボディコンタクト領域ＢＣＲが形成される領域も覆っている。次いで、エピタキシャル層ＥＰＩに第２導電型の不純物（例えば、リン（Ｐ））を注入する。これにより、ゲート電極ＧＥ及びレジスト膜ＲＳ２をマスクとして、ソース領域ＳＯＲ及びドレイン領域ＤＲＲが形成される。
次いで、図１２に示すように、レジスト膜ＲＳ３をエピタキシャル層ＥＰＩの表面上に形成する。レジスト膜ＲＳ３は、第２導電型ドリフト領域ＮＤＲ（開口ＯＰを含む。）、ゲート電極ＧＥ、及びソース領域ＳＯＲを覆っている。次いで、エピタキシャル層ＥＰＩに第１導電型の不純物（例えば、ホウ素（Ｂ））を注入する。これにより、レジスト膜ＲＳ３をマスクとして、ボディコンタクト領域ＢＣＲが形成される。
次いで、図１３に示すように、シリサイドブロック膜ＳＢを形成する。シリサイドブロック膜ＳＢは、複数の突出部ＰＰを跨って開口ＯＰを覆っている。次いで、基板ＳＵＢの表面に金属膜（例えば、ニッケル（Ｎｉ））を形成する。次いで、基板ＳＵＢを加熱する。これにより、シリサイド膜ＳＬＤ１，ＳＬＤ２が形成される。なおこの場合、シリサイドブロック膜ＳＢによって覆われている領域（つまり、開口ＯＰが形成されている領域）には、シリサイド膜は形成されない。
次いで、基板ＳＵＢの上に層間絶縁膜ＩＬＤ１を形成する。次いで、層間絶縁膜ＩＬＤ１に接続孔を形成する。次いで、接続孔にコンタクトＢＣＴＣ，ＳＣＴＣ，ＤＣＴＣを形成する。このようにして半導体装置ＳＤが製造される。
次に、本実施形態の作用及び効果について説明する。本実施形態では、フィールド酸化膜ＤＦＯＸに開口ＯＰが形成されている。これにより、ソース領域ＳＯＲとドレイン領域ＤＲＲの間のオン抵抗を低いものにすることができる。さらに本実施形態では、開口ＯＰのソース領域ＳＯＲ側の縁部が平面視でゲート電極ＧＥのドレイン領域ＤＲＲ側の側面よりもドレイン領域ＤＲＲ側に位置している。これにより、ゲート電極ＧＥとドレイン領域ＤＲＲの間の耐圧を高いものにすることができる。
具体的には、フィールド酸化膜ＤＦＯＸに開口ＯＰが形成されている場合、開口ＯＰが形成された領域分だけ第２導電型ドリフト領域ＮＤＲにはキャリアのパスが増えることになる。これにより、上記したオン抵抗が小さいものになる。
一方、上記した高耐圧については、図１４を用いて説明する。本図（ａ）は、比較例に係る半導体装置ＳＤにおいて開口ＯＰの周辺に生じたインパクトイオン化の分布をシミュレーションした結果を示す図である。本図（ｂ）は、本実施形態に係る半導体装置ＳＤにおいて開口ＯＰの周辺に生じたインパクトイオン化の分布をシミュレーションした結果を示す図である。比較例に係る半導体装置ＳＤは、開口ＯＰのソース領域ＳＯＲ側の縁部及びドレイン領域ＤＲＲ側の縁部が第１方向（図中ｘ軸方向）にフィールド酸化膜ＤＦＯＸを貫いている点を除いて、本実施形態に係る半導体装置ＳＤと同様の構成である。なお、説明のため、本図は、基板ＳＵＢ（第２導電型ドリフト領域ＮＤＲ）からフィールド酸化膜ＤＦＯＸを取り除いた状態を示している。言い換えると、本図は、ＳＴＩのための溝（溝ＴＲＥ）が基板ＳＵＢの表面に形成されている状態を示している。
比較例（本図（ａ））では、インパクトイオン化が、溝ＴＲＥの底面のソース領域ＳＯＲ側の縁部（図中α部分）、平面視でα部分に比してソース領域ＳＯＲ側に位置し、かつ互いに隣り合う溝ＴＲＥの間の領域のうち基板ＳＵＢの表面側でフィールド酸化膜ＤＦＯＸに接している部分（図中β部分）、及び平面視でα部分に比してドレイン領域ＤＲＲ側に位置し、かつ互いに隣り合う溝ＴＲＥの間の領域のうち基板ＳＵＢの表面側でフィールド酸化膜ＤＦＯＸに接している部分（図中γ部分）で発生している。これに対して本実施形態（本図（ｂ））では、インパクトイオン化が、上記したα部分（溝ＴＲＥの底面のソース領域ＳＯＲ側の縁部）でしか発生していない。このように本実施形態では、比較例ではインパクトイオン化を防ぐことができていない領域（例えば、上記したβ部分及びγ部分）でインパクトイオン化を防ぐことができている。このため、本実施形態では上記した耐圧を高いものにすることができるといえる。
（変形例１）
図１５は、変形例１に係る半導体装置ＳＤを示す平面図であり、実施形態の図１に対応する。本変形例に係る半導体装置ＳＤは、開口ＯＰのドレイン領域ＤＲＲ側の縁部がドレイン領域ＤＲＲと繋がっている点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。言い換えると、本変形例では、開口ＯＰのドレイン領域ＤＲＲの縁部がフィールド酸化膜ＤＦＯＸを貫いてドレイン領域ＤＲＲに達している。本変形例においても、ゲート電極ＧＥは、ドレイン領域ＤＲＲ側の縁部の全体がフィールド酸化膜ＤＦＯＸに乗り上げるようになる。このため、本変形例においても実施形態と同様の効果を得ることができると考えられる。
（変形例２）
図１６は、変形例２に係る半導体装置ＳＤを示す平面図であり、実施形態の図１に対応する。本変形例に係る半導体装置ＳＤは、以下の点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。
本変形例では、実施形態と同様にして、開口ＯＰのドレイン領域ＤＲＲ側の縁部がドレイン領域ＤＲＲよりもソース領域ＳＯＲ側に位置している。言い換えると、開口ＯＰのドレイン領域ＤＲＲ側では、フィールド酸化膜ＤＦＯＸの一部がドレイン領域ＤＲＲに沿って第２方向（図中ｚ軸方向）に延伸している。そしてフィールド酸化膜ＤＦＯＸの当該一部が延伸している領域の上方には、導電膜ＣＦ１が形成されている。導電膜ＣＦ１は、平面視で開口ＯＰに比してドレイン領域ＤＲＲ側に位置し、互いに隣り合う突出部ＰＰを繋げている。具体的には、導電膜ＣＦ１は、ゲート電極ＧＥ及び突出部ＰＰと一体に形成されている。言い換えると、導電膜ＣＦ１は、パターニングによってゲート電極ＧＥ及び突出部ＰＰと同時に形成されている。
本変形例によれば、導電膜ＣＦ１がフィールドプレートとして機能する。具体的には、導電膜ＣＦ１には、ゲート電極ＧＥと同じ電圧が印加される。この場合、ゲート電極ＧＥのドレイン領域ＤＲＲ側の端部に電界が集中することを抑制することができる。これにより、高い耐圧を実現することができる。
（変形例３）
図１７は、変形例３に係る半導体装置ＳＤを示す平面図であり、実施形態の図１に対応する。本変形例に係る半導体装置ＳＤは、以下の点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。
本変形例では、開口ＯＰの平面形状の第２方向（図中ｚ軸方向）の幅が領域によって異なっている。具体的には、開口ＯＰは、幅狭部ＯＮＲ１（開口ソース側部）、幅広部ＯＷＤ（開口第１隣接部及び開口第２隣接部）、及び幅狭部ＯＮＲ２（開口ドレイン側部）からなる。幅狭部ＯＮＲ１、幅広部ＯＷＤ、及び幅狭部ＯＮＲ２は、ソース領域ＳＯＲ側からドレイン領域ＤＲＲ側に向かってこの順に並び、互いに隣り合っている。そして幅狭部ＯＮＲ１，ＯＮＲ２は、幅広部ＯＷＤよりも第２方向に狭い幅を有している。なお、このような開口ＯＰの平面形状は、フィールド酸化膜ＤＦＯＸを形成する際のＳＴＩの溝の平面形状の制御によって実現することができる。
開口ＯＰの幅が狭い場合、ゲート電極ＧＥ及びドレイン領域ＤＲＲの間の耐圧が高くすることができる一方で、ゲート電極ＧＥ及びドレイン領域ＤＲＲの間のオン抵抗が高くなると考えられる。これに対して開口ＯＰの幅が広い場合、上記したオン抵抗を低くすることができる一方で、上記した耐圧は低いものになると考えられる。このように高い耐圧を高及び低いオン抵抗は、開口ＯＰの幅の広さに関してトレードオフの関係にある。これに対して本変形例では、開口ＯＰの幅を部分的に狭くしている。このため、高い耐圧及び低いオン抵抗の両者を同時に実現することができると考えられる。
なお、本図に示す例では、幅広部ＯＷＤの第２方向（図中ｚ軸方向）の幅は一定であるが、幅広部ＯＷＤの平面形状は本図に示す例に限定されるものではない。幅広部ＯＷＤは、幅狭部ＯＮＲ１と隣り合っている部分（開口第１隣接部）が幅狭部ＯＮＲ１よりも広く、かつ幅狭部ＯＮＲ２と隣り合っている部分（開口第２隣接部）が幅狭部ＯＮＲ２よりも広ければ、本図に示す例と異なる平面形状を有することができる。例えば、幅広部ＯＷＤは、開口第１隣接部及び開口第２隣接部の間で開口第１隣接部及び開口第２隣接部よりも広い幅を有していてもよいし、又は開口第１隣接部及び開口第２隣接部の間で幅狭部ＯＮＲ１及び幅狭部ＯＮＲ２よりも狭い幅を有していてもよい。
（変形例４）
図１８は、変形例４に係る半導体装置ＳＤを示す平面図であり、変形例３の図１７に対応する。本変形例に係る半導体装置ＳＤは、以下の点を除いて、変形例３に係る半導体装置ＳＤと同様の構成である。
本変形例では、突出部ＰＰの第２方向（図中ｚ軸方向）の幅が領域によって異なっている。具体的には、突出部ＰＰは、幅広部ＰＷＤ１（突出ソース側部）及び幅狭部ＰＮＲ（突出第１隣接部）からなる。幅広部ＰＷＤ１及び幅狭部ＰＮＲは、ソース領域ＳＯＲ側からドレイン領域ＤＲＲ側に向かってこの順に並び、互いに隣り合っている。幅広部ＰＷＤ１は、開口ＯＰの幅広部ＯＷＤに比してソース領域ＳＯＲ側に位置している。そして幅広部ＰＷＤ１は、幅狭部ＰＮＲに比して第２方向に広い幅を有している。より詳細には、突出部ＰＰは、幅広部ＰＷＤ１から幅狭部ＰＮＲにかけての側面の形状が平面視で開口ＯＰの幅狭部ＯＮＲ１から幅広部ＯＷＤにかけての側面の形状に沿ったものとなっている。
本変形例によれば、突出部ＰＰの根元（幅広部ＰＷＤ１）の幅が部分的に広くなっている。これにより、突出部ＰＰの根元での電界集中をより緩和することができる。
なお、本図に示す例では、幅狭部ＰＮＲの第２方向（図中ｚ軸方向）の幅は一定であるが、幅狭部ＰＮＲの平面形状は本図に示す例に限定されるものではない。幅狭部ＰＮＲは、幅広部ＰＷＤ１と隣り合っている部分（突出第１隣接部）が幅広部ＰＷＤ１よりも狭ければ、本図に示す例と異なる平面形状を有することができる。例えば、幅狭部ＰＮＲは、突出第１隣接部よりもドレイン領域ＤＲＲ側で突出第１隣接部よりも狭い幅を有していてもよいし、又は突出第１隣接部よりもドレイン領域ＤＲＲ側で幅広部ＰＷＤ１よりも広い幅を有していてもよい。
（変形例５）
図１９は、変形例５に係る半導体装置ＳＤを示す平面図であり、変形例４の図１８に対応する。本変形例に係る半導体装置ＳＤは、以下の点を除いて、変形例４に係る半導体装置ＳＤと同様の構成である。
本変形例でも、突出部ＰＰの第２方向（図中ｚ軸方向）の幅が領域によって異なっている。具体的には、突出部ＰＰは、幅広部ＰＷＤ１（突出ソース側部）、幅狭部ＰＮＲ（突出第１隣接部及び突出第２隣接部）、及び幅広部ＰＷＤ２（突出ドレイン側部）からなる。幅広部ＰＷＤ１、幅狭部ＰＮＲ、及び幅広部ＰＷＤ２は、ソース領域ＳＯＲ側からドレイン領域ＤＲＲ側に向かってこの順に並び、互いに隣り合っている。幅広部ＰＷＤ１は、開口ＯＰの幅広部ＯＷＤに比してソース領域ＳＯＲ側に位置している。一方、幅広部ＰＷＤ２は、開口ＯＰの幅広部ＯＷＤに比してドレイン領域ＤＲＲ側に位置している。そして幅広部ＰＷＤ１は、幅狭部ＰＮＲに比して第２方向に広い幅を有している。一方、幅広部ＰＷＤ２も、幅狭部ＰＮＲに比して第２方向に広い幅を有している。詳細には、突出部ＰＰは、幅広部ＰＷＤ１から幅狭部ＰＮＲを介して幅広部ＰＷＤ２にかけての側面の形状が平面視で開口ＯＰの幅狭部ＯＮＲ１から幅広部ＯＷＤを介して幅狭部ＯＮＲ２にかけての側面の形状に沿ったものとなっている。
本変形例によれば、突出部ＰＰの先端（幅広部ＰＷＤ２）の幅が部分的に広くなっている。これにより、突出部ＰＰの先端での電界集中をより緩和することができる。
なお、本図に示す例では、幅狭部ＰＮＲの第２方向（図中ｚ軸方向）の幅は一定であるが、幅狭部ＰＮＲの平面形状は本図に示す例に限定されるものではない。幅狭部ＰＮＲは、幅広部ＰＷＤ１と隣り合っている部分（突出第１隣接部）が幅広部ＰＷＤ１よりも狭く、かつ幅広部ＰＷＤ２と隣り合っている部分（突出第２隣接部）が幅広部ＰＷＤ２よりも狭ければ、本図に示す例と異なる平面形状を有することができる。例えば、幅狭部ＰＮＲは、突出第１隣接部及び突出第２隣接部の間で突出第１隣接部及び突出第２隣接部よりも狭い幅を有していてもよいし、又は突出第１隣接部及び突出第２隣接部の間で幅広部ＰＷＤ１及び幅広部ＰＷＤ２よりも広い幅を有していてもよい。
（変形例６）
図２０は、変形例６に係る半導体装置ＳＤを示す平面図であり、変形例５の図１９に対応する。本変形例に係る半導体装置ＳＤは、以下の点を除いて、変形例５に係る半導体装置ＳＤと同様の構成である。
本変形例では、変形例２（図１６）と同様にして、開口ＯＰのドレイン領域ＤＲＲ側の縁部がドレイン領域ＤＲＲよりもソース領域ＳＯＲ側に位置している。言い換えると、開口ＯＰのドレイン領域ＤＲＲ側では、フィールド酸化膜ＤＦＯＸの一部がドレイン領域ＤＲＲに沿って第２方向（図中ｚ軸方向）に延伸している。そしてフィールド酸化膜ＤＦＯＸの当該一部が延伸している領域の上方には、導電膜ＣＦ１が形成されている。導電膜ＣＦ１は、平面視で開口ＯＰに比してドレイン領域ＤＲＲ側に位置し、互いに隣り合う突出部ＰＰを繋げている。具体的には、導電膜ＣＦ１は、ゲート電極ＧＥ及び突出部ＰＰと一体に形成されている。言い換えると、導電膜ＣＦ１は、パターニングによってゲート電極ＧＥ及び突出部ＰＰと同時に形成されている。導電膜ＣＦ１は、変形例２と同様、フィールドプレートとして機能する。これにより、高い耐圧を実現することができる。
（変形例７）
図２１は、変形例７に係る半導体装置ＳＤを示す平面図であり、実施形態の図１に対応する。図２２は、図２１のＡ−Ａ´断面図であり、実施形態の図２に対応する。図２３は、図２１のＢ−Ｂ´断面図であり、実施形態の図３に対応する。図２４は、図２１のＣ−Ｃ´断面図であり、実施形態の図４に対応する。本変形例に係る半導体装置ＳＤは、以下の点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。
本変形例では、層間絶縁膜ＩＬＤ１を介してゲート電極ＧＥ及び突出部ＰＰの上方に導体パターンＣＰが位置している。導体パターンＣＰは、層間絶縁膜ＩＬＤ１の直上の層間絶縁膜（層間絶縁膜ＩＬＤ２）によって覆われており、層間絶縁膜ＩＬＤ１の表面上に位置している。導体パターンＣＰは、例えば、層間絶縁膜ＩＬＤ２に形成される配線（本図では不図示）と同じ材料（例えば、アルミニウム）により形成されている。そして導体パターンＣＰはコンタクトＳＣＴＣを介してソース領域ＳＯＲと電気的に接続している。これにより、導体パターンＣＰにはソース領域ＳＯＲと同じ電圧（例えば、接地電位）が印加されている。そして導体パターンＣＰは、延伸部ＣＰ１（導体延伸部）及び複数の突出部ＣＰ２（導体突出部）を含んでいる。なお本図では、説明のため、コンタクトＤＣＴＣ（ドレイン領域ＤＲＲに接続しているコンタクト）に接続する配線は図示していない。実際には、層間絶縁膜ＩＬＤ２にはコンタクトＤＣＴＣと接続する配線が形成されている。
延伸部ＣＰ１は、ゲート電極ＧＥの上方に位置している。そして延伸部ＣＰ１は、平面視で第２方向（図中ｚ軸方向）に延伸している。複数の突出部ＣＰ２は、平面視でソース領域ＳＯＲ側からドレイン領域ＤＲＲ側に向かって延伸部ＣＰ１の側面から突出している。本図に示す例では、突出部ＣＰ２の先端は、平面視でドレイン領域ＤＲＲに比してソース領域ＳＯＲ側に位置している。そして複数の突出部ＣＰ２は、ゲート電極ＧＥの複数の突出部ＰＰそれぞれに対応して設けられている。さらに複数の突出部ＣＰ２は、平面視第２方向に沿って並べられている。そして延伸部ＣＰ１及び複数の突出部ＣＰ２は、平面視でゲート電極ＧＥのドレイン領域ＤＲＲ側及び複数の突出部ＰＰを内側に含んでいる。言い換えると、延伸部ＣＰ１及び複数の突出部ＣＰ２のドレイン領域ＤＲＲ側の平面形状がゲート電極ＧＥのドレイン領域ＤＲＲ側及び複数の突出部ＰＰの平面形状に沿ったものとなっている。
なお、本図に示す例では、導体パターンＣＰは、配線層の最下層の層間絶縁膜（層間絶縁膜ＩＬＤ１）の直上の層間絶縁膜（層間絶縁膜ＩＬＤ２）に形成されている。ただし、導体パターンＣＰが形成される層間絶縁膜は本図に示す例（層間絶縁膜ＩＬＤ２）に限定されるものではない。例えば、導体パターンＣＰは、層間絶縁膜ＩＬＤ２よりも上側の層間絶縁膜に形成してもよい。この場合、導体パターンＣＰの下側に位置する層間絶縁膜は、平面視で導体パターンＣＰと重なる領域に配線を有していないことが好ましい。
本変形例によれば、導体パターンＣＰの突出部ＣＰ２もフィールドプレートとして機能する。これにより、ゲート電極ＧＥのドレイン領域ＤＲＲ側の縁部に電界が集中することを抑制することができる。このため、ゲート電極ＧＥ及びドレイン領域ＤＲＲの間の耐圧が高いものとなる。
（変形例８）
図２５は、変形例８に係る半導体装置ＳＤを示す平面図であり、変形例７の図２１に対応する。本変形例に係る半導体装置ＳＤは、以下の点を除いて、変形例７に係る半導体装置ＳＤと同様の構成である。
本変形例では、互いに隣り合う突出部ＣＰ２のドレイン領域ＤＲＲ側の部分が導電膜ＣＦ２によって互いに繋がっている。本図に示す例では、導電膜ＣＦ２は、平面視でドレイン領域ＤＲＲに比してソース領域ＳＯＲ側に位置している。具体的には、導電膜ＣＦ２は、導体パターンＣＰ（延伸部ＣＰ１及び複数の突出部ＣＰ２）と一体に形成されている。言い換えると、導電膜ＣＦ２は、パターニングによって導体パターンＣＰと同時に形成されている。
本変形例によれば、導電膜ＣＦ２がフィールドプレートとして機能する。具体的には、導電膜ＣＦ２には、導体パターンＣＰと同じ電圧（ソース領域ＳＯＲの電位）が印加される。この場合、ゲート電極ＧＥのドレイン領域ＤＲＲ側の端部に電界が集中することを抑制することができる。これにより、高い耐圧を実現することができる。
（変形例９）
図２６は、変形例９に係る半導体装置ＳＤを示す断面図であり、実施形態の図２に対応する。本変形例に係る半導体装置ＳＤは、基板ＳＵＢのエピタキシャル層ＥＰＩの導電型が第２導電型（ｎ型）である点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。本変形例においても、実施形態と同様の効果を得ることができる。
（変形例１０）
図２７は、変形例１０に係る半導体装置ＳＤを示す断面図であり、実施形態の図２に対応する。本変形例に係る半導体装置ＳＤは、実施形態に係る第２導電型埋込領域ＮＢＬに代わって第１導電型埋込領域ＰＢＬが形成されている点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。言い換えると、本変形例では、基板ＳＵＢの埋込領域の導電型が実施形態と反対になっている。本変形例においても、実施形態と同様の効果を得ることができる。
（変形例１１）
図２８は、変形例１１に係る半導体装置ＳＤを示す断面図であり、実施形態の図２に対応する。本変形例に係る半導体装置ＳＤは、基板ＳＵＢがＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。具体的には、本変形例に係る基板ＳＵＢは、半導体基板ＳＳＵＢ、埋込酸化膜ＢＯＸ、及びエピタキシャル層ＥＰＩがこの順に積層している。本変形例においても、実施形態と同様の効果を得ることができる。
（変形例１２）
図２９は、変形例１２に係る半導体装置ＳＤを示す断面図であり、実施形態の図２に対応する。本変形例に係る半導体装置ＳＤは、第１導電型ボディ領域ＰＢＤの下に第１導電型埋込領域ＢＰＢＬが形成されている点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。
詳細には、第１導電型埋込領域ＢＰＢＬは、第１導電型ボディ領域ＰＢＤの底面と接続している。これにより、第１導電型埋込領域ＢＰＢＬには、第１導電型ボディ領域ＰＢＤの電圧が印加される。そして第１導電型埋込領域ＢＰＢＬは、第１導電型埋込領域ＢＰＢＬからドレイン領域ＤＲＲ側に向かって延伸している。そして第１導電型埋込領域ＢＰＢＬのドレイン領域ＤＲＲ側の端部が、平面視でフィールド酸化膜ＤＦＯＸ領域に達している。なお、本図に示す例では、第１導電型埋込領域ＢＰＢＬは、第２導電型ドリフト領域ＮＤＲと接続していない。
本変形例によれば、第１導電型埋込領域ＢＰＢＬによって空乏層が形成される。そして第１導電型埋込領域ＢＰＢＬは、平面視で第２導電型ドリフト領域ＮＤＲにまで達している。このため、第１導電型埋込領域ＢＰＢＬによって形成される空乏層も第２導電型ドリフト領域ＮＤＲ側にまで達するようにすることができる。これにより、ゲート電極ＧＥ及びドレイン領域ＤＲＲの間の耐圧をより高いものにすることができる。
（変形例１３）
図３０は、変形例１３に係る半導体装置ＳＤを示す断面図であり、変形例１２の図２９に対応する。本変形例に係る半導体装置ＳＤは、第１導電型埋込領域ＢＰＢＬのドレイン領域ＤＲＲ側の端部が平面視でドレイン領域ＤＲＲと重なる領域にまで達している点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。本変形例においては、第１導電型埋込領域ＢＰＢＬは、例えば、基板ＳＵＢの全体に形成されている。本変形例によれば、変形例１２と比較して、耐圧をさらに高いものにすることができる。
（変形例１４）
図３１は、変形例１４に係る半導体装置ＳＤを示す断面図であり、変形例１１に係る図２８に対応する。本変形例に係る半導体装置ＳＤは、基板ＳＵＢのエピタキシャル層ＥＰＩの導電型が第２導電型（ｎ型）である点を除いて、変形例１１に係る半導体装置ＳＤと同様の構成である。本変形例においても、変形例１１と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＣＲ ボディコンタクト領域
ＢＣＴＣ コンタクト
ＢＯＸ 埋込酸化膜
ＢＰＢＬ 第１導電型埋込領域
ＣＦ１ 導電膜
ＣＦ２ 導電膜
ＣＰ 導体パターン
ＣＰ１ 延伸部
ＣＰ２ 突出部
ＤＣＴＣ コンタクト
ＤＦＯＸ フィールド酸化膜
ＤＲＲ ドレイン領域
ＥＰＩ エピタキシャル層
ＦＯＸ フィールド酸化膜
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＧＩ１ 絶縁膜
ＩＬＤ１ 層間絶縁膜
ＩＬＤ２ 層間絶縁膜
ＬＤＳ ＬＤＳ領域
ＮＢＬ 第２導電型埋込領域
ＮＤＲ 第２導電型ドリフト領域
ＯＮＲ１ 幅狭部
ＯＮＲ２ 幅狭部
ＯＰ 開口
ＯＷＤ 幅広部
ＰＢＤ 第１導電型ボディ領域
ＰＢＬ 第１導電型埋込領域
ＰＮＲ 幅狭部
ＰＰ 突出部
ＰＳ ポリシリコン膜
ＰＷＤ１ 幅広部
ＰＷＤ２ 幅広部
ＲＳ１ レジスト膜
ＲＳ２ レジスト膜
ＲＳ３ レジスト膜
ＳＢ シリサイドブロック膜
ＳＣＴＣ コンタクト
ＳＤ 半導体装置
ＳＬＤ１ シリサイド膜
ＳＬＤ２ シリサイド膜
ＳＯＲ ソース領域
ＳＳＵＢ 半導体基板
ＳＵＢ 基板
ＳＷ サイドウォール
ＴＲＥ 溝

Claims (8)

  1. 基板と、
    前記基板に形成された半導体層と、
    前記半導体層に形成された第１導電型領域と、
    前記半導体層に形成され、平面視で第１方向に前記第１導電型領域と並んで配置された第２導電型領域と、
    前記半導体層上に位置し、平面視で前記第１導電型領域から前記第２導電型領域にかけて形成され、平面視で前記第１方向と直交する第２方向に延伸しているゲート電極と、
    前記第１導電型領域に形成されたソース領域と、
    前記第２導電型領域に形成され、前記ゲート電極から離間しているドレイン領域と、
    前記第２導電型領域の表層に形成され、前記ゲート電極の下部から前記ドレイン領域に亘って位置しているフィールド絶縁膜と、
    前記ソース領域側から前記ドレイン領域側に向かって前記ゲート電極の側面から突出し、平面視で前記第２方向に沿って並べられた複数の突出部と、
    前記フィールド絶縁膜に形成され、前記第１方向から見て各々が互いに隣り合う前記突出部の間に位置し、前記第２方向に沿って前記複数の突出部と交互に並んだ複数の開口と、
    を備え、
    前記開口は、
    前記ドレイン領域側の縁部が前記ドレイン領域と繋がっており、又は前記ドレイン領域よりも前記ソース領域側に位置しており、
    前記ソース領域側の縁部が前記ゲート電極の前記側面よりも前記ドレイン領域側に位置している半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記開口は、前記ドレイン領域側の縁部が前記ドレイン領域よりも前記ソース領域側に位置しており、
    平面視で前記開口に比して前記ドレイン領域側に位置し、互いに隣り合う前記突出部を繋げている導電膜をさらに備える半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記開口は、
    前記ソース領域側に位置する開口ソース側部と、
    前記開口ソース側部に比して前記ドレイン領域側で前記開口ソース側部に隣り合う開口第１隣接部と、
    前記ドレイン領域側に位置する開口ドレイン側部と、
    前記開口ドレイン側部に比して前記ソース領域側で前記開口ドレイン側部に隣り合う開口第２隣接部と、
    を含み、
    前記開口ソース側部が前記開口第１隣接部よりも前記第２方向に狭い幅を有しており、
    前記開口ドレイン側部が前記開口第２隣接部よりも前記第２方向に狭い幅を有している半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記突出部は、
    前記開口第１隣接部に比して前記ソース領域側に位置する突出ソース側部と、
    前記突出ソース側部に比して前記ドレイン領域側で前記突出ソース側部に隣り合う突出第１隣接部と、
    を含み、
    前記突出ソース側部が前記突出第１隣接部よりも前記第２方向に広い幅を有している半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記突出部は、
    前記開口第２隣接部に比して前記ドレイン領域側に位置する突出ドレイン側部と、
    前記突出ドレイン側部に比して前記ソース領域側で前記突出ドレイン側部に隣り合う突出第２隣接部と、
    を含み、
    前記突出ドレイン側部が前記突出第２隣接部よりも前記第２方向に広い幅を有している半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記開口は、前記ドレイン領域側の縁部が前記ドレイン領域よりも前記ソース領域側に位置しており、
    平面視で前記開口に比して前記ドレイン領域側に位置し、互いに隣り合う前記突出部を繋げている導電膜をさらに備える半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記基板上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成された導体パターンと、
    前記層間絶縁膜を貫通し、前記導体パターンと前記ソース領域を接続しているコンタクトと、
    をさらに備え、
    前記導体パターンは、
    前記ゲート電極の上方に位置し、平面視で前記第２方向に延伸している導体延伸部と、
    平面視で前記ソース領域側から前記ドレイン領域側に向かって前記導体延伸部の側面から突出し、各々が前記複数の突出部それぞれに対応して設けられ、平面視で前記第２方向に沿って並べられた複数の導体突出部と、
    を含み、
    前記導体延伸部及び前記複数の導体突出部が平面視で前記ゲート電極の前記ドレイン領域側及び前記複数の突出部を内側に含んでいる半導体装置。
  8. 請求項７に記載の半導体装置において、
    互いに隣り合う前記導体突出部の前記ドレイン領域側の部分を繋げる導電膜をさらに備える半導体装置。
JP2014097941A 2014-05-09 2014-05-09 半導体装置 Active JP6284421B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014097941A JP6284421B2 (ja) 2014-05-09 2014-05-09 半導体装置
KR1020150056233A KR20150128563A (ko) 2014-05-09 2015-04-22 반도체장치
US14/705,511 US9761714B2 (en) 2014-05-09 2015-05-06 Semiconductor device
CN201510227526.8A CN105895691A (zh) 2014-05-09 2015-05-06 半导体器件
TW104114615A TWI649872B (zh) 2014-05-09 2015-05-07 半導體裝置
US15/665,088 US20170330968A1 (en) 2014-05-09 2017-07-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014097941A JP6284421B2 (ja) 2014-05-09 2014-05-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2015216218A true JP2015216218A (ja) 2015-12-03
JP6284421B2 JP6284421B2 (ja) 2018-02-28

Family

ID=54368555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014097941A Active JP6284421B2 (ja) 2014-05-09 2014-05-09 半導体装置

Country Status (5)

Country Link
US (2) US9761714B2 (ja)
JP (1) JP6284421B2 (ja)
KR (1) KR20150128563A (ja)
CN (1) CN105895691A (ja)
TW (1) TWI649872B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107382A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2019046852A (ja) * 2017-08-30 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US10468488B2 (en) 2017-09-14 2019-11-05 Kabushiki Kaisha Toshiba Semiconductor device
WO2021010336A1 (ja) * 2019-07-16 2021-01-21 株式会社デンソー 半導体装置
JP2022509246A (ja) * 2019-02-28 2022-01-20 長江存儲科技有限責任公司 降伏電圧を高めた高電圧半導体装置およびその製造方法
WO2022092035A1 (ja) * 2020-10-29 2022-05-05 ローム株式会社 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045884A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
US9799764B2 (en) * 2015-12-31 2017-10-24 Sk Hynix System Ic Inc. Lateral power integrated devices having low on-resistance
TWI683437B (zh) * 2016-12-30 2020-01-21 新唐科技股份有限公司 高壓半導體裝置
JP6783708B2 (ja) * 2017-06-15 2020-11-11 ルネサスエレクトロニクス株式会社 半導体装置
US10424647B2 (en) * 2017-10-19 2019-09-24 Texas Instruments Incorporated Transistors having gates with a lift-up region
TWI667791B (zh) * 2017-11-21 2019-08-01 世界先進積體電路股份有限公司 橫向擴散金屬氧化物半導體場效電晶體
KR20190087786A (ko) * 2018-01-17 2019-07-25 주식회사 디비하이텍 반도체 소자 및 그 제조 방법
US10790365B2 (en) 2018-02-23 2020-09-29 Vanguard International Semiconductor Corporation Lateral diffused metal oxide semiconductor field effect transistor
CN110350032A (zh) * 2018-04-04 2019-10-18 无锡华润上华科技有限公司 一种半导体器件
CN117253920A (zh) * 2022-06-10 2023-12-19 强茂股份有限公司 金氧半导体元件及其制法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261066A (ja) * 1997-12-17 1999-09-24 Korea Electronics Telecommun 二重フィールド板構造を有する電力素子
US20090256199A1 (en) * 2008-04-11 2009-10-15 Texas Instruments Incorporated lateral metal oxide semiconductor drain extension design
JP2010157688A (ja) * 2008-12-04 2010-07-15 Toshiba Corp 半導体装置
JP2014027062A (ja) * 2012-07-25 2014-02-06 Asahi Kasei Electronics Co Ltd 電界効果トランジスタ及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772871B2 (en) 2010-08-20 2014-07-08 Freescale Semiconductor, Inc. Partially depleted dielectric resurf LDMOS
US8754469B2 (en) * 2010-10-26 2014-06-17 Texas Instruments Incorporated Hybrid active-field gap extended drain MOS transistor
US20120248533A1 (en) * 2011-04-04 2012-10-04 Rob Van Dalen Field plate and circuit therewith
CN103579313A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 提高高压ldmos器件击穿电压的结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261066A (ja) * 1997-12-17 1999-09-24 Korea Electronics Telecommun 二重フィールド板構造を有する電力素子
US20090256199A1 (en) * 2008-04-11 2009-10-15 Texas Instruments Incorporated lateral metal oxide semiconductor drain extension design
JP2010157688A (ja) * 2008-12-04 2010-07-15 Toshiba Corp 半導体装置
JP2014027062A (ja) * 2012-07-25 2014-02-06 Asahi Kasei Electronics Co Ltd 電界効果トランジスタ及び半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107382A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2019046852A (ja) * 2017-08-30 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US10468488B2 (en) 2017-09-14 2019-11-05 Kabushiki Kaisha Toshiba Semiconductor device
JP2022509246A (ja) * 2019-02-28 2022-01-20 長江存儲科技有限責任公司 降伏電圧を高めた高電圧半導体装置およびその製造方法
JP7239699B2 (ja) 2019-02-28 2023-03-14 長江存儲科技有限責任公司 降伏電圧を高めた高電圧半導体装置およびその製造方法
US11769794B2 (en) 2019-02-28 2023-09-26 Yangtze Memory Technologies Co., Ltd. Manufacturing method of high-voltage semiconductor device with increased breakdown voltage
WO2021010336A1 (ja) * 2019-07-16 2021-01-21 株式会社デンソー 半導体装置
JP2021015944A (ja) * 2019-07-16 2021-02-12 株式会社デンソー 半導体装置
JP7147703B2 (ja) 2019-07-16 2022-10-05 株式会社デンソー 半導体装置
WO2022092035A1 (ja) * 2020-10-29 2022-05-05 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20170330968A1 (en) 2017-11-16
TW201543671A (zh) 2015-11-16
KR20150128563A (ko) 2015-11-18
TWI649872B (zh) 2019-02-01
CN105895691A (zh) 2016-08-24
JP6284421B2 (ja) 2018-02-28
US20150325693A1 (en) 2015-11-12
US9761714B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
JP6284421B2 (ja) 半導体装置
JP6477885B2 (ja) 半導体装置および半導体装置の製造方法
JP6416142B2 (ja) 半導体装置
US7872308B2 (en) Semiconductor device
US9680003B2 (en) Trench MOSFET shield poly contact
WO2013118203A1 (ja) 半導体装置及びその製造方法
WO2011013380A1 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
JP6818712B2 (ja) 半導体装置
JP5404550B2 (ja) 半導体装置の製造方法及び半導体装置
JP6747195B2 (ja) 半導体装置および半導体装置の製造方法
TW591752B (en) Symmetric trench MOSFET device and method of making same
JP2010114152A (ja) 半導体装置および半導体装置の製造方法
JP7299769B2 (ja) 半導体装置
US20230369414A1 (en) Semiconductor device and method of manufacturing the same
JP2020064950A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2007194585A (ja) 半導体装置
KR20150074185A (ko) 반도체 디바이스의 제조 방법
JP2014212203A (ja) 半導体装置
CN112466924A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
KR20110079021A (ko) 반도체 소자 및 그의 제조방법
US20230057216A1 (en) Semiconductor device and method of manufacturing the same
JP7471250B2 (ja) 半導体装置
JP6064240B2 (ja) 半導体装置および半導体装置の製造方法
US20230246102A1 (en) Superjunction semiconductor device
WO2023127253A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180130

R150 Certificate of patent or registration of utility model

Ref document number: 6284421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250