KR20110079021A - 반도체 소자 및 그의 제조방법 - Google Patents
반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20110079021A KR20110079021A KR1020090135971A KR20090135971A KR20110079021A KR 20110079021 A KR20110079021 A KR 20110079021A KR 1020090135971 A KR1020090135971 A KR 1020090135971A KR 20090135971 A KR20090135971 A KR 20090135971A KR 20110079021 A KR20110079021 A KR 20110079021A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor substrate
- trench
- sti
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 210000000746 body region Anatomy 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- -1 for example Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
Abstract
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 기판 내에 소정 간격 이격된 바디 영역 및 드리프트 영역을 형성하는 단계와, 바디 영역 및 드리프트 영역 사이에 형성된 STI의 일부에 트렌치를 형성하는 단계와, 트렌치 및 반도체 기판 상부에 게이트 패턴을 형성하는 단계와, 게이트 전극 및 STI를 이온주입마스크로 불순물 이온을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계를 포함한다.
동작 저항, HV(High Voltage)
Description
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 고전압 반도체 소자및 그의 제조방법에 관한 것이다.
LDMOS(Lateral Double diffused Metal Oxide Semiconductor)는 다수 캐리어 소자로서 빠른 스위칭 응답, 높은 입력 임피던스를 갖는 대표적인 수평형 전력소자이다.
도 1은 일반적인 LDMOS 소자의 구조를 도시한 단면도이다.
일반적인 반도체 소자는 게이트 전극(125), 게이트 절연막(135), 소스 영역(180), 드레인 영역(190), P형 바디영역(165) 및 N형 드리프트 영역(170)을 포함하여 이루어진다. 그리고, STI 구조의 소자분리막(110)을 포함한다. A영역은 채널(Channel)이 형성되는 영역이다.
이러한 소자분리막 구조에 의하여 항복 전압이 향상되지만, 역으로 동작 저항(on-resistance; Ron)은 증가되며, 따라서 전류 구동능력이 현저히 감소된다.
이에, 트레이드 오프(trade-off) 관계인 항복전압은 높게 유지시키면서 동작 저항은 최소화할 수 있도록 전력소자를 설계하는 것이 중요한 측면으로 인식되고 있다.
본 발명이 이루고자 하는 기술적 과제는 동작 저항을 감소시키는 반도체 소자 및 그의 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 기판 내에 소정 간격 이격된 바디 영역 및 드리프트 영역을 형성하는 단계와, 바디 영역 및 드리프트 영역 사이에 형성된 STI의 일부에 트렌치를 형성하는 단계와, 트렌치 및 반도체 기판 상부에 게이트 패턴을 형성하는 단계와, 게이트 전극 및 STI를 이온주입마스크로 불순물 이온을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 소자의 게이트 영역에 복수의 트렌치 게이트들을 동시에 형성하여, 트렌치 게이트들의 깊이(depth)만큼 채널 폭(width)을 증가시킴으로써 동작 저항을 낮출 수 있으므로 반도체 소자의 동작 신뢰성을 확보할 수 있는 효과가 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(200)에 HV N-웰 영역(또는 HV P-웰 영역)을 형성하고, STI(Shallow Trench Isolation)을 형성한다. 반도체 기판(200) 내에 반응성 이온 에칭(RIE)을 이용하여 트렌치를 형성하고, 상기 트렌치를 포함한 반도체 기판(200) 전면에 절연 물질 예를 들어, 옥사이드(oxode)를 갭필(gap-fill)한 후, CMP(Chemical Mechanical Polishing) 공정을 통하여 기판 표면을 평탄화시킴으로써, STI(212, 124, 126)을 형성한다.
그리고, 반도체 기판(200)에 불순물 이온을 주입하여 드리프트 영역(220) 및 바디 영역(230)을 형성한다. 먼저 노출된 반도체 기판(200)의 전면에 N-형 불순물 이온, 예를 들어 인 이온을 주입한 후 불순물 확산 공정을 수행하여 드리프트 영역(220)을 형성한다. 이어서 소정의 이온주입 마스크(미도시)를 이용하여 P형 불순물 이온, 예를 들어 보론(B) 이온을 일정한 도즈량으로 이온주입하여 바디 영역(230)을 형성한다.
도 2b에 도시된 바와 같이, 반도체 기판(200) 상에 포토레지스트 패턴(미도시)을 형성하고 이를 마스크로 하여 STI(214)의 일부를 식각하여 트렌치(240)를 형성한다. 이때, 트렌치(240)는 후속 트렌치 게이트를 형성할 영역으로 정하는데, 게 이트에 대응되는 반도체 기판의 전면을 식각하는 것이 아니라, 소정 간격을 두고 이격된 복수개의 트렌치들(240)을 형성한다.
도 2c는 도 2d의 반도체 소자를 B-B'의 X축 방향으로 자른 단면도이다.
도 2c에 도시된 바와 같이, 반도체 기판(200) 전면에 예를 들어, 실리콘 산화물과 같은 게이트 절연물질 및 폴리 실리콘과 같은 게이트 전극 형성물질을 증착한 후 사진 식각 공정을 이용하여 게이트 절연층(252) 및 게이트 전극(254)으로 된 게이트 패턴(250)을 형성한다.
이때 게이트 전극(254)은 반도체 기판(200)의 트렌치들(240) 내에도 형성되어, 고전압 전류가 흐르는 채널의 폭(Width)을 길게 하는 효과를 갖고, 이로 인하여 소자의 동작 저항을 감소시킬 수 있다.
다음, 게이트 패턴(250) 및 STI(212,214,216)를 이온 주입 마스크로 하여 노출된 바디 영역(230) 및 드리프트 영역(220) 상에 N+형 불순물 이온을 주입하여 소스 영역(260) 및 드레인 영역(270)을 소정 깊이로 형성한다.
소스 영역(260)에 인접하여 P+형 불순물 이온 주입되어 이루어진 소스 콘택 영역(262)이 추가적으로 형성될 수 있다. 그리고 소스 영역(260)과 드리프트 영역(220) 사이의 웰 영역은 채널 영역이 된다.
도 2d는 본 발명의 실시예에 따른 반도체 소자의 레이아웃도이다.
X축 방향으로 좌측에서부터 STI(212), 소스 콘택 영역(262), 소스 영역(260), 게이트 패턴(250), STI(214), 드레인 영역(270) 및 STI(216)을 포함한다.
여기서, 게이트 패턴(250)의 일부 영역들에 복수의 트렌치 게이트들(240, 242, 244)이 형성된다.
이때, 게이트 패턴(250) 중 채널(channel)이 형성되는 영역(도 1을 참조하면, A영역에 해당됨)의 연장선상에 대응되는 반도체 기판의 일부 영역에 소정 간격 이격된 복수개의 트렌치 게이트(240, 242, 244)가 형성됨이 바람직하다.
따라서, 일반적인 게이트 패턴의 폭(W)보다 본 발명의 게이트 패턴(250)의 폭(W')이 트렌치 게이트들(240, 242, 244)의 깊이에 상응하는 만큼 길어지고, 이에 따라 채널(channel)의 폭(width)이 증가됨에 따라 소자의 동작 저항을 감소시키게 된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 LDMOS 트랜지스턴의 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 LDMOS 트랜지스터의 제조방법을 설명하기 위한 공정 단면도이다.
Claims (5)
- 반도체 기판 내에 소정 간격 이격된 바디 영역 및 드리프트 영역을 형성하는 단계;상기 바디 영역 및 드리프트 영역 사이에 형성된 STI의 일부에 트렌치를 형성하는 단계;상기 트렌치 및 반도체 기판 상부에 게이트 패턴을 형성하는 단계;상기 게이트 전극 및 STI를 이온주입마스크로 불순물 이온을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 트렌치는상기 게이트 패턴 하부에 형성되는 채널 영역의 연장선상에 대응되는 반도체 기판 내에 소정 간격 이격되어 복수개로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 게이트 패턴을 형성하는 단계는상기 트렌치를 포함하는 반도체 기판 전면에 게이트 절연물질 및 게이트 전 극 형성물질을 증착한 후 사진 식각 공정을 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 반도체 기판 내에 소정 간격 이격되어 형성된 바디 영역 및 드리프트 영역;상기 바디 영역 및 드리프트 영역 사이에 형성된 STI 영역;상기 STI 영역 내의 트렌치 및 상기 반도체 기판 상에 형성된 게이트 전극; 및상기 바디 영역 및 드리프트 영역에 각각 형성된 소스 영역 및 드레인 영역을 포함함을 특징으로 하는 반도체 소자.
- 제 4 항에 있어서,상기 트렌치는 상기 게이트 전극 하부에 형성되는 채널의 연장선상에 대응되는 반도체 기판 내에 소정 간격 이격되어 복수개 포함되는 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090135971A KR20110079021A (ko) | 2009-12-31 | 2009-12-31 | 반도체 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090135971A KR20110079021A (ko) | 2009-12-31 | 2009-12-31 | 반도체 소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110079021A true KR20110079021A (ko) | 2011-07-07 |
Family
ID=44918440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090135971A KR20110079021A (ko) | 2009-12-31 | 2009-12-31 | 반도체 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110079021A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979381A (zh) * | 2014-04-01 | 2015-10-14 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN105826380A (zh) * | 2015-01-09 | 2016-08-03 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN117423659A (zh) * | 2023-12-19 | 2024-01-19 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
-
2009
- 2009-12-31 KR KR1020090135971A patent/KR20110079021A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979381A (zh) * | 2014-04-01 | 2015-10-14 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN105826380A (zh) * | 2015-01-09 | 2016-08-03 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN117423659A (zh) * | 2023-12-19 | 2024-01-19 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117423659B (zh) * | 2023-12-19 | 2024-04-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6713453B2 (ja) | カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置 | |
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| US7125777B2 (en) | Asymmetric hetero-doped high-voltage MOSFET (AH2MOS) | |
| US9728632B2 (en) | Deep silicon via as a drain sinker in integrated vertical DMOS transistor | |
| US8716791B1 (en) | LDMOS with corrugated drift region | |
| US10505033B2 (en) | Electronic device of vertical MOS type with termination trenches having variable depth | |
| JP2005026664A (ja) | 半導体装置およびその製造方法 | |
| CN108321203B (zh) | 半导体器件及其制造方法 | |
| US11374124B2 (en) | Protection of drain extended transistor field oxide | |
| JP2016063072A (ja) | 半導体装置の製造方法 | |
| JP2012033599A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2006019508A (ja) | 半導体装置及びその製造方法 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9324800B1 (en) | Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture | |
| WO2017175544A1 (ja) | 半導体装置およびその製造方法 | |
| KR20110079021A (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2014192361A (ja) | 半導体装置およびその製造方法 | |
| KR100922557B1 (ko) | Ｃｍｏｓ 트랜지스터 및 그 제조 방법 | |
| KR20090025757A (ko) | Ｄｍｏｓ 트랜지스터 및 그 제조 방법 | |
| US20130082327A1 (en) | Semiconductor device | |
| US20230100307A1 (en) | Method for manufacturing trench-gate mosfet | |
| KR20110037031A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100731092B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| KR101262853B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2017034006A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |