TW201543671A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201543671A
TW201543671A TW104114615A TW104114615A TW201543671A TW 201543671 A TW201543671 A TW 201543671A TW 104114615 A TW104114615 A TW 104114615A TW 104114615 A TW104114615 A TW 104114615A TW 201543671 A TW201543671 A TW 201543671A
Authority
TW
Taiwan
Prior art keywords
region
opening
protruding
drain region
source
Prior art date
Application number
TW104114615A
Other languages
English (en)
Other versions
TWI649872B (zh
Inventor
Takahiro Mori
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201543671A publication Critical patent/TW201543671A/zh
Application granted granted Critical
Publication of TWI649872B publication Critical patent/TWI649872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明公開了一種實現了高耐壓及低導通電阻之LDMOS之技術。 場氧化膜DFOX從閘極電極GE下部延伸至汲極區域DRR。複數個突出部PP從源極區域SOR側朝向汲極區域DRR側並從閘極電極GE之側面突出。而且，從平面上看，複數個突出部PP沿著第2方向(與源極區域SOR及汲極區域DRR並排配置之第1方向垂直相交之方向)並排配置。複數個開口OP形成於場氧化膜DFOX中。從第1方向看，各開口OP位於相互鄰接之突出部PP之間。而且複數個開口OP沿著第2方向與複數個突出部PP交互並排配置。相對於汲極區域DRR來說，開口OP之汲極區域DRR側之邊緣部更靠近源極區域SOR側。另一方面，相對於閘極電極GE之上述側面來說，開口OP之源極區域SOR之邊緣部更靠近汲極區域DRR側。

Description

半導體裝置
本發明涉及一種半導體裝置，例如涉及一種可應用於功率器件之半導體技術。
目前，功率器件被用做控制高電壓及大電流之電子元件之一。LDMOS(Laterally Diffused Metal Oxide Semiconductor，橫向擴散金屬氧化物半導體)即為功率器件之一。一般來說，LDMOS之閘極電極和汲極區域從平面上看是相互隔離的。而且，在閘極電極和汲極區域之間形成有場絕緣膜。
目前，LDMOS一般採用專利文獻1及非專利文獻1中所公開之結構。在專利文獻1及非專利文獻1中，在汲極區域之側面上，從平面上看，以梳型形成之場絕緣膜從汲極區域側朝向閘極電極側突出。而且，非專利文獻1中所公開之LDMOS具有從源極區域側朝向汲極區域側且從閘極電極之側面突出之複數個突出部。所述複數個突出部分別與場絕緣膜之複數個梳狀對應，而且，各突出部之至少一部分配置在各場絕緣膜之上。
[專利文獻1]美國專利申請書公開號2012/0043608號
[非專利文獻1]J. Jang, K.-H. Cho, D. Jang, M. Kim, C. Yoon, J. Park, H. Oh, C. Kim, H. Ko, K. Lee and S. Yi, "Interdigitated LDMOS", ISPSD 2013 The 25th International Symposium on Power Semiconductor Devices and ICs, LV-P8.
一般來說，LDMOS需要具備高耐壓及低導通電阻之能力。本案發明人對逐漸提高閘極電極和汲極區域之間之耐壓、且將源極區域和汲極區域之間之導通電阻降低之LDMOS結構進行了探討。
本發明之所述內容及所述內容以外之目的和新特徵將在本說明書之描述及附圖說明中寫明。
根據本發明之一實施方式，場絕緣膜從閘極電極之下部延伸至汲極區域。而且，複數個突出部從源極區域側朝向汲極區域側並從閘極電極之側面突出。從平面上看，複數個突出部沿著第2方向(與源極區域及汲極區域並排配置之第1方向垂直相交之方向)並排配置。 而且複數個開口形成於場绝緣膜中。從第1方向上看，各開口位於相互鄰接之突出部之間。而且，複數個開口沿著第2方向與複數個突出部交互並排配置。開口之汲極區域側之邊緣部與汲極區域相連，而且，相對於汲極區域來說，位於更靠近源極區域側之位置上。相反地，相對於閘極電極之上述側面來說，開口之源極區域之邊緣部更靠近汲極區域側。
根據本發明所公開之上述實施方式，便可製造出實現了高耐壓且低導通電阻之LDMOS。
BCR‧‧‧主體接觸區域
BCTC‧‧‧觸點
BOX‧‧‧填埋氧化膜
BPBL‧‧‧第1導電型填埋區域
CF1‧‧‧導電膜
CF2‧‧‧導電膜
CP‧‧‧導體圖案
CP1‧‧‧延伸部
CP2‧‧‧突出部
DCTC‧‧‧觸點
DFOX‧‧‧場氧化膜
DRR‧‧‧汲極區域
EPI‧‧‧外延層
FOX‧‧‧場氧化膜
GE‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
GI1‧‧‧絕緣膜
ILD1‧‧‧層間絕緣膜
ILD2‧‧‧層間絕緣膜
LDS‧‧‧LDS區域
NBL‧‧‧第2導電型填埋區域
NDR‧‧‧第2導電型漂移區
ONR1‧‧‧窄截面
ONR2‧‧‧窄截面
OP‧‧‧開口
OWD‧‧‧寬截面
PBD‧‧‧第1導電型體區域
PBL‧‧‧第1導電型填埋區域
PNR‧‧‧窄截面
PP‧‧‧突出部
PS‧‧‧多晶矽膜
PWD1‧‧‧寬截面
PWD2‧‧‧寬截面
RS1‧‧‧抗蝕膜
RS2‧‧‧抗蝕膜
RS3‧‧‧抗蝕膜
SB‧‧‧矽化物阻擋膜
SCTC‧‧‧觸點
SD‧‧‧半導體裝置
SLD1‧‧‧矽化物膜
SLD2‧‧‧矽化物膜
SOR‧‧‧源極區域
SSUB‧‧‧半導體基板
SUB‧‧‧基板
SW‧‧‧側壁
TRE‧‧‧溝槽
圖1係實施方式中相關半導體裝置之平面圖。
圖2係沿著圖1之A-A'線截斷之截面圖。
圖3係沿著圖1之B-B'線截斷之截面圖。
圖4係沿著圖1之C-C'線截斷之截面圖。
圖5係圖1至圖4中半導體裝置製造方法之說明圖。
圖6係圖1至圖4中半導體裝置製造方法之說明圖。
圖7係圖1至圖4中半導體裝置製造方法之說明圖。
圖8係圖1至圖4中半導體裝置製造方法之說明圖。
圖9係圖1至圖4中半導體裝置製造方法之說明圖。
圖10係圖1至圖4中半導體裝置製造方法之說明圖。
圖11係圖1至圖4中半導體裝置製造方法之說明圖。
圖12係圖1至圖4中半導體裝置製造方法之說明圖。
圖13係圖1至圖4中半導體裝置製造方法之說明圖。
圖14(a)係在與比較例相關之半導體裝置中對在開口周邊產生之碰撞游離之分佈狀況進行仿真之結果示意圖，圖14(b)係在與本實施方式相關之半導體裝置中對在開口周邊產生之碰撞游離之分佈狀況進行仿真之結果示意圖。
圖15係與變形例1相關之半導體裝置之平面圖。
圖16係與變形例2相關之半導體裝置之平面圖。
圖17係與變形例3相關之半導體裝置之平面圖。
圖18係與變形例4相關之半導體裝置之平面圖。
圖19係與變形例5相關之半導體裝置之平面圖。
圖20係與變形例6相關之半導體裝置之平面圖。
圖21係與變形例7相關之半導體裝置之平面圖。
圖22係沿著圖21之A-A'線截斷之截面圖。
圖23係沿著圖21之B-B'線截斷之截面圖。
圖24係沿著圖21之C-C'線截斷之截面圖。
圖25係與變形例8相關之半導體裝置之平面圖。
圖26係與變形例9相關之半導體裝置之截面圖。
圖27係與變形例10相關之半導體裝置之截面圖。
圖28係與變形例11相關之半導體裝置之截面圖。
圖29係與變形例12相關之半導體裝置之截面圖。
圖30係與變形例13相關之半導體裝置之截面圖。
圖31係與變形例14相關之半導體裝置之截面圖。
下面通過附圖對實施方式進行說明。用於說明實施方式之所有圖中，對於相同結構要素採用同一符號，並省略掉重複之說明。
圖1係實施方式中相關之半導體裝置SD之平面圖。圖2係沿著圖1之A-A'線截斷之截面圖。圖3係沿著圖1之B-B'線截斷之截面圖。圖4係沿着图1之C-C'線截斷之截面图。半導體裝置SD具有基板SUB、外延層EPI(半導體層)、第1導電型體區域PBD(第1導電型區域)、第2導電型漂移區NDR(第2導電型區域)、閘極電極GE、源極區域SOR、汲極區域DRR、場氧化膜DFOX(場絕緣膜)、複數個突出部PP、以及複數個開口OP等。
外延層EPI形成於基板SUB上。第1導電型體區域PBD形成於外延層EPI上。第2導電型漂移區NDR形成於外延層EPI上。從平面上看，第2導電型漂移區NDR在第1方向(圖中x軸方向)與第1導電型體區域PBD並排配置。閘極電極GE位於外延層EPI上。從平面上看，閘極電極GE形成於從第1導電型體區域PBD至第2導電型漂移區NDR之間之位置上。而且，從平面上看，閘極電極GE在與第1方向垂直相交之第2方向(與圖中x軸方向垂直相交之z軸方向)上延伸。源極區域SOR形成於第1導電型體區域PBD上。汲極區域DRR形成於第2導電型漂移區NDR上。且從平面上看，汲極區域DRR與閘極電極GE隔離。場氧化膜DFOX形成於第2導電型漂移區NDR之表層上。場氧化膜DFOX位於從閘極電極GE下部延伸至汲極區域DRR之位置上。複數個突出部 PP從源極區域SOR側朝向汲極區域DRR側並從閘極電極GE之側面突出。從平面上看，複數個突出部PP沿著第2方向並排配置。複數個開口OP形成於場氧化膜DFOX中。從第1方向看，各開口OP位於相互鄰接之突出部PP之間。複數個開口OP沿著第2方向與複數個突出部PP交互並排配置。相對於汲極區域DRR來說，開口OP之汲極區域DRR側之邊緣部更靠近源極區域SOR側。相反地，相對於閘極電極GE之上述側面來說，開口OP之源極區域SOR之邊緣部更靠近汲極區域DRR側。下面進行詳細說明。
另外，如果第1導電型及第2導電型互為相反之導電型，可為p型及n型中之任一種。下面，以第1導電型為p型，第2導電型為n型為例進行說明。
基板SUB具有半導體基板SSUB、外延層EPI、以及第2導電型填埋區域NBL。外延層EPI形成於半導體基板SSUB上。本實施方式中，外延層EPI之導電型為第1導電型(p型)。第2導電型填埋區域NBL填埋在半導體基板SSUB和外延層EPI之間。半導體基板SSUB例如為p型矽基板。
基板SUB如通過以下方法製造而成。首先，將雜質注入半導體基板SSUB之表面。接下來，對半導體基板SSUB進行加熱。由此，便可使上述雜質在半導體基板SSUB內部擴散。接下來，因外延成長而在半導體基板SSUB上形成外延層EPI。接著對半導體基板SSUB及外延層EPI進行加熱。由此，便可使半導體基板SSUB中上述雜質之一部分擴散到外延層EPI中。由此，便可從半導體基板SSUB至外延層EPI形成第2導電型填埋區域NBL。
在外延層EPI之表層上，部分形成了場氧化膜FOX(元件間之隔離層)。場氧化膜FOX如可通過STI(Shallow Trench Isolation，淺槽隔離)或LOCOS(Local Oxidation of Silicon，矽之局部氧化)法形 成。場氧化膜FOX圍住形成有元件(本實施方式中為LDMOS)之區域，並將此區域與外部區域隔離開來。而且，在第2導電型漂移區NDR中，場氧化膜FOX之一部分成為場氧化膜DFOX。
外延層EPI中形成有第1導電型體區域PBD及第2導電型漂移區NDR。本圖之示例中，第1導電型體區域PBD及第2導電型漂移區NDR從平面上看，在第1方向(圖中x軸方向)上按一定間隔相向配置。但是，從平面上看，第1導電型體區域PBD及第2導電型漂移區NDR也可相接。
外延層EPI之表面上，從平面上看，從第1導電型體區域PBD至第2導電型漂移區NDR之間形成有閘極電極GE。而且，從平面上看，閘極電極GE在第2方向(圖中z軸方向)上延伸。閘極電極GE如由多晶矽形成。
閘極電極GE上形成有複數個突出部PP。而且，突出部PP與閘極電極GE一體形成。由此，突出部PP上可施加與閘極電極GE相同之電壓。具體地說就是，突出部PP從第1導電型體區域PBD側朝向第2導電型漂移區NDR側並從閘極電極GE之側面突出。而且，從平面上看，複數個突出部PP沿著第2方向(圖中z軸方向)上按等間隔排列。但是，相鄰之突出部PP之間隔也可因不同區域而不同。
另外，閘極電極GE及突出部PP之側面上形成有側壁SW。側壁SW如由氧化矽膜(SiO2)、氮化矽膜(SiN)、或氮氧化矽膜(SiON)形成，或者由這些膜之積層膜形成。
第1導電型體區域PBD上形成有LDS(Lightly-Doped Source，輕摻雜源極)區域LDS、源極極區域SOR、以及主體接觸區域BCR。LDS區域LDS為第2導電型(n型)區域。源極區域SOR為n+區域(第2導電型區域)，且雜質濃度比LDS區域LDS高。主體接觸區域BCR為p+區域(第1導電型區域)，且雜質濃度比第1導電型體區域PBD高。
LDS區域LDS、源極區域SOR、以及主體接觸區域BCR按順序從第2導電型漂移區NDR側至第1導電型體區域PBD側之方向排列，並且相互鄰接。而且，LDS區域LDS、源極區域SOR、以及主體接觸區域BCR從平面上看按第2方向(圖中z軸方向)延伸。
具體地說就是，LDS區域LDS從平面上看與閘極電極GE之第1導電型體區域PBD側之側面相互鄰接，且位於側壁SW之下。LDS區域LDS之一部分也可延伸到從平面上看與閘極電極GE重合之區域中。從平面上看，源極區域SOR與閘極電極GE之第1導電型體區域PBD側之側壁SW相互鄰接。從平面上看，主體接觸區域BCR經由源極區域SOR與LDS區域LDS以面對面之方式配置。而且，經由主體接觸區域BCR之源極區域SOR之相反側中，場氧化膜FOX在第2方向(圖中z軸方向)上延伸。所述場氧化膜FOX與主體接觸區域BCR相接。
第2導電型漂移區NDR中形成有汲極區域DRR。汲極區域DRR為n+區域(第2導電型區域)，且雜質濃度比第2導電型漂移區NDR高。從平面上看，汲極區域DRR按第2方向(圖中z軸方向)延伸。而且，從平面上看，汲極區域DRR從閘極電極GE與第1方向(圖中x軸方向)隔離。
具體地說就是，第2導電型漂移區NDR中形成有場氧化膜FOX。而且，在經由複數個突出部PP之閘極電極GE之相反側上，按基板SUB之厚度方向穿透所述場氧化膜FOX之開口按第2方向(圖中z軸方向)延伸。而且，汲極區域DRR位於形成有上述開口之區域中。
第2導電型漂移區NDR中，從閘極電極GE之下部起延伸至汲極區域DRR形成有場氧化膜DFOX(場氧化膜FOX之一部分)。另外，場氧化膜DFOX之底部位於比汲極區域DRR之底部更深之位置上。
閘極電極GE之突出部PP位於場氧化膜DFOX上。而且，突出部PP上施加與閘極電極GE相同之電壓。由此，突出部PP具有場板之作 用。換言之就是，閘極電極GE和汲極區域DRR之間之電場也形成在突出部PP和汲極區域DRR之間。由此，便可抑制電場集中在閘極電極GE之汲極區域DRR側之邊緣部上。如上所述，就可提高閘極電極GE和汲極區域DRR側之間之耐壓。
閘極電極GE和外延層EPI之間形成有閘極絕緣膜GI。換言之就是，閘極絕緣膜GI以跨過第1導電型體區域PBD及第2導電型漂移區NDR之方式形成。閘極絕緣膜GI如由氧化矽膜(SiO2)形成。
場氧化膜DFOX中形成有複數個開口OP。開口OP按基板SUB之厚度方向穿透場氧化膜DFOX。開口OP中沒形成有場氧化膜DFOX，且位於第2導電型漂移區NDR中。本圖之示例中，開口OP之平面形狀為矩形。但是，開口OP之平面形狀並不僅限於矩形。
複數個開口OP沿著第2方向(圖中z軸方向)與複數個突出部PP交互並排配置。而且，相對於汲極區域DRR來說，開口OP之汲極區域DRR側之邊緣部更靠近源極區域SOR側。相反地，相對於閘極電極GE之汲極區域DRR側之側面(形成有突出部PP之側面)來說，開口OP之源極區域SOR側之邊緣部更靠近汲極區域DRR側。換言之就是，開口OP以源極區域SOR側之邊緣部及汲極區域DRR側之邊緣部都沒穿透場氧化膜DFOX之方式形成。此時，閘極電極GE之汲極區域DRR側之整個邊緣部都抬升到場氧化膜DFOX之上。本圖所示之示例中，相對於突出部PP之尖端來說，開口OP之汲極區域DRR側之邊緣部更靠近源極區域SOR側。
另外，開口OP被跨過複數個突出部PP而形成之矽化物阻擋膜SB(如氧化矽膜(SiO2))覆蓋。另外，在第2導電型漂移區NDR之表面中形成有開口OP之區域之表面上，沒形成有高濃度雜質摻雜之區域(如類似汲極區域DRR之區域)。
源極區域SOR、主體接觸區域BCR及汲極區域DRR之表面上形成 有矽化物膜SLD1。同樣地，閘極電極GE之表面上也形成有矽化物膜SLD2。矽化物膜SLD1，SLD2如由鎳(Ni)形成。而且，開口OP被矽化物阻擋膜SB覆蓋。因此，第2導電型漂移區NDR之表面中形成有開口OP之區域之表面上沒形成有矽化物膜。
基板SUB之表面上設有層間絕緣膜ILD1。層間絕緣膜ILD1覆蓋基板SUB之表面(如閘極電極GE)。主體接觸區域BCR、源極區域SOR、以及汲極區域DRR中分別與複數個觸點BCTC、複數個觸點SCTC、以及複數個觸點DCTC連接。這些觸點BCTC，SCTC，DCTC形成於穿透層間絕緣膜ILD1之接觸孔中。
從平面上看，複數個觸點BCTC沿著第2方向(圖中z軸方向)排成一列。同樣地，從平面上看，複數個觸點SCTC也沿著第2方向排成一列，複數個觸點DCTC從平面上看也沿著第2方向排成一列。而且，各觸點BCTC，SCTC，DCTC與開口OP或突出部PP一起沿著第1方向(圖中x軸方向)並列成一列。而且，觸點BCTC，SCTC，DCTC及突出部PP沿著第1方向排列成之一列，與觸點BCTC，SCTC，DCTC及開口OP沿著第1方向排成之一列交互反覆按第2方向設置。
下面對圖1至圖4所示之半導體裝置SD之製造方法進行說明。圖5至圖13係圖1至圖4中半導體裝置SD製造方法之說明圖。
首先如圖5所示，例如通過離子注入法在基板SUB(外延層EPI)之表面上形成第1導電型體區域PBD及第2導電型漂移區NDR。基板SUB之製造方法即如上所述。
接下來如圖6所示，通過STI法在外延層EPI之表層上形成場氧化膜FOX。場氧化膜FOX將形成有元件(本實施方式中為LDMOS)之區域與外部區域隔離開，同時，第2導電型漂移區NDR之部分區域中為場氧化膜DFOX。而且，此時形成有場氧化膜DFOX之開口OP之區域中沒形成有用於進行STI之溝槽。由此，此區域中沒形成有場氧化 膜FOX。因此，可在場氧化膜DFOX中形成開口OP。
接下來如圖7所示，依次在基板SUB之表面上形成絕緣膜GI1及多晶矽膜PS。絕緣膜GI1即成為閘極絕緣膜GI之絕緣膜。多晶矽膜PS即成為閘極電極GE及突出部PP之導電膜。接下來將雜質注入多晶矽膜PS。
接下來如圖8所示，對絕緣膜GI1及多晶矽膜PS進行構圖。由此，便可形成閘極絕緣膜GI、閘極電極GE、以及複數個突出部PP。
接下來如圖9所示，在外延層EPI之表面上形成抗蝕膜RS1。抗蝕膜RS1跨過複數個突出部PP並覆蓋開口OP。接著在外延層EPI上注入第2導電型之雜質(例如磷(P))。由此，便可將閘極電極GE及抗蝕膜RS1作為掩模，形成LDS區域LDS(第2導電型區域)。
接下來如圖10所示，在閘極電極GE及突出部PP之側面上形成側壁SW。具體地說就是，形成了覆蓋閘極電極GE及突出部PP之絕緣膜。接著對所述絕緣膜進行回蝕。由此，便可形成側壁SW。
接下來如圖11所示，在外延層EPI之表面上形成抗蝕膜RS2。抗蝕膜RS2跨過複數個突出部PP並覆蓋開口OP。而且，抗蝕膜RS2還覆蓋在後工序中形成之主體接觸區域BCR。接下來，在外延層EPI中注入第2導電型雜質(例如磷(P))。由此，便可將閘極電極GE及抗蝕膜RS2作為掩模形成源極區域SOR及汲極區域DRR。
接下來如圖12所示，在外延層EPI之表面上形成抗蝕膜RS3。抗蝕膜RS3覆蓋第2導電型漂移區NDR(包括開口OP)、閘極電極GE、以及源極區域SOR。接著向外延層EPI注入第1導電型雜質(例如硼(B))。由此，便可將抗蝕膜RS3作為掩模形成主體接觸區域BCR。
接下來如圖13所示，形成矽化物阻擋膜SB。矽化物阻擋膜SB跨過複數個突出部PP並覆蓋開口OP。接著在基板SUB之表面上形成金屬膜(例如鎳(Ni))。接著對基板SUB進行加熱。由此，便可形成矽 化物膜SLD1，SLD2。此時，被矽化物阻擋膜SB覆蓋之區域(即形成有開口OP之區域)中沒形成有矽化物膜。
接下來在基板SUB上形成層間絕緣膜ILD1。接著在層間絕緣膜ILD1上形成接觸孔。接著在接觸孔中形成觸點BCTC，SCTC，DCTC。通過上述方法，便可製造出半導體裝置SD。
下面說明本實施方式之作用及效果。本實施方式中，在場氧化膜DFOX中形成有開口OP。由此，便可使源極區域SOR和汲極區域DRR之間之導通電阻變得很低。而且，在本實施方式中，從平面上看，相對於閘極電極GE汲極區域DRR側之側面來說，開口OP之源極區域SOR側之邊緣部更靠近汲極區域DRR側。由此，便可提高閘極電極GE和汲極區域DRR之間之耐壓。
具體地說就是，場氧化膜DFOX中形成有開口OP時，僅在形成有開口OP之區域中，第2導電型漂移區NDR中增加了載波通路。由此，便可使上述導通電阻變小。
另一方面，通過圖14來說明上述之高耐壓。圖14(a)係在與比較例相關之半導體裝置SD中對在開口OP周邊產生之碰撞游離之分佈狀況進行仿真之結果示意圖。圖14(b)係在與本實施方式相關之半導體裝置SD中對在開口OP周邊產生之碰撞游離之分佈狀況進行仿真之結果示意圖。與比較例相關之半導體裝置SD除了在開口OP之源極區域SOR側之邊緣部及汲極區域DRR側之邊緣部按第1方向(圖中x軸方向)穿透場氧化膜DFOX這點之外，與本實施方式中相關之半導體裝置SD為相同之結構。另外，為了進行說明，圖14係將基板SUB(第2導電型漂移區NDR)從場氧化膜DFOX取下後之狀態。換言之就是，圖14係在基板SUB之表面上形成有為了進行STI之溝槽(槽TRE)。
比較例(圖14a)中，從平面上看，相對於α部分來說，槽TRE底面之源極區域SOR側之邊緣部(圖中α部分)更靠近源極區域SOR 側，而且，從平面上看，相對於相互鄰接之槽TRE之間之區域中之基板SUB之表面側中與場氧化膜DFOX相接之部分(圖中β部分)以及α部分來說，槽TRE底面之源極區域SOR側之邊緣部(圖中α部分)更靠近汲極區域DRR側，而且，相互鄰接之槽TRE之間之區域中，在基板SUB之表面側與場氧化膜DFOX相接之部分(圖中γ部分)中產生碰撞游離。相反地，本實施方式(本圖14b)中，只在上述α部分(槽TRE底面之源極區域SOR側之邊緣部)產生碰撞游離。如上所述，本實施方式中，可防止在比較例中所無法防止碰撞游離產生之區域(例如上述β部分及γ部分)中產生碰撞游離。因此，也可說通過本實施方式便可提高上述之耐壓。
(變形例1)
圖15係與變形例1相關之半導體裝置SD之平面圖，與圖1對應。變形例1中相關之半導體裝置SD除了開口OP之汲極區域DRR側之邊緣部與汲極區域DRR相連這點除外，與本實施方式中相關之半導體裝置SD具有相同之結構。換言之就是，變形例1中，開口OP之汲極區域DRR之邊緣部穿透了場氧化膜DFOX並抵達汲極區域DRR。變形例1中，閘極電極GE之汲極區域DRR側之整個邊緣部都抬升到場氧化膜DFOX之上。因此也可說，通過變形例1便可獲得與本實施方式相同之效果。
(變形例2)
圖16係與變形例2相關之半導體裝置之平面圖，與圖1對應。變形例2中相關之半導體裝置SD除了以下幾點外，與本實施方式中相關之半導體裝置SD具有相同之結構。
變形例2中，與本實施方式同樣，相對於汲極區域DRR來說，開口OP之汲極區域DRR側之邊緣部更靠近源極區域SOR側。換言之就是，開口OP之汲極區域DRR側中，場氧化膜DFOX之一部分沿著汲極 區域DRR按第2方向(圖中z軸方向)延伸。而且，場氧化膜DFOX之該部分所延伸之區域上方形成有導電膜CF1。從平面上看，相對於開口OP來說，導電膜CF1更靠近汲極區域DRR側，且將相互鄰接之突出部PP進行連接。具體地說就是，導電膜CF1與閘極電極GE及突出部PP一體形成。換言之就是，通過對導電膜CF1進行構圖便可同時形成閘極電極GE及突出部PP。
根據變形例2，導電膜CF1具有場板之作用。具體地說就是，導電膜CF1中施加與閘極電極GE相同之電壓。此時，便可抑制電場集中在閘極電極GE之汲極區域DRR側之端部上。由此，便可實現高耐壓之目的。
(變形例3)
圖17係與變形例3相關之半導體裝置之平面圖，與圖1對應。變形例3中相關之半導體裝置SD除了以下幾點之外，與本實施方式中相關之半導體裝置SD具有相同之結構。
變形例3中，開口OP之平面形狀之第2方向(圖中z軸方向)上之寬度因區域不同而不同。具體地說就是，開口OP由窄截面ONR1(開口源極側部)、寬截面OWD(開口第1鄰接部及開口第2鄰接部)、以及窄截面ONR2(開口汲極側部)構成。窄截面ONR1、寬截面OWD以及窄截面ONR2從源極區域SOR側向汲極區域DRR側按順序排列，且相互鄰接。而且，窄截面ONR1，ONR2在第2方向上具有比寬截面OWD更窄之寬度。而且，上述開口OP之平面形狀可通過控制形成場氧化膜DFOX時STI之溝槽之平面形狀來實現。
開口OP之寬度較狹窄時，與可提高閘極電極GE及汲極區域DRR之間之耐壓相反，閘極電極GE及汲極區域DRR之間之導通電阻會變得更高。對此，如果開口OP之寬度大，可降低上述導通電阻之同時，還可使上述之耐壓變低。如上所述，高耐壓及低導通電阻與開口 OP之寬度大小為相互平衡(trade-off)之關係。對此，變形例3中，縮小了開口OP之部分寬度。因此，同時實現了高耐壓及低導通電阻之目的。
另外，圖17所示之示例中，雖然寬截面OWD之第2方向(圖中z軸方向)之寬度為固定值，但寬截面OWD之平面形狀並非僅限於圖17中所示之示例一樣。如果寬截面OWD與窄截面ONR1相互鄰接之部分(開口第1鄰接部)比窄截面ONR1之寬度大，而且，如果與窄截面ONR2相互鄰接之部分(開口第2鄰接部)比窄截面ONR2大，便可具有與圖17所示之示例不同之平面形狀。例如，寬截面OWD在開口第1鄰接部及開口第2鄰接部之間可具有比開口第1鄰接部及開口第2鄰接部更大之寬度，在開口第1鄰接部及開口第2鄰接部之間也可有比窄截面ONR1及窄截面ONR2更窄之寬度。
(變形例4)
圖18係與變形例4相關之半導體裝置之平面圖，與變形例3之圖17對應。與變形例4相關之半導體裝置SD除了以下幾點之外，與變形例3中相關之半導體裝置SD為相同之結構。
變形例4中，突出部PP之第2方向(圖中z軸方向)之寬度因區域不同而不同。具體地說就是，突出部PP由寬截面PWD1(突出源極側部)及窄截面PNR(突出第1鄰接部)構成。寬截面PWD1及窄截面PNR按順序從源極區域SOR側朝向汲極區域DRR側排列，且相互鄰接。相對於開口OP之寬截面OWD來說，寬截面PWD1更靠近源極區域SOR側。而且，寬截面PWD1在第2方向上具有比窄截面PNR更大之寬度。更詳細地說便是，突出部PP中從寬截面PWD1延伸至窄截面PNR之側面之形狀從平面上看，為沿著從開口OP之窄截面ONR1延伸至寬截面OWD之側面之形狀。
根據本變形例，突出部PP之底部(寬截面PWD1)之寬度變大。 由此，可緩和電場集中在突出部PP底部之現象。
另外，根據圖18所示之示例，雖然窄截面PNR之第2方向(圖中z軸方向)之寬度為固定值，但窄截面PNR之平面形狀並不僅限於圖18所示之示例。如果窄截面PNR與寬截面PWD1相互鄰接之部分(突出第1鄰接部)比寬截面PWD1更窄，便可具有與圖18所示之示例不同之平面形狀。例如，窄截面PNR可比突出第1鄰接部及汲極區域DRR側中之突出第1鄰接部更窄之寬度，也可具有比突出第1鄰接部及在汲極區域DRR側中之寬截面PWD1更大之寬度。
(變形例5)
圖19係與變形例5相關之半導體裝置之平面圖，與變形例4之圖18對應。變形例5中相關之半導體裝置SD除了以下幾點之外，具有與變形例4中相關之半導體裝置SD相同之結構。
變形例5中，突出部PP之第2方向(圖中z軸方向)之寬度也因區域不同而不同。具體地說就是，突出部PP由寬截面PWD1(突出源極側部)、窄截面PNR(突出第1鄰接部及突出第2鄰接部)、以及寬截面PWD2(突出汲極側部)構成。寬截面PWD1、窄截面PNR、以及寬截面PWD2按順序從源極區域SOR側至汲極區域DRR側按順序排列，且相互鄰接。相對於開口OP之寬截面OWD來說，寬截面PWD1更靠近源極區域SOR側。相反地，相對於開口OP之寬截面OWD來說，寬截面PWD2更靠近汲極區域DRR側。而且，在第2方向上寬截面PWD1比窄截面PNR具有更大之寬度。另一方面，在第2方向上，寬截面PWD2也具有比窄截面PNR更大之寬度。詳細地說就是，突出部PP中經由窄截面PNR從寬截面PWD1延伸至寬截面PWD2之側面之形狀從平面上看，為經由寬截面OWD沿著從開口OP之窄截面ONR1延伸至窄截面ONR2之側面之形狀。
根據變形例5，突出部PP之尖端(寬截面PWD2)之部分寬度變 大了。由此，可緩和電場集中在突出部PP之尖端之現象。
另外，圖19所示之示例中，雖然窄截面PNR之第2方向(圖中z軸方向)之寬度為固定值，但窄截面PNR之平面形狀並非僅限於圖19所示之示例。如果窄截面PNR與寬截面PWD1相互鄰接之部分(突出第1鄰接部)比寬截面PWD1窄，且與寬截面PWD2相互鄰接之部分(突出第2鄰接部)比寬截面PWD2窄，便可為與圖19所示之示例不同之平面形狀。例如，窄截面PNR可比突出第1鄰接部及突出第2鄰接部之間之突出第1鄰接部及突出第2鄰接部更窄之寬度，也可比突出第1鄰接部及突出第2鄰接部之間之寬截面PWD1及寬截面PWD2更大之寬度。
(變形例6)
圖20係與變形例6相關之半導體裝置SD之平面圖，與變形例5之圖19對應。變形例6中相關之半導體裝置SD除了以下幾點之外，與變形例5中相關之半導體裝置SD具有相同之結構。
變形例6與變形例2(圖16)一樣，相對於汲極區域DRR來說，開口OP之汲極區域DRR側之邊緣部更靠近源極區域SOR側。換言之就是，開口OP之汲極區域DRR側中，場氧化膜DFOX之一部分沿著汲極區域DRR按第2方向(圖中z軸方向)延伸。而且，場氧化膜DFOX之該部分所延伸之區域之上方形成有導電膜CF1。從平面上看，相對於開口OP來說，導電膜CF1更靠近汲極區域DRR側，且將相鄰之突出部PP進行連接。具體地說就是，導電膜CF1與閘極電極GE及突出部PP一體形成。換言之就是，通過對導電膜CF1進行構圖便可同時形成閘極電極GE及突出部PP。導電膜CF1與變形例2一樣具有場板之作用。 由此，便可實現高耐壓之目的。
(變形例7)
圖21係與變形例7相關之半導體裝置SD之平面圖，與圖1對應。 圖22係沿著圖21之A-A'線截斷之截面圖，與圖2對應。圖23係沿著圖21之B-B'線截斷之截面圖，與圖3對應。圖24係沿著圖21之C-C'線截斷之截面圖，與圖4對應。變形例7中相關之半導體裝置SD除了以下幾點之外，與本實施方式中相關之半導體裝置SD具有相同之結構。
變形例7中，導體圖案CP經由層間絕緣膜ILD1位於閘極電極GE及突出部PP之上方。導體圖案CP被層間絕緣膜ILD1正上方之層間絕緣膜(層間絕緣膜ILD2)覆蓋，並位於層間絕緣膜ILD1之表面上。 導體圖案CP例如由與形成於層間絕緣膜ILD2上之佈線(圖中未示出)相同之材料(如鋁)形成。而且，導體圖案CP經由觸點SCTC與源極區域SOR電連接。由此，導體圖案CP上施加有與源極區域SOR相同之電壓(如接地電位)。而且，導體圖案CP具有延伸部CP1(導體延伸部)及複數個突出部CP2(導體突出部)。為了進行說明，圖中並未示出與觸點DCTC(與汲極區域DRR連接之觸點)之佈線，但實際上，層間絕緣膜ILD2上形成有與觸點DCTC連接之佈線。
延伸部CP1位於閘極電極GE之上方。而且，從平面上看，延伸部CP1按第2方向(圖中z軸方向)延伸。從平面上看，複數個突出部CP2從源極區域SOR側朝向汲極區域DRR側並從延伸部CP1之側面突出。本圖之示例中，從平面上看，相對於汲極區域DRR來說，突出部CP2之尖端更靠近源極區域SOR側。而且，複數個突出部CP2分別與閘極電極GE之複數個突出部PP對應。從平面上看，複數個突出部CP2沿著第2方向並排配置。而且從平面上看，延伸部CP1及複數個突出部CP2將閘極電極GE之汲極區域DRR側及複數個突出部PP圍在內側。 換言之就是，延伸部CP1及複數個突出部CP2之汲極區域DRR側之平面形狀為沿著閘極電極GE之汲極區域DRR側及複數個突出部PP之平面形狀。
另外，本圖所示之示例中，導體圖案CP形成於佈線層最下層之 層間絕緣膜(層間絕緣膜ILD1)正上方之層間絕緣膜(層間絕緣膜ILD2)上。但是，形成有導體圖案CP之層間絕緣膜並非僅限於本圖所示之示例(層間絕緣膜ILD2)。例如，導體圖案CP也可形成於層間絕緣膜ILD2更上側之層間絕緣膜中。此時，位於導體圖案CP下側之層間絕緣膜優選從平面上看，與導體圖案CP重合之區域中沒形成有佈線之層間絕緣膜。
根據變形例7，導體圖案CP額突出部CP2也具有場板之作用。由此，便可抑制電場集中在閘極電極GE之汲極區域DRR側之邊緣部之現象。因此，可提高閘極電極GE及汲極區域DRR之間之耐壓。
(變形例8)
圖25係與變形例8相關之半導體裝置SD之平面圖，與變形例7之圖21對應。變形例8中相關之半導體裝置SD除了以下幾點之外，具有與變形例7中相關之半導體裝置SD相同之結構。
變形例8中，相互鄰接之突出部CP2之汲極區域DRR側之部分因導電膜CF2而彼此連接。本圖所示之示例中，從平面上看，相對於汲極區域DRR來說，導電膜CF2更靠近源極區域SOR側。具體地說就是，導電膜CF2與導體圖案CP(延伸部CP1及複數個突出部CP2)一體形成。換言之就是，通過對導電膜CF2進行構圖便可同時形成導體圖案CP。
根據變形例8，導電膜CF2具有場板之作用。具體地說就是，對導電膜CF2施加與導體圖案CP相同之電壓(源極區域SOR之電位)。 此時，可抑制電場集中在閘極電極GE之汲極區域DRR側之端部之現象。由此，便可實現高耐壓之目的。
(變形例9)
圖26係與變形例9相關之半導體裝置SD之截面圖，與圖2對應。變形例9中相關之半導體裝置SD除了基板SUB之外延層EPI之導電型 為第2導電型(n型)這點之外，與本實施方式中相關之半導體裝置SD具有相同之結構。通過變形例9也可獲得與本實施方式相同之效果。
(變形例10)
圖27係與變形例10相關之半導體裝置SD之截面圖，與圖2對應。變形例10中相關之半導體裝置SD除了形成有第1導電型填埋區域PBL以代替本實施方式中相關之第2導電型填埋區域NBL這點之外，與本實施方式中相關之半導體裝置SD具有相同之結構。換言之就是，變形例10中，基板SUB之填埋區域之導電型與本實施方式相反。通過變形例10，也可獲得與本實施方式相同之效果。
(變形例11)
圖28係與變形例11相關之半導體裝置SD之截面圖，與圖2對應。變形例11中相關之半導體裝置SD除了基板SUB為SOI(Silicon on Insulator，絕緣體上矽)基板這點除外，與本實施方式中相關之半導體裝置SD為相同之結構。具體地說就是，變形例11中相關之基板SUB為按順序層積半導體基板SSUB、填埋氧化膜BOX、以及外延層EPI之結構。通過變形例11，也可獲得與本實施方式相同之效果。
(變形例12)
圖29係與變形例12相關之半導體裝置SD之截面圖，與圖2對應。變形例12中相關之半導體裝置SD除了在第1導電型體區域PBD下方形成有第1導電型填埋區域BPBL這點之外，與本實施方式中相關之半導體裝置SD具有相同之結構。
更詳細地說就是，第1導電型填埋區域BPBL與第1導電型體區域PBD之底面連接。因此，第1導電型填埋區域BPBL上施加有第1導電型體區域PBD之電壓。而且，第1導電型填埋區域BPBL從第1導電型填埋區域BPBL向汲極區域DRR側延伸。而且，從平面上看，第1導電 型填埋區域BPBL之汲極區域DRR側之端部抵達場氧化膜DFOX區域。 另外，圖29所示之示例中，第1導電型填埋區域BPBL並未與第2導電型漂移區NDR連接。
根據變形例12，因第1導電型填埋區域BPBL而形成耗盡層。而且，從平面上看，第1導電型填埋區域BPBL抵達了第2導電型漂移區NDR。因此，因第1導電型填埋區域BPBL形成之耗盡層也可抵達第2導電型漂移區NDR側。由此，更能提高閘極電極GE及汲極區域DRR之間之耐壓。
(變形例13)
圖30係與變形例13相關之半導體裝置SD之截面圖，與變形例12之圖29對應。變形例13中相關之半導體裝置SD除了第1導電型填埋區域BPBL之汲極區域DRR側之端部從平面上看抵達與汲極區域DRR重合之區域這點之外，與本實施方式中相關之半導體裝置SD具有相同之結構。變形例13中，第1導電型填埋區域BPBL例如形成於整個基板SUB上。根據變形例13，可獲得比變形例12更高之耐壓。
(變形例14)
圖31係與變形例14相關之半導體裝置之截面圖，與變形例11之圖28對應。變形例14中相關之半導體裝置SD除了基板SUB之外延層EPI之導電型為第2導電型(n型)這點除外，與變形例11中相關之半導體裝置SD具有相同之結構。通過變形例14，也可獲得與變形例11相同之效果。
以上根據實施方式具體地說明了本案發明人所作之發明，但本發明並不受到所述實施方式之限定，在不超出其要旨之範圍內能夠進行種種變更，在此無需贅言。
BCR‧‧‧主體接觸區域
BCTC‧‧‧觸點
DCTC‧‧‧觸點
DFOX‧‧‧場氧化膜
DRR‧‧‧汲極區域
FOX‧‧‧場氧化膜
GE‧‧‧閘極電極
OP‧‧‧開口
PP‧‧‧突出部
SCTC‧‧‧觸點
SD‧‧‧半導體裝置
SOR‧‧‧源極區域

Claims (8)

  1. 一種半導體裝置，其特徵在於包含：基板；半導體層，其形成於所述基板；第1導電型區域，其形成於所述半導體層；第2導電型區域，其形成於所述半導體層，且俯視時於第1方向上與所述第1導電型區域並排配置；閘極電極，其位於所述半導體層上，俯視時從所述第1導電型區域延伸至所述第2導電型區域而形成，且俯視時在與所述第1方向垂直之第2方向上延伸；源極區域，其形成於所述第1導電型區域；汲極區域，其形成於所述第2導電型區域，且與所述閘極電極分離；場絕緣膜，其形成於所述第2導電型區域之表層，且位於從所述閘極電極之下部橫跨至所述汲極區域之位置；複數個突出部，其從所述源極區域側朝向所述汲極區域側並從所述閘極電極之側面突出，且於俯視時沿著所述第2方向排列；及複數個開口，其形成於所述場絕緣膜，且從所述第1方向看，各個開口位於彼此相鄰之所述突出部之間，並沿著所述第2方向與所述複數個突出部交互排列；其中所述開口之所述汲極區域側之邊緣部與所述汲極區域相連，或所述開口之所述汲極區域側之邊緣部係位於相較於所述汲極區域更靠近所述源極區域側之位置；且所述開口之所述源極區域側之邊緣部係位於相較於所述閘極 電極之所述側面更靠近所述汲極區域側之位置。
  2. 如請求項1所記載之半導體裝置，其中所述開口之所述汲極區域側之邊緣部係位於相較於所述汲極區域更靠近所述源極區域側之位置；且更包含導電膜，於俯視時，相較於所述開口，所述導電膜係位於所述汲極區域側，且將相鄰之所述突出部相連。
  3. 如請求項1所記載之半導體裝置，其中所述開口包含：位於所述源極區域側之開口源極側部；開口第1鄰接部，相較於所述開口源極側部，所述開口第1鄰接部於所述汲極區域側與所述開口源極側部相鄰；位於所述汲極區域側之開口汲極側部；及開口第2鄰接部，相較於所述開口汲極側部，所述開口第2鄰接部於所述源極區域側與所述開口汲極側部相鄰；且所述開口源極側部於所述第2方向上比所述開口第1鄰接部窄；所述開口汲極側部於所述第2方向上比所述開口第2鄰接部窄。
  4. 如請求項3所記載之半導體裝置，其中所述突出部包含：突出源極側部，其相較於所述開口第1鄰接部，所述突出源極側部係位於所述源極區域側；及突出第1鄰接部，相較於所述突出源極側部，所述突出第1鄰接部於所述汲極區域側與所述突出源極側部相鄰；且所述突出源極側部於所述第2方向上具有比所述突出第1鄰接部寬之寬度。
  5. 如請求項4所記載之半導體裝置，其中所述突出部包含：突出汲極側部，相較於所述開口第2鄰接部，所述突出汲極側部係位於所述汲極區域側；及突出第2鄰接部，相較於所述突出汲極側部，所述突出第2鄰接部於所述源極區域側與所述突出汲極側部相鄰；且所述突出汲極側部在所述第2方向上具有比所述突出第2鄰接部寬之寬度。
  6. 如請求項5所記載之半導體裝置，其中所述開口之所述汲極區域側之邊緣部係位於相較於所述汲極區域更靠近所述源極區域側之位置；且更包含導電膜，於俯視時，相對於所述開口，所述導電膜係位於所述汲極區域側，且將相鄰之所述突出部相連。
  7. 如請求項1所記載之半導體裝置，其更包含：形成於所述基板上之層間絕緣膜；形成於所述層間絕緣膜上之導體圖案；及穿透所述層間絕緣膜，且將所述導體圖案與所述源極區域進行連接之觸點；且所述導體圖案包含：導體延伸部，其位於所述閘極電極之上方，且俯視時在所述第2方向上延伸；及複數個導體突出部，於俯視時，所述複數個導體突出部從所述源極區域側朝向所述汲極區域側而從所述導體延伸部之側面突出，且與所述複數個突出部之各者分別對應而設置，且於俯視時沿著所述第2方向排列；且於俯視時，所述導體延伸部及所述複數個導體突出部將所 述閘極電極之所述汲極區域側及所述複數個突出部包含在內側。
  8. 如請求項7所記載之半導體裝置，其更包含：導電膜，其將相鄰之所述導體突出部之所述汲極區域側之部分進行連接。
TW104114615A 2014-05-09 2015-05-07 半導體裝置 TWI649872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014097941A JP6284421B2 (ja) 2014-05-09 2014-05-09 半導体装置
JP2014-097941 2014-05-09

Publications (2)

Publication Number Publication Date
TW201543671A true TW201543671A (zh) 2015-11-16
TWI649872B TWI649872B (zh) 2019-02-01

Family

ID=54368555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114615A TWI649872B (zh) 2014-05-09 2015-05-07 半導體裝置

Country Status (5)

Country Link
US (2) US9761714B2 (zh)
JP (1) JP6284421B2 (zh)
KR (1) KR20150128563A (zh)
CN (1) CN105895691A (zh)
TW (1) TWI649872B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752911B (zh) * 2015-12-31 2022-01-21 南韓商Ｓｋ海力士系統集成電路有限公司 具有低導通電阻的橫向功率積體裝置
TWI819768B (zh) * 2022-06-10 2023-10-21 強茂股份有限公司 金氧半導體元件及其製法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045884A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
JP6726092B2 (ja) * 2016-12-28 2020-07-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TWI683437B (zh) * 2016-12-30 2020-01-21 新唐科技股份有限公司 高壓半導體裝置
JP6783708B2 (ja) * 2017-06-15 2020-11-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6904854B2 (ja) * 2017-08-30 2021-07-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2019054106A (ja) 2017-09-14 2019-04-04 株式会社東芝 半導体装置
US10424647B2 (en) 2017-10-19 2019-09-24 Texas Instruments Incorporated Transistors having gates with a lift-up region
TWI667791B (zh) * 2017-11-21 2019-08-01 世界先進積體電路股份有限公司 橫向擴散金屬氧化物半導體場效電晶體
KR20190087786A (ko) * 2018-01-17 2019-07-25 주식회사 디비하이텍 반도체 소자 및 그 제조 방법
US10790365B2 (en) 2018-02-23 2020-09-29 Vanguard International Semiconductor Corporation Lateral diffused metal oxide semiconductor field effect transistor
CN110350032A (zh) * 2018-04-04 2019-10-18 无锡华润上华科技有限公司 一种半导体器件
KR102514904B1 (ko) 2019-02-28 2023-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 증가된 항복 전압을 갖는 고전압 반도체 장치 및 그 제조 방법
JP7147703B2 (ja) * 2019-07-16 2022-10-05 株式会社デンソー 半導体装置
WO2022092035A1 (ja) * 2020-10-29 2022-05-05 ローム株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289049B1 (ko) * 1997-12-17 2001-10-24 정선종 이중필드판구조를갖는전력소자
US7847351B2 (en) * 2008-04-11 2010-12-07 Texas Instruments Incorporated Lateral metal oxide semiconductor drain extension design
JP4602465B2 (ja) * 2008-12-04 2010-12-22 株式会社東芝 半導体装置
US8772871B2 (en) 2010-08-20 2014-07-08 Freescale Semiconductor, Inc. Partially depleted dielectric resurf LDMOS
US8754469B2 (en) * 2010-10-26 2014-06-17 Texas Instruments Incorporated Hybrid active-field gap extended drain MOS transistor
US20120248533A1 (en) * 2011-04-04 2012-10-04 Rob Van Dalen Field plate and circuit therewith
JP5973824B2 (ja) * 2012-07-25 2016-08-23 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
CN103579313A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 提高高压ldmos器件击穿电压的结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752911B (zh) * 2015-12-31 2022-01-21 南韓商Ｓｋ海力士系統集成電路有限公司 具有低導通電阻的橫向功率積體裝置
TWI819768B (zh) * 2022-06-10 2023-10-21 強茂股份有限公司 金氧半導體元件及其製法

Also Published As

Publication number Publication date
CN105895691A (zh) 2016-08-24
US20170330968A1 (en) 2017-11-16
KR20150128563A (ko) 2015-11-18
TWI649872B (zh) 2019-02-01
JP2015216218A (ja) 2015-12-03
JP6284421B2 (ja) 2018-02-28
US9761714B2 (en) 2017-09-12
US20150325693A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
TWI649872B (zh) 半導體裝置
CN104380471B (zh) 碳化硅半导体装置及其制造方法
JP5491723B2 (ja) 電力用半導体装置
WO2017010393A1 (ja) 半導体装置および半導体装置の製造方法
TWI407548B (zh) 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體
JP5728992B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5844656B2 (ja) 半導体装置及び半導体装置の製造方法
US20140203356A1 (en) Semiconductor device including vertical semiconductor element
WO2016152058A1 (ja) 半導体装置
WO2013118203A1 (ja) 半導体装置及びその製造方法
TW201432913A (zh) 半導體裝置及其製造方法
WO2014118859A1 (ja) 炭化珪素半導体装置
KR20120084694A (ko) 감소된 온-저항을 가지는 트렌치 전력 ｍｏｒｆｅｔ
JP5404550B2 (ja) 半導体装置の製造方法及び半導体装置
JP2001244461A (ja) 縦型半導体装置
TWI539577B (zh) 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
WO2016152059A1 (ja) 半導体装置
JP2020136472A (ja) 半導体装置
JP6747195B2 (ja) 半導体装置および半導体装置の製造方法
JP2009200300A (ja) 半導体装置およびその製造方法
KR101710815B1 (ko) 반도체 디바이스의 제조 방법
JP2020064950A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5971218B2 (ja) 半導体装置
JP2007194585A (ja) 半導体装置
WO2013175880A1 (ja) 炭化珪素半導体装置およびその製造方法