KR970702577A - 감소된 누설 전류를 갖는 mosfet(mosfet with reduced leakage current) - Google Patents

감소된 누설 전류를 갖는 mosfet(mosfet with reduced leakage current) Download PDF

Info

Publication number
KR970702577A
KR970702577A KR1019960705721A KR19960705721A KR970702577A KR 970702577 A KR970702577 A KR 970702577A KR 1019960705721 A KR1019960705721 A KR 1019960705721A KR 19960705721 A KR19960705721 A KR 19960705721A KR 970702577 A KR970702577 A KR 970702577A
Authority
KR
South Korea
Prior art keywords
silicide layer
drain
terminal
source
region
Prior art date
Application number
KR1019960705721A
Other languages
English (en)
Other versions
KR100304139B1 (ko
Inventor
토마스 엠. 루이찌
Original Assignee
클라크 3세 존 엠.
내셔널 세미컨덕터 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미컨덕터 코오포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR970702577A publication Critical patent/KR970702577A/ko
Application granted granted Critical
Publication of KR100304139B1 publication Critical patent/KR100304139B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

감소된 누설 전류를 갖는 MOSFET는 채널에 의해서 분리된 드레인과 소오스 영역, 상기 드레인 영역의 일부분을 덮고 있는 드레인 단자, 상기 소오스 영역의 일부분을 덮고 있는 소오스 단자 및 채널과 마주보는 게이트 단자를 포함한다. 산화층은 상기 드레인과 소오스 영역의 나머지 부분뿐만아니라, 드레인 소오스 및 게이트 단자의 인접한 수직 측부와 상부 위에 증착된다. 실리사이드 층은 산화층으로 덮인 상부 가장자리 사이의 게이트 단자 위와 산화층을 덮인 상부 가장자리까지의 드레인과 소오스 단자 위로 증착된다. 실리사이드 대신에 드레인 소오스 영역 위의 신화층으로, 기생 쇼트키 다이오드를 피하고, 그것에 의하여 그런 기생 소자로 인하여 누설 전류를 제거한다. 부가적으로, 상기 드레인과 소오스 영역 위의 산화층은 PLDD 및 NLDD 확산을 방지하며, 게이트와 근접한 산화 스페이서 아래에 있는 상기 드레인과 소오스 영역의 침해를 방지하며 대역과 대역 사이의 터널링으로 인한 누설 전류를 상당히 감소시킨다.

Description

감소된 누설 전류를 갖는 MOSFET(MOSFET WITH REDUCED LEAKAGE CURRENT)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 BiCMOS IC의 부분 단면도이다.

Claims (27)

  1. 감소된 누설 전류를 갖는 MOSFET를 포함하는 장치로서, 상기 MOSFET는 반도체 기판과, 상기 반도체 기판 내에 있으며 제1 및 제2드레인 영역 표면을 갖는 드레인 영역과, 대향하는 제1 및 제2드레인 단자 표면을 갖으며 상기 제1드레인 영역 표면에 인접한 드레인 단자로서, 상기 제1드레인 단자 표면이 상기 제l드레인 영역 표면에 인접해 있는 드레인 단자와, 상기 제2드레인 단자 표면에 인접한 제1실리사이드 층과, 상기 제2드레인 영역 표면에 인접한 제1비실리사이드 층과, 상기 반도체 기판 내에 있으며 제1 및 제2소오스 영역 표면을 갖는 소오스 영역과, 대향하는 제1 및 제2소오스 단자 표면을 갖으며 상기 제1소오스 영역 표면에 인접한 소오스 단자로서, 상기 제1소오스 단자 표면은 상기 제1소오스 영역 표면에 인접해 있는 소오스 단자와, 상기 반도체 기판 내의 상기 드레인과 소오스 영역 사이의 채널 영역과, 대향하는 제1 및 제2게이트 단자 표면을 갖는 게이트 단자로서, 상기 제1게이트 단자 표면이 상기 기판 근처에 상기 채널 영역과 마주 보게 배치되는 게이트단자와, 상기 제2게이트 단자 표면에 인접한 제2실리사이드 층을 구비하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 제2소오스 영역 표면에 인접한 제2비실리사이드 층을 또한 구비하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 제1실리사이드 층은 제1폭을 갖으며, 상기 제2드레인 단자 표면은 제2폭을 갖으며, 상기 제1폭은 상기 제2폭보다 작은 것을 특징으로 하는 장치.
  4. 제3항에 있어서, 상기 제2드레인 단자 표면은 대향하는 가장자리를 지니고 있으며, 상기 제1실리사이드 층은 상기 대향하는 가장자리 사이에 있으며, 그들중 어느 하나로 확장되지 않는 것을 특징으로 하는 장치.
  5. 제1항에 있어서, 상기 제2실리사이드 층은 제1폭을 갖으며, 상기 제2게이트 단자 표면은 제2폭을 갖으며 상기 제1폭은 상기 제2폭보다 작은 것을 특징으로 하는 장치.
  6. 제5항에 있어서, 상기 제2게이트 단자 표면은 대향하는 가장자리를 갖으며, 제2실리사이드 층은 상기 대향하는 가장자리 사이에 있으며 그들중 어느 하나로 확장되지 않는 것을 특징으로 하는 장치.
  7. 제1항에 있어서, 상기 제2소오스 단자 표면에 인접한 제3실리사이드 층을 또한 구비하는 것을 특징으로 하는 장치.
  8. 제7항에 있어서, 상기 제3실리사이드 층은 제1폭을 갖으며, 상기 제2소오스 단자 표면은 제2폭을 갖으며 상기 제1폭은 상기 제2폭보다 작은 것을 특징으로 하는 장치.
  9. 제8항에 있어서, 상기 제2소오스 단자 표면은 대향하는 가장자리를 갖으며, 상기 제3실리사이드 층은 상기 대향하는 가장자리 사이에 있으며, 그들중 어느 하나로 확장되지 않는 것을 특징으로 하는 장치.
  10. 감소된 누설 전류를 갖는 MOSFET를 포함하는 집적 회로로서, 상기 MOSFET는 드레인 영역과, 상기 드레인 영역의 제1부분에 배치된 드레인 단자와, 상기 드레인 단자에 배치된 제1실리사이드 층과, 상기 드레인 영역의 제2부분에 배치된 제1산화층과, 소오스 영역과, 상기 소오스 영역의 제1부분에 배치된 소오스 단자와, 상기 드레인과 소오스 영역 사이의 채널 영역과, 상기 채널 영역과 마주보게 배치된 게이트 단자와, 상기 게이트 단자에 배치된 제2실리사이드 층을 구비하는 것을 특징으로 하는 직접 회로.
  11. 제10항에 있어서, 상기 소오스 영역의 제2부분에 배치원 제2산화층을 또한 구비하는 것을 특징으로 하는 집적 회로.
  12. 제10항에 있어서, 상기 드레인 단자가 상기 제1실리사이드 층보다 넓은 것을 특징으로 하는 집적 회로.
  13. 제12항에 있어서, 상기 드레인 단자는 대향하는 가장리를 갖으며, 상기 제1실리사이드 층은 상기 대향하는 가장자리 사이에 배치되고, 그들중 어느 하나로 확장되지 않는 것을 특징으로 하는 집적 회로.
  14. 제10항에 있어서, 상기 게이트 단자는 상기 제2실리사이드 층보다 넓은 것을 특징으로 하는 집적 회로.
  15. 제14항에 있어서, 상기 게이트 단자는 대향하는 가장자리를 갖으며, 상기 실리사이드 층은 상기 대향하는 가장자리 사이에 배치되며 그들중 어느 하나로 확장되지 않는 것을 특징으로 하는 집적 회로.
  16. 제10항에 있어서, 상기 소오스 단자에 배치된 제3실리사이드 층을 또한 구비하는 것을 특징으로 하는 집적 회로.
  17. 제16항에 있어서, 상기 소오스 단자는 상기 제3실리사이드 층보다 넓은 것을 특징으로 하는 직접 회로.
  18. 제17항에 있어서, 상기 소오스 단자는 대향하는 가장자리를 갖으며, 상기 제3실리사이드 층은 상기 대향하는 가장자리 사이에 배치되며 그들중 어느 하나로 확장되지 않는 것을 특징으로 하는 집적 회로.
  19. 감소된 누설 전류를 갖는 MOSFET를 포함하는 집적 회로를 제조하는 방법으로서, 상기 방법은 드레인 영역과, 대향하는 측부와 대향하는 가장자리를 갖으며, 상기 드레이 영역의 제1부분에 접속된 드레인 단자와, 소오스 영역과, 대향하는 측부와 대향하는 가장자리를 갖으며, 상기 소오스 영역의 제1부분에 접속된 소오스 단자와, 상기 드레인과 소오스 영역 사이의 채널 영역과, 대향하는 측부와 대향하는 가장자리를 갖으며, 상기 채널과 마주보게 배치된 게이트 단자를 포함하는 집적화된 MOSFET를 설치하는 단계와; 상기 드레인 영역의 제2부분 위에 비실리사이드 층을 증착하는 단계와, 상기 드레인 단자와 상기 게이트 단자 위에 실리사이드 층을 증착하는 단계를 구비하는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 비실리사이드 층을 증착하는 상기 단계가 상기 소오스 영역의 제2부분 위에 상기 비실리사이드 층을 증착하는 단계를 또한 구비하는 것을 특징으로 하는 방법.
  21. 제19항에 있어서, 상기 드레인 단자 위에 실리사이드 층을 증착하는 상기 단계가 상기 드레인 단자보다 더 좁은 실리사이드 층을 증착하는 단계를 구비하는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 상기 드레인 단자보다 좁은 실리사이드 층을 증착하는 상기 단계가 상기 대향하는 드레인 단자 가장자리 사이에 그들중 어느 하나로 확장되지 않고 실리사이드 층을 증착하는 단계를 구비하는 것을 특징으로 하는 방법.
  23. 제19항에 있어서, 상기 게이트 단자 위에 실리사이드 층을 증착하는 상기 단계가 상기 게이트 단자보다 좁은 실리사이드 층을 증착하는 단계를 구비하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 상기 게이트 단자보다 좁은 실리사이드 층을 증착하는 상기 단계가 상기 대향하는 게이트 단자의 가장자리 사이에, 그들중 어느 하나로 확장되지 않게 실리사이드 층을 증착하는 단계를 구비하는 것을 특징으로 하는 방법.
  25. 제19항에 있어서, 실리사이드 층을 증착하는 상기 단계가 상기 소오스 단자 위에 실리사이드 층을 증착하는 단계를 또한 구비하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 상기 소오스 단자 위에 실리사이드 층을 증착하는 상기 단계가 상기 소오스 단자보다 좁은 실리사이드 층을 증착하는 단계를 구비하는 것을 특징으로 하는 방법.
  27. 제26항에 있어서, 상기 소오스 단자보다 즙은 실리사이드 층을 증착하는 상기 단계가 상기 대향하는 소오스 단자의 가장자리 사이에, 그들중 어느 하나로 확장되지 않게 증착하는 단계를 구비하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960705721A 1995-02-16 1996-02-14 누설전류가감소된mosfet를포함하는장치및집적회로,및그집적회로제조방법 KR100304139B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US38972095A 1995-02-16 1995-02-16
US08/389,720 1995-02-16
PCT/US1996/002143 WO1996025762A1 (en) 1995-02-16 1996-02-14 Mosfet with reduced leakage current

Publications (2)

Publication Number Publication Date
KR970702577A true KR970702577A (ko) 1997-05-13
KR100304139B1 KR100304139B1 (ko) 2001-10-19

Family

ID=23539447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960705721A KR100304139B1 (ko) 1995-02-16 1996-02-14 누설전류가감소된mosfet를포함하는장치및집적회로,및그집적회로제조방법

Country Status (5)

Country Link
US (2) US5824577A (ko)
EP (1) EP0756758B1 (ko)
KR (1) KR100304139B1 (ko)
DE (1) DE69614326T2 (ko)
WO (1) WO1996025762A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840624A (en) * 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
US6140166A (en) * 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
US5851883A (en) * 1997-04-23 1998-12-22 Advanced Micro Devices, Inc. High density integrated circuit process
US6376348B1 (en) * 1997-09-30 2002-04-23 Siemens Aktiengesellschaft Reliable polycide gate stack with reduced sheet resistance and thickness
US6001721A (en) * 1998-02-19 1999-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide and salicide on the same chip
KR100317532B1 (ko) * 1999-04-22 2001-12-22 윤종용 반도체 소자 및 그 제조방법
TW432505B (en) * 1999-05-03 2001-05-01 United Microelectronics Corp Manufacturing method of gate
US7049855B2 (en) * 2001-06-28 2006-05-23 Intel Corporation Area efficient waveform evaluation and DC offset cancellation circuits
JP3719189B2 (ja) * 2001-10-18 2005-11-24 セイコーエプソン株式会社 半導体装置の製造方法
US8274110B2 (en) * 2009-05-20 2012-09-25 Micron Technology, Inc. Vertically-oriented semiconductor selection device providing high drive current in cross-point array memory
US8421164B2 (en) 2010-01-05 2013-04-16 Micron Technology, Inc. Memory cell array with semiconductor selection device for multiple memory cells
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
CN105679758B (zh) * 2016-03-25 2017-12-29 南京微盟电子有限公司 一种具有防电流倒灌的p型金属氧化物半导体场效应管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714685A (en) * 1986-12-08 1987-12-22 General Motors Corporation Method of fabricating self-aligned silicon-on-insulator like devices
US4849344A (en) * 1986-12-11 1989-07-18 Fairchild Semiconductor Corporation Enhanced density modified isoplanar process
US4734382A (en) * 1987-02-20 1988-03-29 Fairchild Semiconductor Corporation BiCMOS process having narrow bipolar emitter and implanted aluminum isolation
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
US5026239A (en) * 1988-09-06 1991-06-25 Canon Kabushiki Kaisha Mask cassette and mask cassette loading device
JPH0391245A (ja) * 1989-09-01 1991-04-16 Sumitomo Metal Ind Ltd 薄膜半導体装置とその製造方法
FR2652448B1 (fr) * 1989-09-28 1994-04-29 Commissariat Energie Atomique Procede de fabrication d'un circuit integre mis haute tension.
EP0422824A1 (en) * 1989-10-12 1991-04-17 AT&T Corp. Field-effect transistor with polysilicon window pad
EP0452720A3 (en) * 1990-04-02 1994-10-26 Nat Semiconductor Corp A semiconductor structure and method of its manufacture
US5231042A (en) * 1990-04-02 1993-07-27 National Semiconductor Corporation Formation of silicide contacts using a sidewall oxide process
US5234847A (en) * 1990-04-02 1993-08-10 National Semiconductor Corporation Method of fabricating a BiCMOS device having closely spaced contacts
US5107321A (en) * 1990-04-02 1992-04-21 National Semiconductor Corporation Interconnect method for semiconductor devices
KR100234550B1 (ko) * 1990-04-02 1999-12-15 클라크 3세 존 엠 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법
US5219784A (en) * 1990-04-02 1993-06-15 National Semiconductor Corporation Spacer formation in a bicmos device
US5124775A (en) * 1990-07-23 1992-06-23 National Semiconductor Corporation Semiconductor device with oxide sidewall
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
ATE139058T1 (de) * 1990-10-23 1996-06-15 Siemens Ag Verfahren zur herstellung einer dotierten polyzidschicht auf einem halbleitersubstrat

Also Published As

Publication number Publication date
US5801424A (en) 1998-09-01
EP0756758A1 (en) 1997-02-05
DE69614326T2 (de) 2002-06-06
KR100304139B1 (ko) 2001-10-19
US5824577A (en) 1998-10-20
WO1996025762A1 (en) 1996-08-22
DE69614326D1 (de) 2001-09-13
EP0756758B1 (en) 2001-08-08

Similar Documents

Publication Publication Date Title
KR920008966A (ko) 반도체장치
TW335513B (en) Semiconductor component for high voltage
TW345693B (en) LDMOS device with self-aligned RESURF region and method of fabrication
EP1253634A3 (en) Semiconductor device
EP0805499A3 (en) High withstand voltage M I S field effect transistor and semiconductor integrated circuit
DE69332358D1 (de) Leistung-mosfet aus siliziumkarbid
KR950034767A (ko) Mis형 반도체장치
WO2003100865A3 (en) Microwave field effect transistor structure
KR970702577A (ko) 감소된 누설 전류를 갖는 mosfet(mosfet with reduced leakage current)
JPH03157974A (ja) 縦型電界効果トランジスタ
WO2001047025A8 (en) Silicon carbide lateral mosfet and method of making the same
JP2954854B2 (ja) 集積回路チップ
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
JPH0513387B2 (ko)
EP0821405A3 (en) MOSFET gate insulation and process for production thereof
EP0239250A3 (en) Short channel mos transistor
KR970053846A (ko) 정전기 보호회로의 트랜지스터 및 그의 제조방법
JP2926962B2 (ja) Ｍｉｓ型電界効果トランジスタを有する半導体装置
JP3349029B2 (ja) 半導体装置
KR920003550A (ko) 반도체 장치
JPH06349852A (ja) Ｍｏｓ型電界効果トランジスタ
US4673965A (en) Uses for buried contacts in integrated circuits
KR840007310A (ko) 반도체 장치 및 그 제조방법
KR840005929A (ko) Mos 트랜지스터 집적회로
EP0834927A2 (en) Semiconductor IC device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 15

EXPY Expiration of term