KR970053846A - 정전기 보호회로의 트랜지스터 및 그의 제조방법 - Google Patents

정전기 보호회로의 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR970053846A
KR970053846A KR1019950066053A KR19950066053A KR970053846A KR 970053846 A KR970053846 A KR 970053846A KR 1019950066053 A KR1019950066053 A KR 1019950066053A KR 19950066053 A KR19950066053 A KR 19950066053A KR 970053846 A KR970053846 A KR 970053846A
Authority
KR
South Korea
Prior art keywords
concentration impurity
region
impurity region
high concentration
insulating film
Prior art date
Application number
KR1019950066053A
Other languages
English (en)
Other versions
KR100211539B1 (ko
Inventor
정재관
박근우
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19447224&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR970053846(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066053A priority Critical patent/KR100211539B1/ko
Priority to JP34614496A priority patent/JP3516565B2/ja
Priority to US08/774,824 priority patent/US5807728A/en
Priority to GB9627040A priority patent/GB2309588B/en
Priority to CN96114100A priority patent/CN1106044C/zh
Publication of KR970053846A publication Critical patent/KR970053846A/ko
Priority to US09/127,443 priority patent/US6207997B1/en
Application granted granted Critical
Publication of KR100211539B1 publication Critical patent/KR100211539B1/ko
Priority to JP2003314606A priority patent/JP2004072121A/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 소자의 정전기 보호회로의 트랜지스터는 기판상에 형성된 웰과, 상기 웰의 내부에 형성된 소자 분리절연막과, 상기 소자 분리절연막의 양측에 형성된 저농도 불순물 영역과, 상기 엘디디 저농도 불순물 영역의 내부에 형성된 제1고농도 불순물 영역과, 상기 엘디디 저농도 불순물 영역의 내부에 형성된 제2고농도 불순물 영역 및 절연막의 상부에 형성된 금속 게이트전극을 구비하며, 상기 제1고농도 불순물 영역과 제2고농도 불순물 영역중 적어도 일 영역이 동작영역 에지에서 안으로 중첩 배치되는 것을 특징으로 한다.

Description

정전기 보호회로의 트랜지스터 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7A도 및 제7B도는 본 발명의 실시예에 따른 정전기 보호회로의 금속 게이트 엔채널 필드 트랜지스터의 배치도, 제7C도는 제7A도 및 제7B도에 도시된 금속 게이트 엔채널 필드 트랜지스터의 단면도.

Claims (11)

  1. 기판상에 형성된 웰과, 상기 웰의 내부에 형성된 소자 분리절연막과, 상기 소자 분리절연막의 양측에 형성된 저농도 불순물 영역과, 상기 저농도 불순물 영역의 내부에 형성된 제1고농도 불순물 영역과, 상기 저농도 불순물 영역의 내부에 형성된 제2고농도 불순물 영역과, 상기 소자 분리절연막 및 엘디디 저농도 불순물 영역의 상부에 형성된 절연막과, 상기 저농도 불순물 영역 및 절연막의 상부에 형성된 금속 게이트 전극을 구비하며, 상기 제1고농도 불순물 영역과 제2고농도 불순물 영역중 적어도 일 영역이 동작영역 에지에서 안으로 중첩 배치되는 것을 특징으로 하는 정전기 보호 회로의 트랜지스터.
  2. 제1항에 있어서, 상기 정전기 방지회로의 트랜지스터는 금속 게이트 엔채널 필드 트랜지스터이며, 상기 제1고농도 불순물 영역은 드레인 영역이고 제2고농도 불순물 영역은 소스영역인 것을 특징으로 하는 정전기 보호 회로의 트랜지스터.
  3. 제1항에 있어서, 상기 정전기 방지회로의 트랜지스터는 엔피엔형 바이폴라 트랜지스터이며, 상기 제1고농도 불순물 영역은 이미터영역이고 제2고농도 불순물영역은 컬렉터영역인 것을 특징으로 하는 정전기 보호 회로의 트랜지스터.
  4. 제1항에 있어서, 상기 제1고농도 불순물영역 및 제2고농도 불순물 영역중 적어도 일 영역과 동작영역의 중첩이 0.1㎛ 이상으로 배치되는 것을 특징으로 하는 정전기 보호 회로의 트랜지스터.
  5. 기판상에 형성된 웰과, 상기 웰의 내부에 형성된 소자 분리절연막과, 상기 소자 분리절연막의 상부에 형성된 게이트전극과, 상기 소자 분리절연막의 양측에 형성된 저농도 불순물영역과, 상기 소자 분리절연막의 상부 및 게이트전극의 측면에 형성된 게이트 측벽 스페이서 산화막과, 상기 저농도 불순물영역의 내부에 형성된 제1고농도 불순물영역과, 상기 저농도 불순물영역의 내부에 형성된 제2고농도 불순물영역을 구비하며, 상기 제1고농도 불순물영역과, 상기 제2고농도 불순물영역과, 상기 제1고농도 불순물영역과 게이트 전극의 교차영역과, 상기 제2고농도 불순물영역과 게이트 전극의 교차영역, 상기 제1고농도 불순물영역과 게이트 전극과 소자분리 절연막의 교차영역과, 상기 제2고농도 불순물영역과 게이트 전극과 소자분리 절연막의 교차영역과, 상기 제1고농도 불순물영역과 게이트 전극이 교차하는 코너영역과, 상기 제2고농도 불순물영역과 게이트 전극이 교차하는 코너영역과, 상기 제1고농도 불순물영역과 게이트 전극과 소자분리 절연막이 교차하는 코너영역과, 상기 제2고농도 불순물영역과 게이트 전극과 소자분리 절연막이 교차하는 코너영역중 적어도 일영역이 동작영역 에지에서 안으로 들어오게 중첩 배치되는 것을 특징으로 하는 정전기 보호 회로의 트랜지스터.
  6. 제5항에 있어서, 상기 액티브 트랜지스터는 액티브 엔모스형 트랜지스터이며, 상기 제1고농도 불순물영역은 드레인 영역이고 제2고농도 불순물영역은 소스 영역인 것을 특징으로 하는 정전기 보호 회로의 트랜지스터.
  7. 제5항에 있어서, 상기 제1고농도 불순물영역 및 제2고농도 불순물영역중 적어도 일 영역과 동작영역의 중첩이 0.1㎛ 이상으로 배치되는 것을 특징으로 하는 반도체 소자의 정전기 보호 회로의 트랜지스터.
  8. 기판의 상부에 웰을 형성하고 상기 웰의 내부에 소자 분리절연막을 성장시켜 동작영역과 절연분리 영역을 형성시키는 단계와, 저농도 이온을 상기 소자 분리절연막 양측에 주입하여 저농도 불순물영역을 형성하는 단계와, 고농도 이온을 상기 저농도 불순물영역의 내부로 주입하여 제1 및 제2고농도 불순물영역중 어느 일영역이 동작영역 에지에서 안으로 들어오게 상기 제1 및 제2고농도 불순물영역을 형성하는 단계와, 상기 소자 분리절연막 및 저농도 불순물영역의 상부에 절연막과 금속 게이트 전극을 형성하는 단계를 구비는 것을 특징으로 하는 정전기 보호 회로의 트랜지스터 제조방법.
  9. 제8항에 있어서, 상기 고농도 이온은 As 이온인 것을 특징으로 하는 반도체 소자의 정전기 방지 회로용 트랜지스터 제조방법.
  10. 기판의 상부에 웰을 형성하고 상기 웰의 내부에 소자 분리절연막을 성장시켜 동작영역과 절연분리 영역을 형성시키는 단계와, 소자 분리절연막의 상부에 게이트전극을 형성하는 단계와, 저농도 이온을 상기 소자 분리절연막 양측에 주입하여 저농도 불순물영역을 형성하는 단계와, 상기 소자 분리절연막의 상부 및 게이트 전극의 측면에 게이트 측벽 스페이서 산화막을 형성하는 단계와, 고농도 이온을 상기 저농도 불순물영역의 내부로 주입하여 제1 및 제2고농도 불순물영역중 어느 일영역이 동작영역 에지에서 안으로 들어오게 상기 제1 및 제2고농도 불순물영역을 형성하는 단계를 구비는 것을 특징으로 하는 정전기 보호 회로의 트랜지스터 제조방법.
  11. 제10항에 있어서, 상기 고농도 이온은 As 이온인 것을 특징으로 하는 정전기 보호 회로의 트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066053A 1995-12-29 1995-12-29 반도체소자의 정전기방전 보호장치 및 그 제조방법 KR100211539B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950066053A KR100211539B1 (ko) 1995-12-29 1995-12-29 반도체소자의 정전기방전 보호장치 및 그 제조방법
JP34614496A JP3516565B2 (ja) 1995-12-29 1996-12-25 静電気保護回路のトランジスタ及びその製造方法
US08/774,824 US5807728A (en) 1995-12-29 1996-12-27 Thin film transistor for antistatic circuit and method for fabricating the same
GB9627040A GB2309588B (en) 1995-12-29 1996-12-30 Thin film transistor for antistatic circuit and method for fabricating the same
CN96114100A CN1106044C (zh) 1995-12-29 1996-12-30 抗静电电路的薄膜晶体管及其制造方法
US09/127,443 US6207997B1 (en) 1995-12-29 1998-07-31 Thin film transistor for antistatic circuit and method for fabricating the same
JP2003314606A JP2004072121A (ja) 1995-12-29 2003-09-05 静電気保護回路のトランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066053A KR100211539B1 (ko) 1995-12-29 1995-12-29 반도체소자의 정전기방전 보호장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970053846A true KR970053846A (ko) 1997-07-31
KR100211539B1 KR100211539B1 (ko) 1999-08-02

Family

ID=19447224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066053A KR100211539B1 (ko) 1995-12-29 1995-12-29 반도체소자의 정전기방전 보호장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US5807728A (ko)
JP (2) JP3516565B2 (ko)
KR (1) KR100211539B1 (ko)
CN (1) CN1106044C (ko)
GB (1) GB2309588B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329613B1 (ko) * 1998-06-29 2002-09-04 주식회사 하이닉스반도체 정전기보호소자를구비하는반도체소자
KR100505619B1 (ko) * 1998-09-29 2005-09-26 삼성전자주식회사 반도체소자의정전하방전회로,그구조체및그구조체의제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494143B1 (ko) * 1997-12-31 2005-09-02 주식회사 하이닉스반도체 반도체장치의 필드트랜지스터 구조
US6355508B1 (en) * 1998-09-02 2002-03-12 Micron Technology, Inc. Method for forming electrostatic discharge protection device having a graded junction
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100494343B1 (ko) * 2000-12-27 2005-06-13 주식회사 하이닉스반도체 반도체 소자의 필드 트랜지스터 제조 방법
JP2003031669A (ja) 2001-07-13 2003-01-31 Ricoh Co Ltd 半導体装置
US6534834B1 (en) * 2001-12-19 2003-03-18 Agere Systems, Inc. Polysilicon bounded snapback device
KR20070033718A (ko) * 2005-09-22 2007-03-27 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR101464123B1 (ko) * 2008-05-30 2014-11-21 삼성디스플레이 주식회사 액정 패널용 모기판 및 이의 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3340560A1 (de) * 1983-11-09 1985-05-15 Siemens AG, 1000 Berlin und 8000 München Verfahren zum gleichzeitigen herstellen von schnellen kurzkanal- und spannungsfesten mos-transistoren in vlsi-schaltungen
US4859620A (en) * 1985-04-12 1989-08-22 General Electric Company Graded extended drain concept for reduced hot electron effect
JPH0235778A (ja) * 1988-07-26 1990-02-06 Seiko Epson Corp 半導体装置
JPH0775261B2 (ja) * 1988-12-27 1995-08-09 日本電気株式会社 半導体入力保護装置
JPH065705B2 (ja) * 1989-08-11 1994-01-19 株式会社東芝 半導体集積回路装置
JPH03101269A (ja) * 1989-09-14 1991-04-26 Fujitsu Ltd 半導体集積回路
US5465189A (en) * 1990-03-05 1995-11-07 Texas Instruments Incorporated Low voltage triggering semiconductor controlled rectifiers
JPH0513757A (ja) * 1991-06-28 1993-01-22 Kawasaki Steel Corp 出力バツフア回路
US5301084A (en) * 1991-08-21 1994-04-05 National Semiconductor Corporation Electrostatic discharge protection for CMOS integrated circuits
JP2868359B2 (ja) * 1992-04-03 1999-03-10 シャープ株式会社 半導体装置の製造方法
US5336908A (en) * 1992-08-26 1994-08-09 Micron Semiconductor, Inc. Input EDS protection circuit
US5523250A (en) * 1992-08-31 1996-06-04 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a MOSFET with LDD regions
US5268588A (en) * 1992-09-30 1993-12-07 Texas Instruments Incorporated Semiconductor structure for electrostatic discharge protection
JP3135433B2 (ja) * 1993-09-17 2001-02-13 株式会社東芝 半導体保護回路及びその装置
KR0166101B1 (ko) * 1993-10-21 1999-01-15 김주용 정전방전 보호회로의 트랜지스터 및 그 제조방법
JP2611639B2 (ja) * 1993-11-25 1997-05-21 日本電気株式会社 半導体装置
JP2715929B2 (ja) * 1994-08-18 1998-02-18 日本電気株式会社 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329613B1 (ko) * 1998-06-29 2002-09-04 주식회사 하이닉스반도체 정전기보호소자를구비하는반도체소자
KR100505619B1 (ko) * 1998-09-29 2005-09-26 삼성전자주식회사 반도체소자의정전하방전회로,그구조체및그구조체의제조방법

Also Published As

Publication number Publication date
CN1106044C (zh) 2003-04-16
GB9627040D0 (en) 1997-02-19
GB2309588B (en) 2000-10-18
JP2004072121A (ja) 2004-03-04
US6207997B1 (en) 2001-03-27
CN1158502A (zh) 1997-09-03
US5807728A (en) 1998-09-15
JP3516565B2 (ja) 2004-04-05
GB2309588A (en) 1997-07-30
KR100211539B1 (ko) 1999-08-02
JPH09186296A (ja) 1997-07-15

Similar Documents

Publication Publication Date Title
KR970024239A (ko) 반도체 기억장치와 그 제조방법(semiconductor memory device and method of manufacturing the same)
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR930020661A (ko) 반도체 디바이스
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
TW202009994A (zh) 電晶體裝置
JP2800702B2 (ja) 半導体装置
KR970053846A (ko) 정전기 보호회로의 트랜지스터 및 그의 제조방법
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR950009795B1 (ko) 횡형 모스에프이티(MOSFET)와 이 횡형 모스에프이티(MOSFET)를 이용한 고브레이크다운전압 바이씨모스(Bi-CMOS) 트랜지스터장치
KR920003550A (ko) 반도체 장치
KR930022601A (ko) 반도체 장치의 제조방법
JPH06349852A (ja) Ｍｏｓ型電界効果トランジスタ
US6597043B1 (en) Narrow high performance MOSFET device design
JP3259395B2 (ja) 半導体集積回路
KR970003934A (ko) BiCMOS 반도체장치 및 그 제조방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
JPH06209106A (ja) 半導体装置
KR910001876A (ko) 반도체 장치 제조방법
KR940022796A (ko) 트랜지스터 격리방법
JP3276480B2 (ja) 静電誘導トランジスタおよびその製造方法
JP2676769B2 (ja) 半導体装置
KR100339426B1 (ko) 이에스디(ｅｓｄ) 보호회로
JPS6320382B2 (ko)
KR930011223A (ko) 바이씨모스 트랜지스터 및 그 제조방법
KR970053972A (ko) 정전기 방지용 필드 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 16

EXPY Expiration of term