KR100329613B1 - 정전기보호소자를구비하는반도체소자 - Google Patents
정전기보호소자를구비하는반도체소자 Download PDFInfo
- Publication number
- KR100329613B1 KR100329613B1 KR1019980024891A KR19980024891A KR100329613B1 KR 100329613 B1 KR100329613 B1 KR 100329613B1 KR 1019980024891 A KR1019980024891 A KR 1019980024891A KR 19980024891 A KR19980024891 A KR 19980024891A KR 100329613 B1 KR100329613 B1 KR 100329613B1
- Authority
- KR
- South Korea
- Prior art keywords
- field
- vss
- transistor
- node
- field transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 230000005611 electricity Effects 0.000 title description 2
- 230000003068 static effect Effects 0.000 title description 2
- 230000005684 electric field Effects 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 5
- 230000002950 deficient Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 ESD 보호소자를 구비하는 반도체소자에 관한 것으로, 특히 휠형상의 Vcc노드내에 다수개의 분리된 Vss 노드를 형성하여 다중 활성 필드 트랜지스터를 형성하고, Vss 노드들간에도 전기장을 다르게 형성하였으므로, 두중 필드 트랜지스터로서 하나의 필드 트랜지스터보다 소자의 불량이나 동작불능에 따른 소자 전체의 신뢰성 저하를 방지하고, 필드 트랜지스터의 폭이 증가되어 전체적인 ESD 방출 능력이 향상되며, 전기장의 차이가 나도록 형성되어 ESD나 씨.디.엠(charge device model) 불량을 방지하여 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 정전기 방전 보호소자를 구비하는 반도체 소자에 관한 것으로, 특히 정전기 방전(Electrostatic Discharge, 이하 ESD) 보호의 필드 트랜지스터를 휠(wheel) 형상의 다중 활성 필드 트랜지스터회로 형성하고, 노드 사이에 불순물 주입에 의해 전기장 차이를 갖도록 하여 ESD의 내성 특성을 향상시킨 정전기 방전 보호소자를 구비하는 반도체 소자에 관한 것이다.
일반적으로 반도체소자는 웨이퍼 상태에서 다수개가 함께 제작된 후에 칩으로 절단되어 패키징된 후, 사용되는데, 웨이퍼 상태에서나 패키지 상태에서 제조 공정중이나 운반 중에 장비나 인체에 의해 발생되는 ESD가 인가되면 순간전압 4000V 이상의 고전압이 인가되어 소자를 파괴하게 된다.
이러한 내부회로 손상은 정전기 방전때 입력단자를 통해 주입된 전하가 내부회로를 거쳐 최종적으로 다른 단자로 빠져나가면서 일으키는 주울(joule) 열로 인해 취약한 곳에서 접합 스파이킹(Junction Spiking), 산화막 파열(Rupture) 현상 등을 일으키기 때문이다.
이를 해결하기 위해서는 정전기 방전때 주입된 전하가 내부회로를 통해 빠져나가기 전에 입력단에 주입된 전하를 곧바로 전원공급 단자쪽으로 방전시킬수 있는 정전기 방지용 회로를 삽입하여야만 정전기 방전으로 인한 반도체 소자의 손상을 방지할 수 있게 된다.
반도체소자가 고집적화되어 갈수록 상기와 같은 ESD에 대한 소자의 파괴보호를 위한 대항방법이 설계 상으로 많은 제약을 받게된다.
종래 ESD 보호 소자는 입력패드와 내부회로의 사이에서 ESD 재핑시 대부분의 전류를 소모하는 필드 트랜지스터와 내부회로의 게이트산화막을 보호하기 위한 게이트-그라운드 NMOS 트랜지스터와 상기 NMOS 트랜지스터로의 과도한 전류 유입을 방지하는 저항을 구비하는 회로 구성을 가지는데, 상기 ESD 보호용 필드 트랜지스터는 P웰을 구비하는 반도체기판상에 형성되어있는 필드산화막의 일측 및 타측 반도체기판에 필드 트랜지스터의 소오스/드레인영역이 되는 n+확산영역이 형성되어있으며, 상기 일측의 n+확산영역은 입력핀과 연결되고, 타측 n+확산영역은 Vss와 연결되어있다.
상기 ESD 소자의 동작은 필드 트랜지스터의 바이폴라 동작으로 설명할 수 있다.
먼저, 입력패드에 고전압이 인가되면, 저항과 연결되어있는 게이트 그라운드 트랜지스터의 드레인에서 아발란체 항복이 시작된다. 이는 상기 필드 트랜지스터가 일반적으로 급격하게 각지는 부분이 없이 레이아웃이 설계되어 접합 파괴 전압이 높게 설계되어있기 때문이다. 상기의 접합파괴 후에 전류가 필드 트랜지스터의 접합으로 어느 정도 흐르면 저항에서 전압 차가 생기게 되고, 접합 파괴 전압과 저항에서의 전압 차를 합한 전압이 필드 트랜지스터의 접합 파괴 전압과 비슷해지면 전류가 필드 트랜지스터의 접합으로 흐르게되고, 접합 파괴에 의해 웰로 들어온 전류는 그라운드로 빠지게되는데, 웰에 들어온 전류가 커지면 웰의 자체 저항이 크기 때문에 웰 저항에 의한 전압 차로 인하여 필드 트랜지스터 주위의 웰 전압이 상승한다. 여기서 상기 필드 트랜지스터의 소오스가 바이폴라 트랜지스터의 에미터가 되고, 웰이 베이스, 드레인이 콜렉터가 되어 바이폴라 동작을 시작한다. 이는 바이폴라 트랜지스터의 베이스 전압이 상승하여 에미터-베이스 접합이 순방향이 되기 때문이다.
상기와 같은 종래 ESD 보호소자의 필드 트랜지스터는 모서리가 라운드 처리된 직사각형상으로 형성되는데, 필드 트랜지스터의 전류 처리능력은 상기 직사각형의 크기에 비례하며, 기 형성된 트랜지스터의 폭 보다 큰 전류 처리 능력을 필요로하는 큰 전압의 정전기가 인가되면 전류를 방전시키는데 시간이 많이 필요하게되고 이때 다른 취약 부분, 예를 들어 입력핀과 직접 연결되어있는 필드 트랜지스터의 드레인 부분등이 손상되고, 특히 CMOS 테스트시에 상기의 손상이 자주 발생하여 소자 동작의 신뢰성을 떨어뜨리는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 종래 직사각 형상으로 형성되는 ESD 보호소자의 필드 트랜지스터를 휠형상으로서 다중활성 필드 트랜지스터를 형성하고, 상기의 휠 필드 트랜지스터중로서 Vcc에서 Vss로 전류를 방전하며, Vss의 노드들간에 전기장 차이를 가지도록 하여 ESD 보호소자의 ESD 전류 처리 능력을 증가시켜 소자의 손상을 방지할 수 있는 ESD 보호 소자를 구비하는 반도체소자를 제공함에 있다.
도 1은 본 발명에 따른 필드 트랜지스터를 구비하는 ESD 보호소자의 회로도.
도 2는 본 발명에 따른 필드 트랜지스터의 일실시예의 레이아웃도.
도 3은 도 2의 선 Ⅰ-Ⅰ에 따른 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 입력패드 12 : NMOS
14 : PMOS 16 : 저항
18,19 : 트랜지스터 20 : Vcc 노드
22 : Vss 노드 30 : 반도체기판
22-1, 22-2, 22-3 : 고농도 불순물 Vss 노드
22-4, 22-5, 22-6 : 저농도 불순물 Vss 노드
24:N-저농도영역
상기 목적을 달성하기 위한 본 발명에 따른 ESD 보호소자를 구비하는 반도체소자에 있어서, 휠형상의 Vcc 노드내에 분리되어 있는 다수개의 Vss노드와 연결되는 필드 트렌지스터들을 구비하는 것을 특징으로 한다.
또한 본 발명의 다른 특징은, 상기 Vss 노드들간에 서로 다른 전기장을 가지도록 하는 것에 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 ESD 보호소자를 구비하는 반도체소자에 대하여 상세히 설명을 하기로 한다.
도 1은 본 발명에 따른 ESD 보호소자의 회로도로서, 입력패드(10)와 연결되는 휠구조의 다중 활성 필드 트랜지스터인 NMOS(12)와 PMOS(14)를 구비하고, 저항(16) 및 두 개의 트랜지스터(18,19)를 거쳐 내부회로와 연결된다.
도 2는 상기에서 NMOS(12) 필드 트랜지스터의 일실시예의 레이아웃도이고, 도 3은 도 2의 선 Ⅰ-Ⅰ에 따른 단면도로서, 서로 연관시켜 설명한다.
먼저, 반도체기판(30)상에 정6각 휠형상의 Vcc 노드(20)가 형성되어있고, 상기 Vcc노드(20)의 내부에 다수개의 정삼각형상의 섬구조의 Vss 노드(22)들이 꼭지점을 중앙으로 향하여 배치되어있다.
여기서 상기 Vcc노드(20)와 Vss 노드(22)들은 필드산화막(32)에 의해 분리된 섬형상이며, 상기 Vss 노드(22)들 중 세 개(22-1, 22-2, 22-3)는 다른 세 개(22-4,-5,-6) 보다 N형 불순물이 다량 주입되어 전류 구동능력이 크게 형성되어있고, 이러한 고주입영역(22-1, 22-2, 22-3)은 그 에지 부분에 N-의 저농도 영역(24)을 구비하고 있다.
또한 PMOS의 경우에도 상기와 같은 구조로 형성할 수 있으며, Vcc노드나 Vss 노드의 형상은 설계 레이아웃의 필요에 따라 여러 가지 형상, 예를 들어 Vcc노드는4각, 8각, 16각 또는 원형형상이고, Vss 노드는 4각, 마름모 또는 원형으로 변형될 수 있음은 물론이다.
상기한 바와 같이 본 발명에 따른 ESD 보호소자를 구비하는 반도체소자는 휠형상의 Vcc노드 내에 다수개의 분리된 Vss 노드를 형성하여 다중 활성 필드 트랜지스터를 형성하고, Vss 노드들간에도 전기장을 다르게 형성하였으므로, 두중 필드 트랜지스터로서 하나의 필드 트랜지스터보다 소자의 불량이나 동작불능에 따른 소자 전체의 신뢰성 저하를 방지하고, 필드 트랜지스터의 폭이 증가되어 전체적인 ESD 방출 능력이 향상되며, 전기장의 차이가 나도록 형성되어 ESD나 씨.디.엠 (charge device model) 불량을 방지하여 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (6)
- 휠형상의 Vcc 노드내에 분리되어 있는 다수개의 Vss노드를 구비하는 필드 트랜지스터를 구비하는 ESD 보호소자를 구비하는 반도체소자.
- 제 1 항에 있어서,상기 Vcc노드가 정육각형상으로 형성되어 있는 것을 특징으로 하는 ESD 보호소자를 구비하는 반도체소자.
- 제 2 항에 있어서,상기 Vss 노드가 6개의 정삼각형상의 배치로 이루어지는 것을 특징으로 하는 ESD 보호소자를 구비하는 반도체소자.
- 제 3 항에 있어서,상기 Vss 노드들이 서로 다른 전기장을 가지되, 번갈아 배치되는 것을 특징으로 하는 ESD 보호소자를 구비하는 반도체소자.
- 제 1 항에 있어서,상기 Vss 노드들이 서로 다른 전기장을 가지는 것을 특징으로 하는 ESD 보호소자를 구비하는 반도체소자.
- 제 1 항에 있어서,상기 Vss 노드들이 서로 다른 전기장을 가지며, 높은 농도의 노드는 에지 부분이 저농도 불순물영역으로 감싸여 있는 것을 특징으로 하는 ESD 보호소자를 구비하는 반도체소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024891A KR100329613B1 (ko) | 1998-06-29 | 1998-06-29 | 정전기보호소자를구비하는반도체소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024891A KR100329613B1 (ko) | 1998-06-29 | 1998-06-29 | 정전기보호소자를구비하는반도체소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003631A KR20000003631A (ko) | 2000-01-25 |
| KR100329613B1 true KR100329613B1 (ko) | 2002-09-04 |
Family
ID=19541411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024891A KR100329613B1 (ko) | 1998-06-29 | 1998-06-29 | 정전기보호소자를구비하는반도체소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329613B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400276B1 (ko) * | 2000-05-31 | 2003-10-01 | 주식회사 하이닉스반도체 | 정전기방전 보호소자가 구비된 반도체장치의 레이아웃 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837299A (ja) * | 1994-07-21 | 1996-02-06 | Sony Corp | 半導体集積回路の保護回路 |
| KR970053846A (ko) * | 1995-12-29 | 1997-07-31 | 김주용 | 정전기 보호회로의 트랜지스터 및 그의 제조방법 |
| US5714784A (en) * | 1995-10-19 | 1998-02-03 | Winbond Electronics Corporation | Electrostatic discharge protection device |
| JPH1050933A (ja) * | 1996-08-02 | 1998-02-20 | Nippon Steel Corp | 入力保護回路 |
-
1998
- 1998-06-29 KR KR1019980024891A patent/KR100329613B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837299A (ja) * | 1994-07-21 | 1996-02-06 | Sony Corp | 半導体集積回路の保護回路 |
| US5714784A (en) * | 1995-10-19 | 1998-02-03 | Winbond Electronics Corporation | Electrostatic discharge protection device |
| KR970053846A (ko) * | 1995-12-29 | 1997-07-31 | 김주용 | 정전기 보호회로의 트랜지스터 및 그의 제조방법 |
| JPH1050933A (ja) * | 1996-08-02 | 1998-02-20 | Nippon Steel Corp | 入力保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003631A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896243A (en) | Efficient ESD input protection scheme | |
| US5615073A (en) | Electrostatic discharge protection apparatus | |
| US7579658B2 (en) | Devices without current crowding effect at the finger's ends | |
| US7936020B1 (en) | Dual-directional electrostatic discharge protection device | |
| KR100190008B1 (ko) | 반도체 장치의 정전하 보호 장치 | |
| US5361185A (en) | Distributed VCC/VSS ESD clamp structure | |
| JPH06177330A (ja) | 半導体装置 | |
| JPH06216321A (ja) | 電流漏洩の少ない静電的放電保護デバイス | |
| KR20010102167A (ko) | 개선된 ｅｓｄ 다이오드 구조 | |
| JP2644342B2 (ja) | 入力保護回路を備えた半導体装置 | |
| US7068482B2 (en) | BiCMOS electrostatic discharge power clamp | |
| US20060049463A1 (en) | High voltage operating electrostatic discharge protection device | |
| KR100329613B1 (ko) | 정전기보호소자를구비하는반도체소자 | |
| US6288884B1 (en) | MOS buffer immun to ESD damage | |
| EP0772237A2 (en) | Semiconductor device including protection means | |
| JP3191209B2 (ja) | 静電破壊防止装置 | |
| JP4477298B2 (ja) | ポリシリコン画定スナップバック・デバイス | |
| KR100218148B1 (ko) | 반도체 소자의 정전기 방지 회로 | |
| US20020003236A1 (en) | Electrostatic discharge protective structure | |
| KR100333128B1 (ko) | 반도체소자의정전기보호소자 | |
| US20020008287A1 (en) | Electrostatic discharge protective structure | |
| KR100305013B1 (ko) | 정전기 보호소자를 구비하는 반도체소자 | |
| KR100650625B1 (ko) | 정전기 방전 방지 소자 | |
| KR100494143B1 (ko) | 반도체장치의 필드트랜지스터 구조 | |
| KR100209222B1 (ko) | 반도체 소자의 정전방전 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |